【課題】予測変換を行なう逐次変換方式のＡＤ変換装置において、従来よりも予測精度を向上させる。
【解決手段】アナログ・デジタル変換装置１において、変化量算出部２２は、変換部１１によって入力信号のＡＤ変換が実行される度に、新たに得られたＡＤ変換結果と１つ前に得られたＡＤ変換結果との変化量を算出する。変化量記憶部２３は、前回までのＡＤ変換結果に基づいて算出された所定数の変化量を記憶する。最大変化量抽出部２４は、変化量記憶部２３に記憶されている所定数の変化量のうちで最大変化量を抽出する。変換値予測部３０は、抽出された最大変化量に基づいて、ＡＤ変換によって求める全ビットのうちの１または複数ビットの予測値を決定する。変換部１１は、変換値予測部３０によって予測値が決定された１または複数ビットを除く残余のビットの値を逐次比較方式によって決定する。 （もっと読む）

【課題】画像生成処理の高速化と省電力化を図ることができる超音波診断装置を提供する。
【解決手段】アレイトランスデューサから出力される受信信号の振幅に応じて、受信信号処理部による受信信号のＡ／Ｄ変換可能範囲のうち実際にＡ／Ｄ変換が実行されるＡ／Ｄ変換実行範囲を限定し、受信信号のＡ／Ｄ変換を行う。Ａ／Ｄ変換実行範囲は、測定深度に関わらずに所定のビット幅を有し、Ａ／Ｄ開始ビットおよびＡ／Ｄ終了ビットで特定され、測定深度が増すほど、Ａ／Ｄ変換実行範囲のＡ／Ｄ開始ビットおよびＡ／Ｄ終了ビットが漸減される。 （もっと読む）

【課題】オーバーレンジのアナログデジタル変換において、隣接する２つのサブレンジの境界付近における入出力特性の不連続性を低減することができる固体撮像装置を提供する。
【解決手段】カウンタ７８２は、第２の変換ステージにおいて、クロックに応じてインクリメントされる。ランプ電圧発生部６１８は、カウンタ７８２の値に応じた大きさのランプ電圧を出力する。第２の変換ステージにおいて、カウンタ７８２の初期値がＳであり、カウンタの取りうる値はサブレンジに対応してＭ個で、隣接するそれぞれのオーバーラップ領域に対応してＬ個である。シーケンサは、第１の電圧と第２の電圧の差が、カウンタ７８２の値が（Ｓ＋Ｌ）のときのランプ電圧の値である第１ランプ電圧とカウンタ７８２の値が（Ｓ＋Ｌ＋Ｍ−１）のときのランプ電圧の値である第２ランプ電圧との差に等しくなるように調整部６１３に調整させる。 （もっと読む）

【課題】ＡＤ変換中にアナログ入力の値が変動したことをより高精度に判別可能なＡ／Ｄコンバータを提供すること。
【解決手段】アナログ入力の下限値と上限値が登録された判定テーブル２８と、アナログ入力と、アナログ値に変換された基準値を比較する比較手段２４と、前記比較手段がアナログ入力の方が基準値より大きいと判定するとより大きい基準値に変更し、アナログ入力の方が基準値より小さいと判定するとより小さい基準値に変更する基準値変更手段２６と、比較結果及び基準値を取得し、アナログ入力の方が基準値より小さい場合は前記判定テーブルの前記上限値に基準値を設定し、アナログ入力の方が基準値より大きい場合は前記判定テーブルの前記下限値に基準値を設定するテーブル更新手段２７と、アナログ入力が前記下限値と前記上限値の範囲に入るか否かを判定する異常判定手段２９と、有する。 （もっと読む）

【課題】サンプル電圧が予測範囲から上又は下に外れたことを検知する技術を提供する。
【解決手段】DAコンバータ４と、コンパレータ５と、逐次比較レジスタ６を備え、サンプル電圧の取り得る範囲を予測して逐次比較レジスタ６の上位ｎビットを予め決定した上で、サンプル電圧のAD変換を実行し、出力データを生成するADコンバータ１（逐次比較型AD変換装置）は、Max/Min値生成回路１０（生成する生成回路）と、Max/Min値比較回路１１（データ比較回路）と、を備える。Max/Min値生成回路１０は、予め決定した逐次比較レジスタ６の上位ｎビットに基づいて、サンプル電圧の予測範囲の最大予測値及び最小予測値を生成する。Max/Min値比較回路１１は、最大予測値及び最小予測値と、出力データと、を比較する。 （もっと読む）

【課題】積分器の前段に増幅回路を追加することなく、ダイナミックレンジの広範囲化および高精度化が可能なＡ／Ｄ変換装置を提供する。
【解決手段】積分器１の出力電圧Ｖoutを基準電圧Ｖrefと比較するコンパレータ２と、コンパレータ２の後段に設けられクロックパルスをカウントするカウンタ３と、カウンタ３のカウント値を積分器１の出力電圧Ｖoutの振幅に応じたディジタル値に変換して出力する変換回路４と、積分器１の出力電圧Ｖoutの振幅に応じたディジタル値を出力する比較型Ａ／Ｄ変換器５と、選択回路６と、タイミング制御回路７とを備える。タイミング制御回路７は、積分器１を積分動作させる積分期間の終了直前の所定時までにコンパレータ２の出力Ｖcpが反転しない場合には、比較型Ａ／Ｄ変換器５にＡ／Ｄ変換を行わせてディジタル値を選択回路６から出力させ、反転した場合には、変換回路４から出力されるディジタル値を選択回路６から出力させる。 （もっと読む）

【課題】両極性の入力電圧を変換可能であり、且つ、カウンタのカウント値が異常値であるか否かを判定することが可能な二重積分型Ａ／Ｄ変換器を提供する。
【解決手段】第１積分期間の終了時におけるコンパレータ３の出力に基づいて積分器１の出力電圧Ｖ_outの基準電圧Ｖ_AGNDに対する大／小に基づく極性を“Ｈ”／“Ｌ”として判定して出力するとともに極性判定結果に応じて入力切替部２を制御する制御回路（制御部）５と、積分器１の出力電圧Ｖ_outを基準電圧Ｖ_AGNDよりも高い第１の比較基準電圧Ｖ_H、基準電圧Ｖ_AGNDよりも低い第２の比較基準電圧Ｖ_Lそれぞれと比較して各比較結果ごとに大／小に応じて“Ｈ”／“Ｌ”の出力を発生する比較手段７とを備える。ディジタル回路８は、カウンタ４のカウント値が最大値であり、且つ、制御回路５での極性判定結果と比較手段７による両方の比較結果とが異なるときに、カウント値を異常値と判定する異常判定手段を有する。 （もっと読む）

【課題】変換対象であるアナログ信号の信号特性に応じた分解能でデジタル信号に変換でき、消費電力が削減できるアナログデジタル変換装置及びアナログデジタル変換方法を提供する。
【解決手段】入力信号Ｇ１の所定の特性を検出する信号特性検出部６と、信号特性検出部６により検出された信号特性に基づき分解能を設定し、該分解能のアナログデジタル変換に必要な動作のみを指示する制御信号Ｇ１０を生成し、出力する制御信号生成部７と、制御信号Ｇ１０に基づき動作を制限して、設定された分解能で入力信号をデジタル信号に変換するアナログデジタル変換ユニット４と、を備える。 （もっと読む）

【課題】大きなヘッドルームを設定したアナログ信号をデジタル処理回路で増幅したときのＳ／Ｎ特性を向上する。
【解決手段】音声処理系統１１〜１ｎは、アナログ増幅回路２１〜２ｎ、ＡＤ変換回路３１〜３ｎ、デジタル処理回路４１〜４ｎを有する。第１の音声処理系統１１に入力されたアナログ信号は、分配スイッチ６２を介して第１と第２の音声処理系統のアナログ増幅回路２１、２２に分配される。分配されたアナログ信号は、２６ｄＢに設定されたヘッドルームに基づいてアナログ増幅回路２１、２２で増幅され、ＡＤ変換回路３１、３２で−２６ｄＢＦＳのデジタル信号に変換される。これらのデジタル信号は、切換スイッチ７１、７２を介して、デジタル信号の加算・処理回路４０に入力される。これらのデジタル信号は、デジタル信号の加算・処理回路４０において加算、増幅され、一般的基準の出力レベルである−２０ｄＢＦＳのデジタル信号として出力される。 （もっと読む）

【課題】ＡＤ変換の際のアナログ入力振幅の収束時間を短縮させつつ、ＡＤ変換回路が想定する量子化分解能を最大限に活用することが可能なＡＤ変換器を提供する。
【解決手段】アナログ信号からデジタル信号に変換するＡＤ変換回路へ、アナログ信号の入力の振幅を可変させて出力するＡＧＣ回路と、ＡＧＣ回路が出力するアナログ信号の出力範囲と、既定の電圧の範囲と比較して、該比較の結果に基づいてＡＧＣ回路が出力するアナログ信号の出力範囲を制御する第１検波部と、を備える、ＡＤ変換器が提供される。これにより、ＡＤ変換の際のアナログ入力振幅の収束時間を短縮させつつ、ＡＤ変換回路が想定する量子化分解能を最大限に活用することが可能なＡＤ変換器を提供することができる。 （もっと読む）

【課題】入力範囲に応じて精度の異なるパイプライン・ＡＤ変換回路の実現。
【解決手段】直列に接続された複数のアナログ／デジタル変換ユニット30,37と、複数のアナログ／デジタル変換ユニットのサブ変換結果から、入力アナログ信号Vinのデジタル変換値Doutを算出するデジタル演算回路38と、を備え、各アナログ／デジタル変換ユニット30は、サブＡＤ変換器32と、アナログ入力信号からサブＡＤ値に応じたアナログ減算信号を減算して残差信号を発生し、残差信号を増幅して出力する増幅ＤＡ変換器39と、を備えるパイプライン・ＡＤ変換回路であって、初段のサブＡＤ変換器32は、入力範囲-Vref,Vrefを少なくとも４個以上のサブ範囲に分割して、入力アナログ信号がいずれのサブ範囲に入るかを判定し、４個以上のサブ範囲の大きさが異なる。 （もっと読む）

【課題】演算処理部の出力に異常レベルのノイズが重畳する状態において、その異常の要因がアナログ入力信号に重畳されたノイズによるものなのか、入力モジュールの故障によるものかを判定可能とした入力モジュールを実現する。
【解決手段】アナログ入力信号に重畳するノイズをローパスフィルタで軽減してＡＤコンバータによりデジタル変換し、ファームウェアフィルタを備える演算処理部で処理して上位装置に出力する入力モジュールにおいて、
前記アナログ入力信号に重畳するノイズが設定された所定の閾値の範囲か否かを検出してこのノイズのレベル異常を判定する第１監視部を具備する入力ノイズ検出部と、
前記演算処理部の出力より前記アナログ信号のノイズレベルを推定演算し、これが前記所定の閾値の範囲か否かを検出してレベル異常を判定する第２監視部と、
前記第１監視部の判定出力と前記第２監視部の判定出力とを入力し、異常原因を特定して上記上位装置に出力する診断部と、
を備える。 （もっと読む）

【課題】 少ないピン数で、Ｄ／Ａ変換器及び大容量メモリを有しない小型集積回路上に実装されたＡ／Ｄ変換器のテストが可能なテスト回路及び方法を提供する。
【解決手段】 アナログ信号をＡ／Ｄ変換器２０で変換した一連のディジタルデータが入力される最大値検出回路２、最小値検出回路３、及び分散値計算回路５を備える。各回路２，３，５は、それぞれＡ／Ｄ変換器２０に対するアナログ信号の入力開始前に所定の初期値にリセットされる。回路２（３）は、一連のディジタルデータが入力される間にわたって、現時点での保持データよりも大きい（小さい）データが入力されると当該保持データを入力データに更新し、回路５は分散計算を行って保持データを更新する。一連のディジタルデータの入力完了後、回路２，３，５の各保持データを、夫々ディジタルデータの最大値、最小値、及び分散値として外部のテスターに出力可能に構成されている。 （もっと読む）

【課題】２重積分AD変換回路において、積分器の非反転入力端子に近い電圧をAD変換する場合、変換結果が不安定である。
【解決手段】アナログ入力電圧に所定の演算を行ってAD変換を行いその結果に更に所定の演算を行うことにより、積分器の非反転入力端子に近い電圧を直接変換することを回避する。比較電圧を変化させることで、不安定な領域での変換を回避するようにしてもよい。 （もっと読む）

【課題】Ａ／Ｄ変換に際して、信号レベルにオフセットを与えた場合において、実用上充分な程度にまで正確に元の信号を復元する。
【解決手段】アナログの入力信号について、サンプルホールド周期1/fsによるサンプルホールドを行う。このサンプルホールド信号が閾値を超えて遅延時間1/2fsを経過したタイミングで、サンプルホールド信号に対するオフセットの付与を開始する。この信号をサンプリング周波数2fsのデジタル信号に変換する。オフセット後の復元処理では、オフセット付与の開始時に得られる、オフセット付与前のレベルと、次のオフセットが付与されたレベルとから実際のオフセットレベルを求めて信号レベルを復元する。 （もっと読む）

【課題】ＤＡコンバータの誤差を短時間で測定する。
【解決手段】ＤＡコンバータの特性を測定する測定装置であって、デジタルの入力値をインクリメントまたはデクリメントしてＤＡコンバータに供給する供給部と、供給されたそれぞれの入力値に対応してＤＡコンバータから出力されたアナログ信号の出力値をサンプリングするサンプリング部と、所定ステップ量の差がある２つの入力値毎に、対応する２つの出力値の間の変化量を算出する変化量算出部と、変化量算出部が算出した変化量を順次に記憶する変化量メモリと、変化量メモリに記憶された変化量のそれぞれについて、理想変化量に対する誤差を順次に算出し、順次に算出した誤差のうちの最大値を出力する演算処理部と、を備える測定装置を提供する。 （もっと読む）

【課題】 入力信号を２値化する２値化回路を提供する。
【解決方法】 ２値化回路１０は、入力端子２０と基本クロック端子２２と判定クロック端子２３とリセット端子２４と温度補償クロック端子２５と２値化出力端子２６と遅れ出力端子２８とピークホールド回路３０とボトムホールド回路４０と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０を備えている。２値化回路１０では、停止判定信号が入力信号の停止期間を検出し、この停止期間にピークホールド回路３０とボトムホールド回路４０が、各々の記憶値を入力信号に追従して変化させる。これによって、停止期間に、入力信号がピークホールド回路３０とボトムホールド回路４０の記憶値から算出される閾値を越えて変化することが抑制され、停止期間に２値化出力が反転することが抑制される。 （もっと読む）

【課題】 信号に含まれるＡＣオフセットを除去する。
【解決手段】 加算器は、入力信号とオフセットキャンセル信号とを演算し、演算結果を出力信号として出力する。第１極値検出部は、出力信号の信号値のうち正または負の一方を示す複数の極値を求める。第１極大極小検出部は、出力信号に含まれるＡＣオフセットにより変化する一方の極値の第１極大値および第１極小値を求める。第１振幅検出部は、第１極大値および第１極小値の差からＡＣオフセットの第１振幅を求める。第１周期検出部は、第１極大値および第１極小値の一方が現れてから、第１極大値および第１極小値の他方が現れるまでの期間をＡＣオフセットの第１半周期として求める。周期信号生成部は、第１振幅および第１半周期を有する周期信号を生成する。位相調整部は、第１振幅が小さくなる方向に周期信号の位相を調整し、オフセットキャンセル信号として出力する。 （もっと読む）

【課題】波形の細かな変動を確実に記録しながら記録データ量を抑えることができ、記録後における波形の異常変動部分の検出が容易に行えるデータ記録装置を提供すること。
【解決手段】アナログ入力信号をＡ／Ｄ変換器でデジタルデータに変換してデータメモリに格納するように構成されたデータ記録装置において、前記Ａ／Ｄ変換器とデータメモリの間に、前記Ａ／Ｄ変換器から変換出力されるデジタルデータに基づきアナログ入力信号の極値点を検出する極値点検出部を設け、前記データメモリには、検出した各極値点の波形データ値および極値点間におけるサンプリング回数をペアにした極値点データを格納することを特徴とするもの。 （もっと読む）

【課題】送信手段で認識された伝送元の信号を、受信手段にて正しく認識できるように信号のレベル補正を行い、さらには、アナログ伝送された信号に購入される外来ノイズが、Ａ／Ｄ変換時の分解能幅の中に収まるように信号のオフセットを実施してノイズの無効化を図る。
【解決手段】受信側ブロック４の信号入力側の直近に、補正ブロック８が配置された点にある。補正ブロック８には、送信側ブロック２で認識された伝送元の信号が受信側ブロック４でも正しく認識されるように信号レベルを補正するレベル補正部９と、ノイズを無効化するためのオフセット部１０が設けられている。 （もっと読む）