【課題】電子製品の発振周波数を正確に補正するために用いる発振周波数補正方法を提供する。
【解決手段】発振周波数補正方法は、発振周波数に対応するクロック信号を生成するアジャスタブル周波数生成ユニットを有する電子製品の発振周波数を補正するために用いる。発振周波数補正方法は、標準周波数報時局から発信された時間電波信号を受信する上、前記時間電波信号を対応する複数のパルス信号に変換するステップＳ１と、前記複数のパルス信号及び前記クロック信号を演算し、対応する制御信号を生成するステップＳ２と、前記制御信号を利用することにより、前記アジャスタブル周波数生成ユニットが生成する前記クロック信号を調整し、対応する前記発振周波数を補正するステップＳ３と、を含む。 （もっと読む）

【課題】設計期間の短縮化を図ること。
【解決手段】設計支援装置は、クロックツリー合成処理（ステップ２３）にて生成したクロックツリーに含まれるクロックパスについて、電圧・温度の遅延感度をそれぞれ算出し、２つのクロックパスの遅延感度の差を０に近づけるように、クロックパスの遅延感度を調整する。 （もっと読む）

【課題】複数の無線通信チャンネルについて、ＰＬＬ回路全体の動作特性に基づいて電圧制御発振器の精密なキャリブレーションを行う。
【解決手段】半導体集積回路は、高周波信号を生成する電圧制御発振器を含むＰＬＬ回路と、電圧制御発振器のトランジスタに選択的に負荷される複数のキャパシタと、複数の無線通信チャンネルについて電圧制御発振器の発振周波数を補正するためのキャパシタに関する情報を格納する格納部と、キャリブレーションモードにおいて、複数の無線通信チャンネルについてＰＬＬ回路のループ特性を測定することにより補正用キャパシタに関する情報を格納部に格納し、通常動作モードにおいて、選択された無線通信チャンネルに従って、格納部に格納されている情報を読み出すことにより補正用キャパシタを決定するキャリブレーション回路とを具備する。 （もっと読む）

【課題】改良された同期クロックシステムを提供する。
【解決手段】同期クロック信号を必要とする複数のシステムノードを有する電子システム用の同期クロックシステム。クロックシステムは、第１の同期バスと第１の同期バスから絶縁された第２の同期バスと、交互にバスに接続された少なくとも１対、そして好ましくは複数対のＳＸＯモジュールを含む。システムノードの各々は、第１のバスに沿った任意の場所において適宜選択されたあらゆる接続点のうちの異なる１つで接続される。ＳＸＯモジュールが接続されるバスに沿った点は、およそ等間隔で隔てられる。システムノードは信号調整回路を用いてバスに接続され、信号調整回路は、補正回路、増幅器、周波数逓倍器、論理変換器、およびファンバッファを含んでいてもよい。 （もっと読む）

【課題】スイッチング電源において、回路の複雑化、端子の増加を抑制して、内部クロックまたは外部クロックに同期した信号を出力させることができるクロック同期回路を提供する。
【解決手段】(ａ)ヒステリシスインバータ(INV1)33、抵抗(R1)34および外付けコンデンサ(COSC)31で内部クロックを生成する発振器を構成し、その出力信号(VOSC)35の発振周波数は外付けコンデンサ(COSC)31の値で任意に調整する。(ｂ)上記の外付けコンデンサ(COSC)31を入力端子32から外し、上記のヒステリシスインバータ(INV1)33の入力に外部クロック(CK)36を印加することで外部クロック(CK)36に同期した信号(VOSC)35を得る。 （もっと読む）

【課題】不感帯が少なく高速安定動作が可能なフリップフロップ回路を提供すること。
【解決手段】本発明は、データ信号Ｄと、立ち上がり遅延クロック信号ＣＫｄとを入力し、データ信号Ｄの立ち下がりと立ち上がり遅延クロック信号ＣＫｄの立ち下がりとによって内部ノードＮＣの信号を立ち上げる第１のラッチ回路Ｌ１と、内部ノードＮＣの信号とクロック信号ＣＫとを入力し、内部ノードＮＣの信号が立ち上がっている状態でクロック信号ＣＫが立ち下がるタイミングにより内部ノードＸの信号を立ち下げる第２のラッチ回路Ｌ２と、内部ノードＸの信号とクロック信号ＣＫとを入力し、クロック信号ＣＫが立ち上がっている状態でのデータ信号Ｄを保持する出力信号を生成するための第３のラッチ回路Ｌ３と、内部ノードＮＣの信号を立ち上がり遅延クロック信号ＣＫｄによってプルダウンさせるプルダウン回路ＰＤとを備えるフリップフロップ回路である。 （もっと読む）

【課題】広い範囲で遅延調整を可能にしてＡＣタイミングを確保し易くする。
【解決手段】フリップフロップ回路ＦＦ１と組合せ論理回路ＬＯＧＩＣ１との間にフリップフロップ回路ＦＦ１ａを挿入し、セレクタＭＵＸ１によりいずれか一方のフリップフロップ回路の出力データ信号を選択可能にする。フリップフロップ回路ＦＦ１に入力するクロック信号をフリップフロップ回路ＦＦ１ａに入力するクロック信号よりも遅らせる。 （もっと読む）

【課題】従来技術よりも正確な位相差を得ることができる発振回路を提供する。
【解決手段】複数のオペアンプ２０−１〜２０−４をループ状に直列に接続して構成されるリング発振回路２０２を含み、複数のオペアンプ２０−１〜２０−４における複数の出力信号を加算合成して第１の出力信号Ｖｏｕｔ１として出力すると共に、複数のオペアンプ２０−１〜２０−４における残りの総ての出力信号を加算合成して第２の出力信号Ｖｏｕｔ２として出力することによって上記課題を解決することができる。 （もっと読む）

サンプリング装置（３１）のためのクロックサンプリング信号（ＣＬＫ）を生成するための電気回路（３０）は、複数のクロック信号（２１〜２４、５１〜５４、６１〜６４）を生成するためのクロックジェネレータ（１、４０、５０、６０）と、デジタル信号（ＤＳ）の特徴的な信号部分（ＬＥ）と複数のクロック信号（２１、２２、２３、２４、５１〜５６、６１〜６４）を相関させる相関装置（Ｌ）と、および相関装置（Ｌ）による相関に基づいて、クロック信号（２１、２２、２３、２４、５１〜５５、６１〜６４）のうちの１つを、クロックサンプリング装置のためのクロックサンプリング信号（ＣＬＫ）として、選択する選択装置（ＭＸ）を備える。クロック信号（２１〜２４、５１〜５４、６１〜６４）は、同じサイクル周期（Ｔ）を有し、互いに位相シフトする。サンプリング装置（３１）は、その後、クロックサンプリング信号（ＣＬＫ）によってデジタル信号（ＤＳ）をサンプリングする。
（もっと読む）

【課題】クロック信号を発生するクロック発生回路及び方法を公開する。
【解決手段】クロック発生回路は、外部クロック信号を直接受信して、反転された外部クロック信号を発生するインバータと、一番目のループ回路が反転外部クロック信号を受信してｎ（ｎは２以上の定数）個のノードをそれぞれ備え、Ｍ−１（Ｍは１以上の定数）個のループ回路のそれぞれがｎ個のノードの対応する１つからｎ個の中間内部クロック信号それぞれを発生し、ｎ個の中間内部クロック信号の周波数が外部クロック信号及び反転外部クロック信号の周波数の倍数であることを特徴とする直列に配列されたＭ個のループ回路と、それぞれが直列に接続されて以前のループ回路から対応する中間内部クロック信号を受信し、対応する中間内部クロック信号を次のループ回路に出力するＭ−１個のインバータそれぞれと、を具備するｎ個のインバータの集合で構成されている。 （もっと読む）

データ信号と基準クロック信号との間のスキューを検出してデータ信号と基準クロック信号とを同期させる新規の方法およびシステムが提示される。多相クロック発生器を使用して、共通の周波数を有する、複数の位相分離されたクロック信号を作成する。次に、複数のクロック信号を利用して、複数のクロック信号の一意のシーケンスにそれぞれ対応するタイミングビンを作成する。デジタルシステムの特徴に基づいて、タイミングビンは有効タイミングビンおよび無効タイミングビンに分けられる。インタフェースで受け取ったデータ信号が、有効タイミングビン中に遷移するか、それとも無効タイミングビン中に遷移するかを判断することにより処理される。データ信号が無効タイミングビン中に遷移する場合、エラー信号を生成することができ、テストデータ信号を生成し、有効タイミングビン中に遷移するように後続のデータ信号を位相偏移させることにより、リンクを再トレーニングすることができる。 （もっと読む）

【課題】 タイミングマージンの改善を図った同期化回路を備えた半導体装置を提供する。
【解決手段】 第１導電型の第１と第２ＭＯＳの共通ソースと第１電位との間に第１導電型第３ＭＯＳを設け、第２電位と上記第１と第２ＭＯＳのドレインと間に第２導電型の第４と第５ＭＯＳを設け、上記第４と第５ＭＯＳに並列形態にゲートとドレインが交差接続された第２導電型の第６と第７ＭＯＳを設ける。上記第１ＭＯＳのゲートに入力信号を供給し、上記第２ＭＯＳのゲートを上記第１ＭＯＳのドレインに接続し、上記第３ＭＯＳのゲートにクロックを供給し、上記第４と第５ＭＯＳのゲートに上記クロックと同相クロックを供給して、上記第１と第２ＭＯＳのドレインから第１、第２信号を出力してＲＳフリップフロップ回路に伝える。 （もっと読む）

【課題】クロック同期回路を使用した半導体論理回路において、より効果的に消費電力を減少して動作するクロック分配回路およびその方法を提供。
【解決手段】クロック分配回路10は、クロックイネーブル信号102に応じてクロック生成回路20ならびに22でゲーテッドクロック信号108ならびに110を生成し、クロック同期回路12および14、ならびに16および18に供給することにより、クロック信号のトグルで消費していた電力を減少することができる。 （もっと読む）