【課題】直接非同期リセットをいれても誤動作なく処理可能な集積回路の提供。
【解決手段】本集積回路装置１０は、非同期リセット入力９０が非同期入力に接続されるフィリップフロップ２０を含んで構成されるＣＰＵ１０と、非同期リセット入力９０及びクロック入力８０に基づき、非同期リセット入力解除後の最初のクロックでディセーブル状態からイネーブル状態に変化するライトディセーブル信号５２を生成するライトディセーブル信号生成回路５０を含み、ＣＰＵ１０は、ライトディセーブル信号５２がディセーブル状態の間は前記フィリップフロップ２０へ新たなデータが書き込まれるのを防止する書き込み防止回路６０を含む。また非同期リセット入力解除に所定クロックだけ遅延させてディセーブル状態からイネーブル状態に変化するライトディセーブル信号を生成するようにしてもよい。 （もっと読む）

【課題】電流変換精度への影響がなく、サージ吸収素子を不要とし、誤ったアナログ電圧が入力されるのを防止できる。
【解決手段】多数のアナログ入力信号をマルチプレクサで切り替えて取り込み、アナログ入力回路毎にアナログ電圧信号とアナログ電流信号を切替可能にしたアナログ入力装置において、各アナログ入力回路は、電圧／電流入力端に短絡ソケットＳＷと電流−電圧変換抵抗Ｒの直列回路とを設け、電圧入力時には短絡ソケットＳＷの短絡ピンを抜いて電圧入力を取り込み、電流入力時には短絡ソケットＳＷに短絡ピンを挿入して電流入力を電圧信号に変換して取り込み、電流−電圧変換抵抗Ｒの抵抗値と同程度の抵抗ｒを短絡ソケットに並列接続する。 （もっと読む）

【課題】動作状態に応じてリセット信号を同期又は非同期に切替えて生成することができるリセット信号生成回路を提供すること。
【解決手段】動作検出回路２１は、ＣＰＵの動作を検出し、動作検出信号ＯＣを出力する。信号制御回路２２は、動作検出信号ＯＣに基づいて、システムリセット信号ＲＳＴＸに応答し、リセット信号Ｃ＿ＲＳＴを内部クロック信号ＣＬＫと同期又は非同期にて出力する。 （もっと読む）

【課題】 リセット動作を制限する。
【解決手段】 携帯電話１は、アプリケーションプログラムを実行可能なＣＰＵ２１と、電源をオンした状態とオフした状態とに切換える指示を受付けるための電源スイッチ１４Ｂと、電源スイッチ１４Ｂが所定時間閉ざされると、ＣＰＵ２１を再起動させるためのリセット信号を出力するリセット検出回路２０とを備え、ＣＰＵ２１は、リセット可能な状態とリセット不可能な状態とのいずれかを示す状態信号ＳＬ１を出力し、リセット検出回路２０は、状態信号ＳＬ１がリセット可能な状態を示すこことを条件に、ハイの信号Ｓ４（リセット信号）をリセット回路４１に出力する論理積素子２７を含む。リセット回路４１は、リセット検出回路２０からハイの信号Ｓ４（リセット信号）が入力されると、ＣＰＵ２１にローの信号ＳＬ５（リセット信号）を出力する。 （もっと読む）

【課題】光ファイバ伝送路、光分岐挿入スイッチのいずれの障害に対しても、少なくとも１つの両方向の波長パスが障害の影響を受けず、他のスイッチングモジュールが処理している波長パスからの影響も受けない。
【解決手段】入力ポート（Ｉｎ）から信号光を入力し、第１スルーポート（ＴｈｒＯｕｔ）とドロップポート（Ｄｒｏｐ）の少なくとも一方に出力するドロップ処理部（２１１Ｗ）と、第２スルーポート（ＴｈｒＩｎ）からの信号光を入力し、アドポート（Ａｄｄ）からの信号光を入力し、いずれか一方の入力を選択して出力ポート（Ｏｕｔ）から信号光を出力するアド処理部（２１２Ｗ）とを含む複数の光分岐挿入スイッチ（２０１Ｗ）を備え、隣接して配置されたドロップ処理部およびアド処理部において、ドロップ処理部を通過する信号光の波長とアド処理部を通過する信号光の波長とが異なる。 （もっと読む）

【課題】 複数の入力端子にそれぞれ接続された装置のうち、聴取を希望する装置を変更する場合でも、その都度入力端子の切換え作業をする必要がなく、また、予約録画機能を備える装置の予約録画の開始によって入力端子が勝手に切換わってしまうことを防止することができるオーディオ信号増幅装置を提供する。
【解決手段】 他の装置から出力されたオーディオ信号を入力する複数の入力端子と、複数の入力端子のうち増幅部にオーディオ信号を入力する入力端子を切換えにより選択する切換部と、送信された再生開始の指示信号を受信する受信部と、再生開始の指示信号を複数の入力端子にそれぞれ対応させて記憶する記憶部と、記憶部に記憶した再生開始の指示信号と一致する信号を受信したとき増幅部にオーディオ信号を入力する入力端子を再生開始の指示信号に対応する入力端子に切換えるよう切換部を制御する制御部とを備える。 （もっと読む）

【課題】レベルシフト回路に供給される電源が低い場合に、負荷に流れる出力電流を抑え、負荷の誤動作を防止できる半導体装置を提供することができる。
【解決手段】
本発明にかかる半導体装置１は、ゲートに入力されるゲート信号Ｓ１に応じて、Ｌ負荷２に流れる電流を制御する出力ＭＯＳトランジスタＭ０と、Ｖｃｃ端子の電源電圧に基づいて、入力信号のレベルをシフトしゲート信号を生成するレベルシフト回路１２と、電源電圧に基づいて、Ｌ負荷２と出力ＭＯＳトランジスタＭ０との間の出力電圧を検出し、ゲート信号のレベルを調整する制御信号調整回路と、を備えるものである。 （もっと読む）

【課題】簡単な回路構成でレベルシフト回路に対する浮遊インダクタンス成分の影響を排除でき、レベルシフト回路の誤動作等を防止できる電力変換装置を提供する。
【解決手段】この電力変換装置は、ハーフブリッジ型パワーデバイス回路１０５と、第１および第２の駆動回路１０６，１０７と、第１および第２の駆動回路の入力側部分に共通に設けられるレベルシフト回路１１３と、第１および第２の電源と、レベルシフト回路内で逆サージ現象に起因する電流が流れるのを阻止する阻止ダイオード２１を備える。阻止ダイオードは、高電位側スイッチング半導体素子１０２等がターンオフした時、高電位側スイッチング半導体素子の浮遊インダクタンス成分等から流れ出る電流が、レベルシフト回路内で第１駆動回路側部分から第２駆動回路側部分へ流れるのを阻止する。 （もっと読む）

【課題】低電圧動作時において、ダイナミック回路の高速化と誤動作防止とを両立させる。
【解決手段】第１の電源と出力ノードとの間に接続され、第１のクロックに従って導通して、前記出力ノードを第１の論理レベルにする第１の導電型の第１のトランジスタと、入力信号に従って導通する第２の導電型の第２のトランジスタと、前記第２のトランジスタに直列に接続され、第２のクロックに従って導通する第２の導電型の第３のトランジスタと、前記第１の電源と前記出力ノードとの間に接続されており、フィードバック信号に従って導通する第１の導電型の第４のトランジスタとを備える。前記第２及び第３のトランジスタは、前記出力ノードと第２の電源との間に接続されている。前記第４のトランジスタは、前記第２及び第３のトランジスタが共に導通した後に、導通状態から非導通状態になる。 （もっと読む）

【課題】 負側電源の故障が発生しても、絶縁ゲート型半導体素子が誤オン動作しないような安全な絶縁ゲート型半導体素子のゲート回路を得る。
【解決手段】 正側電源２Ａと負側電源２Ｂで動作し、絶縁ゲート型半導体素子３のゲート駆動を行うＦＥＴ１２Ａ及びＦＥＴ１２Ｂから成るトーテムポール回路と、ゲート制御ＩＣ１１と、ゲート制御ＩＣの出力とＦＥＴ１２Ａのゲート間に設けたツェナーダイオード１５Ａ及び抵抗１４Ａから成る直列回路と、ゲート制御ＩＣの出力とＦＥＴ１２Ｂのゲート間に設けたツェナーダイオード１５Ｂ及び抵抗１４Ｂから成る直列回路とで構成し、ツェナーダイオード１５Ａの降伏電圧は、正側電源の電圧からＦＥＴ１２Ａのゲートしきい値電圧を減算した値より大きく、ツェナーダイオード１５Ｂの降伏電圧は、負側電源の電圧からＦＥＴ１２Ｂのゲートしきい値電圧を減算した値より小さく選定する。 （もっと読む）

【課題】電源電圧がＣＰＵの動作電圧を下回っている場合に、外部からのスタンバイモード解除信号を受け付けないようにするマイクロコンピュータを提供する。
【解決手段】電源電圧の状態を示す信号を出力する電圧検出部２と、複数の動作モードで動作するデータ出力回路３とを具備するリセット回路１を構成する。複数の動作モードは、電源電圧が第１閾値電圧以上の電圧であることを示す通常モードと、電源電圧が第１閾値電圧から第２閾値電圧の範囲であることを示すデータ保持モードと、電源電圧が前記第２閾値電圧以下であることを示すデータ消去モードとを含む。データ出力回路２は、データ保持モードからデータ消去モードへの遷移に応答して、保持している前記データをリセットし、データ消去モードへ移行せずに前記データ保持モードから前記通常モードへ遷移するときに、保持されていた前記データを出力する。 （もっと読む）

【課題】 ２つのサンプルホールド容量に保持された信号の差分を求める回路において、読出しゲインを1未満に設定した場合においても、減算後の出力値がサンプルホールド容量から信号を読み出す演算増幅器のオフセット電圧に影響されないことを特徴とする読出し回路を提供する。
【解決手段】 ２つのサンプルホールド容量に保持された信号を各々読み出すために設けられた２つの演算増幅器において、各々の演算増幅器がリセット動作において、他方のオフセット電圧双方をサンプリングすることに加えて、自身のオフセット電圧をもサンプリングし、前記サンプリングされたオフセット電圧を読出し動作時に各々の演算増幅器出力に加算する手段を有することとする。 （もっと読む）

【課題】 電源電圧が低下した場合に、内部回路の誤動作を正確に検知して確実にリセット信号を生成することが可能な半導体集積回路を提供する。
【解決手段】 モニタ用ラッチ回路４ａ，４ｂ，・・・は、周辺回路に含まれるラッチ回路と同等の構成を有する。瞬停時において、電源電位ＶＣＣが低下してモニタ用ラッチ回路４ａ，４ｂ，・・・のうちのいずれかの保持データが反転すると、誤動作検出回路３からの副リセット信号／ＰＯＲ２が活性化レベルの「Ｌ」レベルにされ、論理回路２からのリセット信号／ＰＯＲ３が活性化レベルの「Ｌ」レベルにされる。したがって、周辺回路の誤動作を正確に検知して確実にリセット信号を生成することが可能となる。 （もっと読む）

【課題】 高周波スイッチ回路において、挿入損失の劣化及び高周波歪の劣化を共に抑制しながら入力電力を大きくする。
【解決手段】 高周波スイッチ回路１００は、高周波信号を入力又は出力するための入出力用端子１５１と、直列に接続された複数の電界効果トランジスタ１３１〜１３４によって構成され、入出力用端子１５１と接地１７１との間における電気的接続のオン・オフ状態を制御する基本スイッチ部１３０とを備え、複数の電界効果トランジスタ１３１〜１３４のうち電気的接続の順序において最も入出力用端子１５１側であるもの（１３１）は、複数の電界効果トランジスタ１３１〜１３４の残りのもの（１３２〜１３４）よりも大きいしきい値電圧を有している。 （もっと読む）

【課題】 消費電力が少なく、転送されるデータを漏れなく正確に取得できる半導体論理装置を提供することを目的とする。
【解決手段】 データ入力保持部２に入力されるデータは、カウンタ１３のカウント値に応じて指定されるアドレスに保持される。一方、データ出力部３より出力されるデータは、カウンタ２１のカウント値に応じて指定されるアドレスより読み出される。カウンタ１３は、データイネーブル信号の立ち上がりとともにリセット処理が施され、カウンタ２１はデータイネーブル信号が遅延回路４によって所定時間遅延された信号の立ち上がりとともにリセット処理が施される。遅延回路４によって遅延処理が施されるため、読出し指示が与えられる時点では、入力されたデータがすでに確定しており、これによってデータを正しく転送することが可能となる。
（もっと読む）

【課題】ＩＣチップのレイアウト上の面積を縮小することができ、チップ面積増加によるコストアップを抑えるとともに、チップレイアウト配置上の制約を無くしつつ、回路誤動作および素子破壊を防止することができるＤＣブラシモータ駆動半導体集積回路を提供する。
【解決手段】フライホイールダイオードを設けることなく、モータ逆起電圧により出力端子３が電源電圧端子１より大きな電圧になった場合に、ＰＮＰトランジスタ４がオンしてパワートランジスタ９をオンさせ、過大なモータ逆起電圧が発生するのを抑えることにより、出力端子３の電圧が小さくなるように動作させ、回路誤動作および素子破壊を防止する。 （もっと読む）

【課題】 寄生トランジスタによる寄生電流を検出し、寄生電流に応じて制御回路の動作を制御することを目的とし、寄生電流に起因する制御回路の誤動作を確実に防止する。
【解決手段】 本発明による半導体装置は、第１導電型の半導体基板と、半導体基板の表面の複数の第２導電型の島領域内にそれぞれ形成された第１及び第２トランジスタの１つ以上の組と、半導体基板の表面に形成され、通常制御信号が入力された場合に第１及び第２トランジスタをオンオフ制御し、寄生信号が入力された場合に第１及び第２トランジスタをオフに制御する第１制御部と、半導体基板の表面の、第１トランジスタ及び第２トランジスタの１つ以上の組と第１制御部との間に形成され、寄生電流を誘導する１つ以上の寄生モニタ素子と、半導体基板の表面に形成され、寄生電流の値に応じて通常制御信号又は寄生信号を第１制御部に出力する寄生検出部と、を有する。 （もっと読む）

【課題】 本発明は、個々の製品や動作環境の違いによる発振安定待ち時間の変動に影響されることなく、信頼性を持って発振安定状態を検出することが可能な半導体集積回路を提供することを目的とする。
【解決手段】 半導体集積回路は、所定の基準電圧を出力する基準電圧回路と、発振信号供給端と基準電圧回路の出力端とに結合され発振信号の電圧と基準電圧との比較結果を出力する比較器と、比較器の出力端に結合され比較結果に応じて発振信号が基準電圧よりも大きな振幅であることを示す安定状態検出信号を出力する検出回路を含むことを特徴とする。 （もっと読む）

【課題】外部電源電圧だけでなく外部電源電圧を用いて生成される昇圧電圧及びコア電圧などの内部電源電圧のレベルを全て感知してパワーオンリセット信号を発生する。
【解決手段】本発明はパワーオンリセット回路に関し、電源電圧のレベルを感知する外部電源電圧感知部と、複数個の内部電源電圧のレベルをそれぞれ感知する複数個の内部電源電圧感知部と、外部電源電圧感知部及び内部電源電圧感知部の出力を組み合わせてパワーオンリセット信号を出力する選択出力部とを含んで構成し、外部電源電圧と内部電源電圧が全て一定のレベル以上であればパワーオンリセット信号を出力することを特徴とする。 （もっと読む）

【課題】 本発明は、電源電圧間の差に起因して発生する、複数の電源電圧が印加される回路の誤動作を低減する初期化信号出力回路を提供する。
【解決手段】 内部回路２０を初期化する初期化信号ＩＮを出力する初期化信号出力回路１０であって、内部回路２０に供給される低位電源電圧Ｖ１を検知して第１の検知信号Ｄ１を出力する第１の検知回路１１と、内部回路２０に供給される高位電源電圧Ｖ２を検知して第２の検知信号Ｄ２を出力する第２の検知回路１２と、第１の検知信号Ｄ１及び第２の検知信号Ｄ２が入力され、低位電源電圧Ｖ１が、第１の検知回路１１が第１の検知信号Ｄ１を出力する電圧より高い動作電圧Ｖ１ｔｒの場合に、初期化信号ＩＮを出力する判定回路１３とを備える。 （もっと読む）