【課題】従来の低電圧を検知して、リセットをかける構成では、低電圧の設定値を超えると、リセットが解除され、通常電圧に復帰するまでの過程で、誤動作が発生する危険がある。例えば、リセットが直ぐに解除されると、十分に高い電圧で無い状況で、再起動が開始されることになり、レジスタ設定の誤書込みなどで、誤動作が発生するなど、信頼性面で問題があった。
【解決手段】本発明は、第１の検出電圧を検出する第１検出器と、前記第１の検出電圧より低い第２の検出電圧を検出する第２検出器と、前記第１検出器及び前記第２検出器からの検出結果を受け、リセットの要求を行うリセット要求信号の出力制御を行う制御回路と、を備え、前記制御回路は、前記第２の検出電圧を下回った後、前記第１の検出電圧を上回った時、前記リセット要求信号を変化させ、リセットの要求を行うことを特徴とする。 （もっと読む）

【課題】単調に減衰するだけの出力電圧特性に比べて、急峻に減衰した後に緩やかに減衰する出力電圧特性が得られる時定数回路等を提供する。
【解決手段】時定数回路１０は、抵抗素子１１１と容量素子１２１との並列回路１３１，…が第一の端子１４と第二の端子１５との間に複数直列に接続されて成る直並列回路１６と、第二の端子１５に接続された第三の端子１７と第四の端子１８との間に接続された分圧用抵抗素子１９と、を備えている。並列回路１３１は抵抗素子１１１と容量素子１２１とから成り、並列回路１３２は抵抗素子１１２と容量素子１２２とから成り、・・・、並列回路１３ｎは抵抗素子１１ｎと容量素子１２ｎとから成る。ｎは、並列回路１３１〜１３ｎの数であり、２以上の整数である。 （もっと読む）

【課題】スイッチング損失低減のためにゲート抵抗を小さくすると、ゲート・ソース間電圧が振動しスイッチング素子が誤動作すること、ゲート駆動回路用電源が大型になることなどが問題となる。
【解決手段】トランス６ａとコンデンサ７の直列回路をスイッチング素子と並列に接続し、前記トランスと磁気結合した第１の巻線を第１のダイオード８を介して前記スイッチング素子の正極端子とゲート端子との間に、前記トランスと磁気結合した第２の巻線を第２のダイオード９を介して前記スイッチング素子の負側端子とゲート端子との間に、各々接続する。 （もっと読む）

【課題】複雑な回路を用いることなく、半導体装置の起動／停止時の誤動作を回避する半導体装置を提供する。
【解決手段】ＯＮ／ＯＦＦ信号VEin（150）が増加し、ＮチャネルＭＯＳトランジスタM1（110）のドレイン電圧が増加するとドレイン電流と抵抗R1（111）の積で示される電圧(VDD1-VE11)が抵抗R1（111）の両端に発生する。またドレイン電流と抵抗R2（112）の積で示される電圧VE21が抵抗R2（112）の両端に発生する。よって抵抗R1（111）と抵抗R2（112）の値を調整することで信号VE11とVE21のVEin（150）に対する変化量を調整することができる。クランプ回路1（120）およびクランプ回路2（130）は、次段の回路の入力部（図示せず）を保護し、クランプ回路3（140）はＮチャネルＭＯＳトランジスタM1（110）のゲートを保護する。 （もっと読む）

【課題】電源オフした直後に電源を再投入しても正常にパルス生成動作を再開できるようにすること。
【解決手段】このパルス発生回路は、第１のＤフリップフロップ回路１１のセット端子及びリセット端子をそれぞれコンデンサＣ１１，Ｃ１２を介してグラウンド又は電源に接続し、第１のＤフリップフロップ回路１１のＱ出力端子とセット端子間及びＱバー出力端子とリセット端子間にそれぞれ第１の抵抗Ｒ１１，Ｒ１２を接続し、前記セット端子、リセット端子、Ｑ出力端子又はＱバー出力端子のうちのいずれかの端子とグラウンド間に第２の抵抗ＲＧを接続している。また、第１のＤフリップフロップ回路１１のＱ出力端子を第２のＤフリップフロップ回路２０のクロック端子に接続し、第２のＤフリップフロップ回路２０のデータ端子及びセット端子を電源に接続し、第２のＤフリップフロップ回路２０のＱバー出力端子とリセット端子間に第３の抵抗Ｒ２を接続した。 （もっと読む）

【課題】専用回路部が誤動作を起こすことを防止する半導体集積回路を提供することを目的とする。
【解決手段】電源部１１と、制御回路部１２と、専用回路部１３を有する半導体集積回路であって、前記電源部に設けられ第１電源を生成して前記専用回路部に供給する第１電源回路１１ａと、前記電源部に設けられ前記第１電源より電圧の低い第２電源を生成して前記制御回路部に供給する第２電源回路１１ｂと、前記電源部に設けられ前記第２電源が立ち上がったのちリセット解除を指示するリセット信号を生成して前記専用回路部に供給するリセット回路１１ｃとを有し、前記制御回路部が動作を開始したのち前記専用回路部のリセットを解除する。 （もっと読む）

本発明は、電子スイッチに電気的に接続される制御回路に基づいて、様々なタイプの負荷を駆動することができ、広く使用される電子スイッチに関する。制御回路は、本スイッチの少なくとも導通の時点で、制御回路に電力を供給するように設計された電圧レギュレータブロックに接続される。従って、少なくとも一つの交流電圧源（４）と、少なくとも一つの電子スイッチ（１）と、少なくとも一つの負荷（５）と、少なくとも一つの制御回路（３）とを備え、交流電圧源（４）は、第１の電力端子（２０）を介して電子スイッチ（１）の第１の導通端子（２５）と電気的に接続され、電子スイッチ（１）の第２の導通端子（３５）は、第１の負荷端子（４０）を介して負荷（５）と接続され、負荷（５）は、第２の負荷端子（８０）を介して第２の電力端子（３０）と接続され、制御回路（３）は、第１の電位端子（１０１）、第２の電位端子（１０２）及び第３の電位端子（１０３）を備え、制御回路（３）は、トリガー端子（１００）を介して電子スイッチ（１）に命令を出すように配置され、制御回路（３）は、電圧レギュレータブロック（２００）と電気的に接続され、電圧レギュレータブロック（２００）は、第１の電気接続端子（１０４）及び第３の電気接続端子（１０６）と、第１の導通端子（２５）及び第２の導通端子（３５）とをそれぞれ介して電子スイッチ（１）と電気的に接続され、電圧レギュレータブロック（２００）は、電子スイッチ（１）の少なくとも導通の時点で制御回路（３）を稼動するように、最小電圧（V_min）を供給するように配置される、電子スイッチ制御システム（１０）が記載される。 （もっと読む）

【要 約】
【課 題】 低順方向電圧降下、逆流しない整流回路を実現する。
【解決手段】 第３半導体素子の電流路の他端の電位が第２半導体素子の電流路の他端の電位と同一又は超えるとき、該第２半導体素子の電流路は導通し該第２半導体素子の電流路の一端の電位が伝達される第１制御端の電位は低下し第１半導体素子の電流路は非導通であり、前記第３半導体素子の電流路の他端の電位が前記第２半導体素子の電流路の他端の電位未満のとき、該第２半導体素子の電流路は非導通し該第２半導体素子の電流路の一端の電位が伝達される前記第１制御端の電位は上昇し前記第１半導体素子の電流路が導通する前記第２半導体素子の電流路の他端と前記第３半導体素子の電流路の他端間を整流作用電流路とすることを特徴とする整流回路。
（もっと読む）

【課題】サンプリング波形のＳ／Ｎを改善する。
【解決手段】第１の入力端子２５０と第１の出力端子２６０と第１の制御信号Ｆｓ１で切り替わる第１のアナログスイッチ２１０と第１の蓄電器２３０とを含む第１の回路２００と、第１の入力端子２５０と第２の出力端子３６０と第２の制御信号Ｆｓ２で切り替わる第２のアナログスイッチ３１０と第２の蓄電器３３０とを含む第２の回路３００と、第１の出力端子２６０と接続された第３の入力端子４１０と第２の出力端子３６０と接続された第４の入力端子４２０と第３の出力端子４３０とを含み、第３の制御信号ＳＷにより切り替わるスイッチ回路４００と、第１の制御信号Ｆｓ１と第２の制御信号Ｆｓ２と第３の制御信号ＳＷとを出力する制御回路１００と、を含むサブサンプリングミキサ回路１。 （もっと読む）

【課題】パルストランスを用いた信号伝達回路に接続される回路要素の誤動作を回避する。
【解決手段】パルストランスＴの２次側において、スイッチ素子Ｑ２は、ＩＧＢＴのゲート・エミッタ間に設けられる。コンデンサＣは、スイッチ素子Ｑ２の制御端子に接続される。スイッチ素子Ｑ３は、コンデンサＣに接続される。パルストランスＴの１次側に設けられているスイッチ素子Ｑ１をターンオフすると、２次側において負電圧が発生し、コンデンサＣがチャージされる。スイッチ素子Ｑ１がオフ状態である期間は、パルストランスＴの励磁エネルギーが放出された後であっても、コンデンサＣの負電圧は保持され、スイッチ素子Ｑ２はオン状態に保持されるので、ＩＧＢＴのゲート・エミッタ間のインピーダンスは低い状態に維持される。 （もっと読む）

【課題】接地電圧と電源電圧の電位差を規定値に保ち、誤動作を防止することができるバッファ回路及びその制御方法を提供する。
【解決手段】出力制御信号に応じて入力信号に対応する信号を出力する場合、第１スイッチング素子により出力スイッチング素子を導通状態に駆動し、第２および第３スイッチング素子により出力スイッチング素子を非導通状態に駆動する。一方、出力制御信号に応じてハイインピーダンス状態を出力する場合、第３スイッチング素子は非導通に制御されるので、出力スイッチング素子は、第２スイッチング素子のみにより非導通状態に駆動される。 （もっと読む）

【課題】 相互に異なる周期のクロック信号が与えられ、かつ相互に非同期で所定の処理を行う複数の処理部のリセットを、簡単な構成で、確実に行うことができる信号処理装置および信号処理方法を提供する。
【解決手段】 モジュール回路部１４は、モジュールＡ，Ｂ，Ｃのうちのいずれかに対するリセット指令が与えられると、指令されたモジュールを指定する信号を含み、かつＣＰＵＣＬＫの１周期分の長さを有する１ｓｈｏｔリセット信号を生成する。同期リセット生成回路部１５は、１ｓｈｏｔリセット信号が与えられ、この１ｓｈｏｔリセット信号の長さを指令されたモジュールに対応する長さに引き延ばした伸長リセット信号を生成し、生成した伸長リセット信号を指令されたモジュールのクロックに同期させて同期リセット信号を生成し、指定されたモジュールでは、同期リセット信号が与えられた状態で、クロック信号が立上がりまたは立下ると、リセットされる。 （もっと読む）

【課題】電源電圧が上昇した場合に誤ってリセット解除信号が出力されてしまうのを回避することができるリセット回路およびそれを内蔵した電源制御用ＩＣを提供する。
【解決手段】電源電圧に比例した電圧と参照電圧とを比較する電圧比較手段（CMP0）と、該電圧比較手段によって電源電圧が所定の電位以上になったことが検出された場合にその検出タイミングを遅らせて後段に伝える第１の遅延手段（DLY１）と、前記電圧比較手段によって電源電圧が所定の電位以下になったことが検出された場合にその検出タイミングを遅らせて後段に伝える第２の遅延手段（DLY2）と、を備えたリセット回路において、前記第２の遅延手段は、電源電圧に依存しない論理しきい値を有し前記遅延手段内部のノードの電位を前記論理しきい値で判定する第２判定回路（INV3）を有するようにした。 （もっと読む）

【課題】電源電圧が所定電圧より低い状態から上昇した場合に誤ってリセット解除信号が出力されてしまうのを回避することができるリセット回路およびそれを内蔵した電源制御用ＩＣを提供する。
【解決手段】電源電圧に比例した電圧と参照電圧とを比較する電圧比較手段（CMP0）と、該電圧比較手段によって電源電圧が所定の電位以上になったことが検出された場合にその検出タイミングを遅らせて後段に伝える第１の遅延手段（DLY１）と、前記電圧比較手段によって電源電圧が所定の電位以下になったことが検出された場合にその検出タイミングを遅らせて後段に伝える第２の遅延手段（DLY2）と、を備えたリセット回路において、前記第２の遅延手段は、該遅延手段内部のノードの電位を論理しきい値で判定する第２判定回路（INV3）と、前記ノードに接続され電源電圧の上昇時に該ノードの電位を引き上げるプルアップ手段（SW3,GT1）とを設けるようにした。 （もっと読む）

【課題】 ＰＮＰトランジスタの電源電圧が急激に上昇しても、オフ状態であるＰＮＰトランジスタが誤ってオン状態になることを防止することができる誤動作防止装置および電子機器を提供する。
【解決手段】 誤動作防止回路１は、ＰＮＰ型のトランジスタＱ３および抵抗素子Ｒ４とを含んで構成される。抵抗素子Ｒ４の一端は電源電圧Ｖｃｃの電源に接続され、他端はトランジスタＱ３のベースに接続される。トランジスタＱ３のエミッタは電源電圧Ｖｃｃの電源に接続され、コレクタはスイッチング回路２のＰＮＰ型のトランジスタＱ２のベースに接続される。寄生容量Ｃ１の静電容量と寄生容量Ｃ２の静電容量とが同じ容量で、かつ抵抗素子Ｒ４の抵抗値が抵抗素子Ｒ１の抵抗値よりも大きい値である。電源電圧Ｖｃｃが急激に上昇した場合、トランジスタＱ２がオフ状態からオン状態に変化する前に、トランジスタＱ３がオフ状態からオン状態に変化する。 （もっと読む）

【課題】電源の遮断直後に再投入した場合でもパワーオンリセット信号を確実に生成・出力できるパワーオンリセット回路を提供する。
【解決手段】発振回路１１０は、制御電圧Ｖｃがローレベルのときに発振電圧Ｖ０を出力する。インバータ１２１は、蓄電制御信号Ｖ１を生成する。インバータ１２２は、蓄電制御信号Ｖ２を生成し、所定時間遅延させて出力する。ｐＭＯＳトランジスタ１３１，１３２は、ゲートから信号Ｖ１，Ｖ２を入力する。キャパシタ１４０は、ｐＭＯＳトランジスタ１３２のドレインと電源ラインｖｓｓとの間に配置される。インバータ１５１〜１５３は、発振制御電圧Ｖｃおよび出力電圧ｐｏｒを生成する。発振制御回路２００は、電源投入後にインバータ１５２の入力をハイレベルに強制設定することで、発振制御信号Ｖｃをローレベルに強制設定する。 （もっと読む）

【課題】バッファ回路の特性に因らず誤出力を防止し、また、回路構成の相違による異常出力信号がロックされることを防止する。
【解決手段】異なるリセット電圧を出力する第１、第２のリセット信号発生回路１１、１２と、出力動作がロックされる第１、第２のバッファ回路１３，１４を設け、第１のリセット信号発生回路１１で発生したリセット電圧は、タイマー回路１５に入力され、このタイマー回路１５は、リセット信号が一定時間継続しているかを監視し、検出する。リセット信号が継続されていたなら、第２のバッファ回路１４を介してフォトカプラ１６からＣＰＵが動作できない場合の装置異常の出力信号を送出する。第２のバッファ回路１４は、制御端子１４ａのリセット電圧で出力動作がロックされ、電源入り切り時における電圧変動では、第２のリセット信号発生回路１２はリセット電圧を発生しない。このため、第２のバッファ回路１４はロックされない。
（もっと読む）

【課題】トランスの結合係数が悪くても誤動作を抑えることが可能な信号伝達回路を提供することを目的とする。
【解決手段】入力信号の立上りタイミングにおいて、トランス１９３の１次側コイルにプラス極性の電圧をかけ、入力信号の立下りタイミングにおいて、１次側コイルにマイナス極性の電圧を発生させる駆動回路５と、トランス１９３の２次側コイルにプラス極性の電圧が発生すると、出力信号を立ち上がらせ、２次側コイルにマイナス極性の電圧が発生すると、出力信号を立ち下がらせる２次側回路１９２と、１次側コイルにプラス極性の電圧が発生した後、２次側回路１９２が動作しない大きさのマイナス極性の電圧を１次側コイルにかけ、１次側コイルにマイナス極性の電圧がかかった後、２次側回路１９２が動作しない大きさのプラス極性の電圧を１次側コイルに発生させる抵抗８とを備えて信号伝達回路１を構成する。 （もっと読む）

【課題】ダブルエッジトリガ型フリップフロップ回路に対するクロック信号の供給を停止させるとき、当該フリップフロップ回路が保持するデータが不必要に更新されてしまうことがある。
【解決手段】エッジ検出回路６１は、第１クロック信号を受け、そのエッジを検出すると、所定幅のパルス信号を出力する。論理ゲートは、エッジ検出回路６１の出力信号と、ダブルエッジトリガ型フリップフロップ回路の使用状態を示すイネーブル信号とを受け、イネーブル信号が有意な期間、エッジ検出回路６１の出力信号に追従する信号を出力し、イネーブル信号が非有意な期間、非有意なレベルの信号を出力する。トグル型フリップフロップ回路は、論理ゲートの出力信号を受け、所定幅のパルス信号を検出するたびに、論理レベルが反転する信号を、第２クロック信号として出力する。 （もっと読む）

【課題】処理の負荷に関わらず、安定した電力を供給することができる電源装置および通信機器を提供する。
【解決手段】複数の処理装置が搭載されたパッケージ内の各処理装置に電力を供給する電源装置において、複数の処理装置それぞれに電力を供給する電力供給網と、上記パッケージが、所定の電力を要求する通常電力状態よりも高電力を要求する高電力状態になったときに、電力供給網から複数の処理装置への電力供給を互いに時間的にずらして開始させる電力制御部とを備えた。通常電力状態よりも高電力を要求する高電力状態になったときに、１つの電力供給網に接続された複数の処理装置それぞれに互いに時間的にずらして電力が供給されるため、安定した処理を実行することができる。 （もっと読む）