【課題】電源投入後から外部リセット信号が最初にアクティブになるまでの期間にリセット信号をアクティブにすることが可能なリセット信号生成回路を提供すること。
【解決手段】本発明にかかるリセット信号生成回路１０１は、外部リセット信号が最初にアクティブになったことを検出する外部リセット検出回路１０２と、外部リセット検出回路１０２の検出結果が、外部リセット信号が最初にアクティブになる前であることを示す場合、外部リセット信号に関わらずリセット信号をアクティブにする制御回路と、を備える。 （もっと読む）

【課題】スタンバイ状態時にＳＲＡＭにデータを保持できる電圧が与えられている場合に、パワーオンリセットがかからないようにすることができる半導体装置を提供する。
【解決手段】ＣＰＵ５は、スタンバイ状態に遷移することを通知する。電源制御回路１１は、スタンバイ状態時に、ＳＲＡＭ４における電力消費を低減させる。ＰＯＲ回路２は、外部電源電圧の値と、現在の状態がスタンバイ状態であるかに応じて、パワーオンリセット信号の活性化を制御する。 （もっと読む）

【課題】バンドギャップ基準電圧回路１００を確実に起動させることができる。
【解決手段】電源電圧がｐＭＯＳトランジスタＰ１のゲート電圧の閾値に到達する前には、ｐＭＯＳトランジスタＰ６により電源ＶｄｄとｐＭＯＳトランジスタＰ４のソース端子との間を開放させている。このため、電源電圧がｐＭＯＳトランジスタＰ１のゲート電圧の閾値に到達する前に、抵抗素子Ｒ３ａによってコンデンサＣ１から電荷を放出させて、コンデンサＣ１のプラス電極の電位をｐＭＯＳトランジスタＰ４のゲート端子の電位の閾値よりも低くすることができる。電源電圧が上昇してｐＭＯＳトランジスタＰ６が電源ＶｄｄとｐＭＯＳトランジスタＰ４のソース端子との間を接続すると、ｐＭＯＳトランジスタＰ４がオンして、電源ＶｄｄからｐＭＯＳトランジスタＰ６、Ｐ４を通してスタートアップ電流をｎＭＯＳトランジスタＮ１、Ｎ２のゲート端子に流すことができる。 （もっと読む）

【課題】マイコンのリセット端子をトランジスタによってグランドに接続することによりマイコンにリセットをかけるリセット回路において、リセット動作不能な電源電圧の領域を無くす。
【解決手段】リセット回路１０は、マイコン１１のリセット端子１３を電源電圧（以下、ＶＭ）にプルアップする抵抗Ｒ１と、ＶＭが所定値未満のときにトランジスタＴ１をオンしてリセット端子１３を０Ｖにするリセット信号出力回路１５とに加え、オンすることで抵抗Ｒ１の上流側にＶＭを供給するトランジスタＴ２と、抵抗Ｒ１の上流側とグランドとの間に接続された抵抗Ｒ２と、トランジスタＴ１がオン可能なＶＭの最低値（Ｖｂｅ）より高く、上記所定値よりは低い電圧（Ｖｂｅ＋ダイオードＤ１のＶｆ）を動作閾値電圧とし、ＶＭがその動作閾値電圧未満である場合にトランジスタＴ２をオフさせておいて、マイコン１１のリセットを確保する回路Ｔ３，Ｄ１，Ｒ３，Ｒ４とを備える。 （もっと読む）

【課題】イネーブル等の制御信号を用いず、且つスタートアップ動作が完了した後は消費電流が極少なるスタートアップ回路を提供する。
【解決手段】２つの電流ルートの電流が０値で且つノードＮ１１が高電位になる第１安定状態と、前記２つの電流ルートの電流が０値以外で同値になり且つノードＮ１１が前記高電位よりも低い第１所定値になる第２安定状態をもつ対象回路のためのスタートアップ回路において、ノードＮ１１の電位が第１所定値を超えているとき検出出力を出力するトランジスタＭＮ２１と、ＭＮ２１が検出出力を出力するときバイアス電圧を生成するトランジスタＭＮ２３と、ＭＮ２３でバイアス電圧が生成されるとノードＮ１１の電位を低下させるトランジスタＭＮ２２とを備える。ノードＮ１１の電圧が第１所定値に達すると、ＭＮ２１が検出出力の出力を停止し、ＭＮ２３がバイアス電圧の生成を停止し、ＭＮ２２が動作を停止する。 （もっと読む）

【課題】電源投入時に、ノイズの影響により誤ってリセット信号が出力されることを防止できる半導体装置を提供すること。
【解決手段】半導体装置１００は、レギュレータ１１、第１のパワーオンリセット回路１２、第２のパワーオンリセット回路１３及び制御回路１４を有する。レギュレータ１１は、電源線ＶＬ１１を介して電源ＶＳ１１から供給される第１の電圧に基づいて、第１の電圧よりも小さい第２の電圧を生成する。第１のパワーオンリセット回路１２は、電源投入後の第１の電圧が検出閾値Ｖｔ１２まで上昇したことを検出し、第１のリセット信号Ｒ＿１２を出力する。第２のパワーオンリセット回路１３は、電源投入後の第２の電圧が検出閾値Ｖｔ１３まで上昇したことを検出し、第２のリセット信号Ｒ＿１３を出力する。制御回路１４は、第１のリセット信号Ｒ＿１２及び第２のリセット信号Ｒ＿１３の論理積である第３のリセット信号Ｒ＿Ｃを出力する。 （もっと読む）

【課題】 ２つの出力素子の入力が共にハイレベルになり次に電源オン状態に移行する際に動作を開始することができないとい問題を解決する。
【解決手段】 電源制御手段１６は、スイッチングアンプ１０が電源オフ状態に移行する場合に、スイッチＳＷがオフ状態になり、コンデンサＣ１０２を強制的に放電させ、第２電源電圧Ｖ２に対する基準電位Ｖ３を強制的に低下させる。基準電位Ｖ３に対するロジック電源電圧Ｖｄｄは、基準電位Ｖ３と同じだけ低下していくので、基準電位Ｖ３から見たロジック電源電圧Ｖｄｄは固定される。定電流回路は、第２電源電圧Ｖ２に対する基準電位Ｖ３の低下に伴い、定電流Ｉを減少させ、第１の電流Ｉ１および第２の電流Ｉ２を減少させる。従って、基準電位Ｖ３から見たロジック電源電圧Ｖｄｄが低下しないうちに、第１の電流Ｉ１、第２の電流Ｉ２を減少させ、パルス発生手段の動作を正常な状態で終了できる。 （もっと読む）

【課題】本発明は、第１状態と第２状態との二つの状態のうち、第１状態に初期化し、初期化した第１状態に対応する電位の信号を生成することが可能な半導体装置を提供する。
【解決手段】本発明は、“０”（第１状態）と“１”（第２状態）との二つの状態のうち、“０”に初期化し、初期化した“０”に対応する電位の信号Ａを生成することが可能な半導体装置１０である。半導体装置１０は、並列に複数接続され、“０”と“１”との二つの状態を保持することが可能なフリップフロップ回路２と、複数のフリップフロップ回路２と接続し、複数のフリップフロップ回路２のうち、少なくとも一つのフリップフロップ回路２で保持する状態が“０”の場合、“０”に対応する電位の信号を生成し、出力するＡＮＤ回路３とを備える。 （もっと読む）

【課題】簡単な構成で電源投入時にも精度よく電源電圧の状態を検出する。
【解決手段】第１スイッチ（１２２）と第２スイッチ（１２４）とは直列に接続されてスイッチ部を形成し、第１スイッチ（１２２）は、基準信号に基づいて開閉が制御される。判定信号生成回路（１１０）は、第１電源電圧（ＶＤＤ）と第２電源電圧（ＶＳＳ）とに基づいて電源電圧判定信号（ＶＧ）を生成し、第２スイッチ（１２４）は、電源電圧判定信号（ＶＧ）に基づいて開閉が制御される。第１負荷素子（１２６）は、第１電源電圧（ＶＤＤ）とスイッチ部との間に直列に挿入される。スイッチ部は、基準信号（Ｖｒｅｆ）が所定の第１電圧を超え、電源電圧判定信号（ＶＧ）が所定の第２電圧を超えたとき回路を閉成して第１負荷素子（１２６）に電流を供給し、第１負荷素子（１２６）とスイッチ部との接続ノードから第１電源電圧（ＶＤＤ）の状態を示す第１出力信号（ＶＯＵＴ）を出力する。 （もっと読む）

【課題】第１モジュールと第２モジュールが別電源で給電される周波数入力モジュールにおいて、第１モジュールへの給電が第２モジュールへの給電よりも遅れて起動する場合に、第１モジュールへの給電が安定化するまでの期間中、第１モジュールから第２モジュールへ渡される信号の演算を停止させることを可能とする周波数入力モジュールを実現する。
【解決手段】電源モジュールからの第１電源電圧で給電されて入力パルスを処理する第１モジュールと、前記電源モジュールからの第２電源電圧で給電されて前記第１モジュールからの出力パルスの複数個のパルス間隔情報とパルス数情報に基づき前記入力パルスの周波数を演算して出力する第２モジュールを具備し、起動時に前記第１電源電圧が前記第２電源電圧より所定時間遅れて立ち上がる周波数入力モジュールにおいて、
前記第１電源電圧が所定の安定値に達するまでの期間中、前記第２モジュールの演算機能を停止させるリセット信号を出力するリセット手段を備える。 （もっと読む）

【課題】面積の小さいパワーオンリセット回路を提供する。
【解決手段】電源端子と接地端子との間に設けられる容量及び電流源と、容量と電流源の接続点を入力端子に接続するインバータと、を備えたパワーオンリセット回路に、電源電圧の立ち上がりを検出すると、容量をディスチャージするディスチャージ回路を設けた。ディスチャージ回路は、容量と電流源を備えているが、この容量の容量値は小さくて良いので、パワーオンリセット回路の面積が小さくなる。 （もっと読む）

【課題】低電圧で動作可能なリセット回路を提供する。
【解決手段】リセット回路５０Ａは、Ｐチャネルの第１トランジスタ１１を備え、第１電流ｉ１が第１の値を超えると第１信号Ｄ１をアクティブとする第１回路１０Ａと、Ｎチャネルの第２トランジスタ２１を備え、第２電流ｉ２が第２の値を超えると第２信号Ｄ２をアクティブとする第２回路２０Ａと、電源電圧Ｖｄｄの供給開始から、所定時間が経過した後に第３信号Ｄ３をアクティブとする第３回路３０Ａと、第１信号Ｄ１、第２信号Ｄ２、及び第３信号Ｄ３の全てがアクティブになるとリセット解除を指示するリセット信号ＲＥＳを生成する論理回路４０とを備える。 （もっと読む）

【課題】電圧比較器を用いることなく、電源遮断ブロックの電源復帰を検出する。
【解決手段】電源遮断ブロック１に配置された信号遅延回路１１と、電源が常時供給される常時オンブロック９に配置された測定パターン生成回路１３、測定パターン検出回路１５及び遅延時間測定回路１７を備えている。遅延時間測定回路１７は、測定パターン生成回路１３から送信された測定パターンが信号遅延回路１１を介して測定パターン検出回路１５に到達するまでの遅延時間を測定する。電源遮断ブロック１の電源が遮断状態から投入状態に切り替えられた後、上記遅延時間が信号遅延回路１１の設計値に基づく所定の遅延量以内になったときに、電源遮断ブロック１の電源が復帰したと判断する。 （もっと読む）

【課題】本発明は、パワーオンした瞬間に生じる雑音を除去することができる静音制御回路及び該静音制御回路を有する電子装置を提供することを目的とする。
【解決手段】本発明に係る電子装置は、処理ユニット、静音制御回路、オーディオアンプ及びオーディオ出力インターフェースユニットを備え、前記オーディオアンプは、前記電子装置が生成するオーディオ信号を増幅し、且つ増幅されたオーディオ信号を前記オーディオ出力インターフェースユニットに出力し、前記処理ユニットは、静音制御信号を出力し、前記静音制御回路は、前記静音制御信号によって前記オーディオアンプを制御して静音状態と再生状態との間で切替させるメイン回路と、前記電子装置にパワーオンした瞬間、前記オーディオアンプの出力を接地により釈放させて、前記オーディオアンプと前記オーディオ出力インターフェースユニットとの間の通信を切る補助回路と、を備える。 （もっと読む）

【課題】従来よりも低消費電力かつ小面積であるとともに設計性のよいパワーオンリセット回路またはスタートアップ回路を備えた半導体装置を提供する。
【解決手段】半導体装置１は、出力部１０と、第１および第２の電位設定部８，９とを備える。出力部１０は、電源投入時に、中間電位ノードＮ１の電位に応じた制御信号ＲＳを内部回路３に出力する。第１の電位設定部８は、第１の基準電位ノードＶＤＤと中間電位ノードＮ１との間に接続された第１の導電型を有するエンハンスメント型の第１のＭＯＳトランジスタＥＰを含む。第２の電位設定部９は、第２の基準電位ノードＧＮＤと中間電位ノードＮ１との間に直列接続された第２の導電型を有するディプレッション型の複数の第２のＭＯＳトランジスタＤＮ１＿〜ＤＮ＿ｎを含む。複数の第２のＭＯＳトランジスタＤＮ１＿〜ＤＮ＿ｎの各々において、ソースとウェルとが互いに接続される。 （もっと読む）

【課題】回路の消費電流を低減可能な、パワーオンリセット回路を提供すること。
【解決手段】抵抗分圧回路（Ｒ３，Ｒ４）によって得られた電源電圧ＶＤＤの検出電圧Ｖｃが基準電圧Ｖｒｅｆを超えているとき、リセット解除信号を出力するコンパレータＣ２と、基準電圧Ｖｒｅｆよりも高い所定電圧を検出する第２の電圧検出回路Ｄ２と、第２の電圧検出回路Ｄ２によって前記の所定電圧が検出されているときに抵抗分圧回路（Ｒ３，Ｒ４）とコンパレータＣ２に流れる電流を遮断するスイッチＭ１，Ｍ２と、スイッチＭ１，Ｍ２によって電流が遮断されているときにリセット解除信号の出力を補償する補償回路とを備え、第２の電圧検出回路Ｄ２の消費電流を、抵抗分圧回路（Ｒ３，Ｒ４）とコンパレータＣ２との合計消費電流よりも低く設定した、パワーオンリセット回路。 （もっと読む）

【課題】
複数の電源を有する半導体集積回路装置において、複数の電源が半導体集積回路装置の外部、内部であるに関わらず、それら電源の立ち上げ順序に依存せずに各回路のオン状態を一意に制御するためのシーケンス制御信号を生成することができる半導体集積回路装置を提供する。
【解決手段】
半導体集積回路装置１００は、第1電源ＶＣＣ１で動作する第１電子回路１２０と、第２電源ＶＣＣ２で動作する第２電子回路１４０と、第1電源ＶＣＣ１および第２電源ＶＣＣ２の電圧の大きさを所定の検知レベルで検出し、第１電子回路１２０のオン動作を制御するためのシーケンス制御信号ＰＳ１、および第２電子回路１４０の所期化を行うためのパワーオンリセット信号ＰＯＲを生成するシーケンス制御回路１８０を備える。 （もっと読む）

【課題】電源投入手順によらずに安定した動作を行う入出力回路の制御を、回路規模の増大を抑え、チューニングが不要なデジタル回路のみで実現する集積回路を提供する。
【解決手段】信号発生器１１３で生成した信号を、レベルシフト回路１１１で電源電圧Ｖｃｃ２の信号振幅へ変換する。次にＶｃｃ２の信号振幅に変換したものを、もう一度レベルシフト回路１１２で内部電源電圧Ｖｃｃ１の信号振幅へ変換して、フィードバック信号を生成する。比較器１１４で信号発生器１１３が生成したオリジナルの信号と、２つのレベルシフトを経て生成された、フィードバック信号とを論理的に比較し、一致しない場合にはＶｃｃ２の電源が遮断されていると見なして、入出力回路１１５での不定伝播を防止するように制御を行う。 （もっと読む）

【課題】電源電圧の立ち上がり状態の影響を受けないクリア信号を生成、出力するパワーオンクリア回路を提供する。
【課題の解決手段】パワーオンクリア回路は、電源の投入によってパルスを発生するパルス発生回路１と、発生したパルスを遅延して出力する遅延回路５と、遅延されたパルスが入力する縦続接続した２段のインバータ６，７と、遅延回路５の前段側の出力が入力する入力端子と１段目のインバータ６の出力が入力する入力端子とを有するＮＯＲ回路８とを備え、ＮＯＲ回路８の出力を電源電圧の立ち上がり状態の影響を受けない第１のクリア信号とし、インバータ７の出力を電源電圧の立ち上がり状態に応じた第２のクリア信号とするものである。 （もっと読む）