【課題】 高耐圧で低オン抵抗の半導体装置を提供する。
【解決手段】 ｐ型基板に、ｐ型ウェル領域３、ｎ型ドリフト領域４、複数のｎ⁺型ソース領域５およびｎ⁺型ドレイン領域６が形成された半導体装置１を、ｎ⁺型ドレイン領域６と各ｎ⁺型ソース領域５との間に形成されるチャネルがｎ⁺型ドレイン領域６の周囲に略楕円状に配置されるような構造とする。チャネル領域１ａには複数のチャネルが並んで形成されるようにし、耐圧領域１ｂにはチャネルが形成されないようにして耐圧を確保する。これにより、より多くのチャネルを効率的に配置することができるようになり、適当な耐圧を確保しつつ、チャネル幅を広げずに低オン抵抗化を図ることができる。 （もっと読む）

【課題】 誘導性負荷の異常検出装置を小規模化する。
【解決手段】 電磁弁を制御する装置では、電磁弁のコイルＬの一端がバッテリ電圧ＶＢに接続され、コイルＬの他端がコネクタ端子３を介してソース接地のＮチャネルＭＯＳＦＥＴ５のドレインに接続されている。また、ＦＥＴ５のドレイン・ゲート間には、カソードをドレイン側にした消弧用ツェナーダイオード１３と、ＣＰＵ７からＦＥＴ５のゲートへの駆動信号ＳＤがドレインへと回り込むのを防止するダイオード１５とが接続されている。更に、この装置には、ツェナーダイオード１３にコイルＬのフライバック電圧によるツェナー電流が流れることでオンするＮＰＮトランジスタ２３が設けられており、ＣＰＵ７は、ＦＥＴ５をオフさせるべく駆動信号ＳＤをローレベルに変化させた時にトランジスタ２３のオン／オフを示すモニタ信号ＳＭがレベル変化しなければ、コイルＬの故障と判定する。 （もっと読む）

【課題】 スイッチング素子に半導体素子を用いてこれをパルス駆動する際に、良好なスイッチング特性を有するスイッチング回路を得る。
【解決手段】 スイッチング回路１をＯＮする際は、半導体スイッチング素子１１の制御端子としてのゲート端子Ｇのインピーダンスを、このスイッチング回路１の制御信号の立ち上がりを微分するように開放値から短絡値を経て抵抗１５に相当する値に安定させる。また、スイッチング回路をＯＦＦする際は、この抵抗１５に相当するインピーダンス値から開放値まで変化させている。これによって、制御信号入力端子に印加されるパルス状の制御信号に対する応答速度を速める。 （もっと読む）

【課題】 リセットシーケンスを電源ＯＮ時および電源ＯＦＦ時において確実に守ることができるリセット回路を提供する。
【解決手段】 リセットＩＣ２は、電源端子Ｖｄｄへ電源Ｖ１が加えられた時、一定時間ｔ１の間第１のリセット信号Ｒ１を出力した後リセットを解除し、電源端子Ｖｄｄの電源Ｖ１がＯＦＦとされた時リセット信号を”Ｌ”レベルとする。第２のリセットＩＣ９は、電源端子Ｖｄｄへ電源Ｖ２が加えられた時、一定時間ｔ２の間第２のリセット信号Ｒ２を出力した後リセットを解除し、電源端子Ｖｄｄの電源がＯＦＦとされた時、リセット信号Ｒ２を”Ｌ”レベルとする。トランジスタ５、８は、第１のリセット信号Ｒ１のリセット状態が解除された時、第２の電源Ｖ２を第２のリセットＩＣ９に加える。 （もっと読む）

【課題】
従来の電源リセット回路と比べて、構成部品を減らし製造コストを低減することができ、複数の電源電圧を使用する電子機器に備えることができる電源リセット回路を提供する。
【解決手段】
電源から入力された電源電圧を予め定められた電圧して出力するレギュレータ手段に入力される電圧を監視する入力電圧監視手段は、電源からレギュレータ手段に入力される電圧が予め定められた電圧より高い電圧になると、前記レギュレータ手段に予め定められた電圧を出力させる制御信号を出力する。 （もっと読む）

【課題】 クランプ電圧を高く設定すると、負荷駆動用のＦＥＴにおける消費電力が増大し、それにより当該ＦＥＴのピーク温度も増大してしまう。
【解決手段】 負荷駆動回路１は、ＦＥＴ１０、クランプ回路２０、および制御回路３０を備えている。ＦＥＴ１０は、負荷９０を駆動するためのトランジスタである。ＦＥＴ１０のゲートとドレインとの間には、クランプ回路２０が接続されている。クランプ回路２０は、ＦＥＴ１０のゲート−ドレイン間電圧が所定のクランプ電圧以下のとき、ゲートからドレインへ向かうキャリアの流れを遮断し、ゲート・ドレイン間電圧がクランプ電圧を超えるとき、ゲートからドレインへ向かうキャリアの流れを許す。制御回路３０は、予め設定されたプログラムに基づいて、上記クランプ電圧の大きさを制御する。 （もっと読む）

【課題】 クランプ電圧を高く設定すると、負荷駆動用のＦＥＴにおける消費電力が増大し、それにより当該ＦＥＴのピーク温度も増大してしまう。
【解決手段】 負荷駆動回路１は、ＦＥＴ１０、クランプ回路２０、制御回路３０、および温度測定部４０を備えている。ＦＥＴ１０は、負荷９０を駆動するためのトランジスタである。ＦＥＴ１０のゲートとドレインとの間には、クランプ回路２０が接続されている。クランプ回路２０は、ＦＥＴ１０のゲート−ドレイン間電圧が所定のクランプ電圧以下のとき、ゲートからドレインへ向かうキャリアの流れを遮断し、ゲート・ドレイン間電圧がクランプ電圧を超えるとき、ゲートからドレインへ向かうキャリアの流れを許す。制御回路３０は、温度測定部４０の出力、すなわち温度測定部４０により測定されたＦＥＴ１０の温度に基づいて、上記クランプ電圧の大きさを制御する。 （もっと読む）

【課題】浮動出力部を有するが、より小型に、かつ低コストで製造することができる安全スイッチング装置を提供する。
【解決手段】自動化設備における電気負荷部の安全な切断用の安全スイッチング装置は、信号装置２０を接続するための少なくとも１つの入力部３８、４０を有する。安全スイッチング装置は、評価制御ユニット８２と、評価制御ユニット８２によって制御することができ、かつ、負荷部への電力供給路を遮断するように設計されている少なくとも１つのスイッチング素子５６、５８とを有する。本発明の１つの局面によれば、切り替えスイッチ５６、５８は、少なくとも２つの相互に二者択一のスイッチング路６６、６８を有する切り替えスイッチであり、第１のスイッチング路６６は、負荷部への電力供給路内に位置し、第２のスイッチング路６８は、モニタリングユニット７８に至る。 （もっと読む）

【課題】負荷を起動するために必要となる電圧値の温度による変化を抑制する。
【解決手段】入力電圧に応じて負荷の起動を制御する負荷起動集積回路であって、前記入力電圧が入力される電圧入力端子と、前記電圧入力端子と接続された第１の抵抗と、前記第１の抵抗と直列に制御電極が接続され、入力電極の電圧に基づいて前記負荷の起動を制御するトランジスタと、前記第１の抵抗と直列に、かつ、前記トランジスタの出力電極と並列に接続された第２の抵抗と、を備え、前記トランジスタは、前記制御電極と前記出力電極との間の電位差が温度の上昇に連れて小さくなる特性を有し、前記第２の抵抗の温度係数が前記第１の抵抗の温度係数よりも小さいこととする。 （もっと読む）

【課題】保護対象となるＩＣを効率的に保護できる過電圧保護回路を提供する。
【解決手段】チップ１００は、過電圧保護回路１０と、その保護対象となる製品化されたＩＣ２０と、それらに外部電源電圧を供給するための外部端子３０とを備えている。過電圧保護回路１０は、ツェナーダイオード１１〜１３と、ＮＭＯＳトランジスタ１４と、抵抗１５と、スイッチ手段１６とを備えている。ＩＣ２０の電源がオンである場合にはスイッチ手段１６を遮断させることによりクランプ電圧Ｖｃを高く設定し、ＩＣ２０の電源がオフである場合にはスイッチ手段１６を導通させることによりクランプ電圧Ｖｃを低く設定する。 （もっと読む）

【課題】出力電流の電流値を均一にする。
【解決手段】トランジスタＴ１０１ＬおよびＴ１０１ＲＡ（Ｔ１０１ＲＢ）で構成されたカレントミラー回路によって基準電流Ｉｒｅｆに応じたドレイン電流ＩｄｒｓをトランジスタＴ１０４Ａ，Ｔ１０４Ｂに流す。差動増幅回路Ｄ１０３Ａ（Ｄ１０３Ｂ）とトランジスタＴ１０４Ａ（Ｔ１０４Ｂ）で構成された負帰還回路によりトランジスタＴ１０５−１〜Ｔ１０５−Ｋにおける特性ばらつきに対応したバイアス電圧ＶｂｉａｓＡ，ＶｂｉａｓＢを生成する。ゲート線Ｇ１０４の電位は、このバイアス電圧ＶｂｉａｓＡ，ＶｂｉａｓＢを線形補間した値になる。このゲート線Ｇ１０４の電位の傾きによってトランジスタＴ１０５−１〜Ｔ１０５−Ｋにおける特性ばらつきを補償することによって出力電流Ｉｏｕｔの電流値を均一にする。 （もっと読む）

【課題】 高速動作と低消費電力を両立させることが可能なドライバ回路を提供する。
【解決手段】 低電位側電源を基準とした論理信号Ｘが入力されて、高電位側電源Ｖｃｃを基準とした論理信号Ｙを生成するドライバ回路であり、レベルシフト回路１０、出力回路２０、第１の検出制御回路３０、および第２の検出制御回路４０から構成される。ここでは、レベルシフト回路１０に入力する論理信号Ｘおよび反転された論理信号Ｘ^*によって、プルダウン回路２１とトランジスタＱ１１，Ｑ２１とを相補的にオンオフ駆動し、第１の検出制御回路３０からの制御信号ｏｕｔ１に基づいて駆動回路１１を流れるドレイン電流Ｉ１を制御するとともに、第２の検出制御回路４０からの制御信号ｏｕｔ２に基づいてプルダウン回路２１を流れるドレイン電流Ｉ２を制御している。 （もっと読む）

【課題】高速のターンオン時間を供給する電流ミラー回路を提供すること。
【解決手段】電流ミラーがオフであるときに回路の中のノードが第１の電圧に保たれ、それにより、電流ミラー回路がオンに切り換えられるとノード電圧が迅速に必要な電圧に到達することを可能にする。 （もっと読む）

【課題】 負荷電流が流れたままの状態を回避するとともに、ツェナーダイオードによるトランジスタの保護機能を正常に機能させる。
【解決手段】 負荷の駆動を停止する場合、ＮＰＮ型トランジスタ２１をオンさせたままＮＰＮ型トランジスタ１１をオフさせ、ＮＰＮ型トランジスタ１１からＮＰＮ型トランジスタ２１へサージ電流を流し終える所定期間以上が経過した後、ＮＰＮ型トランジスタ２１をオフさせる。 （もっと読む）

【課題】入力信号を増幅して出力する増幅回路に関し、簡単な構成で、確実にミュートをアンプに先行して駆動させることが可能な増幅回路を提供することを目的とする。
【解決手段】本発明は、入力信号を増幅して出力する増幅回路において、入力信号を増幅して出力する第１のアンプ（１１、１２）と、出力をミュート状態にする第２のアンプ（１３、１４）と、第１のアンプ（１１、１２）への駆動電源を供給する第１の電源回路（１５、１６）と、第２のアンプ（１３、１４）への駆動電源を供給する第２の電源回路（１７、１８）と、切換パルスに応じた非反転入力と非反転入力を反転した反転入力とを比較し、比較結果に応じて第１の電源回路（１５、１６）及び第２の電源回路（１７、１８）を制御するコンパレータ（３２）と、非反転入力と反転入力とに第１のアンプ（１１、１２）をオンさせずに第２のアンプ（１３、１４）がオンするように、オフセットを持たせる入力回路（３１、１３１、２３１）とを有することを特徴とする。 （もっと読む）

【課題】光絶縁素子のターンオン時間及びターンオフ時間をともに短縮することで、応答性を向上することができるインタフェース回路を提供することを目的とする。
【解決手段】本発明の入力側サンプリングスイッチは、フォトモスリレーと、トランジスタと、電流制御回路とから構成されている。電流制御回路は並列接続された抵抗及びコンデンサを有している。そして、電流制御回路で、フォトモスリレーをオンさせるときには、オン電流閾値より大きいターンオン電流を、オフさせるときには、ターンオン電流より小さくオン電流閾値より大きいターンオフ電流入力端子に流す。これにより、フォトモスリレーのターンオン及びターンオフ時間を短縮して、入力側サンプリングスイッチの応答性を向上することができる。 （もっと読む）

【課題】 Ｐ１形およびＰ２形のうちの所望の形式で使用することができ、応答速度が速いインタフェース回路を提供する。
【解決手段】 インタフェース回路をＰ１形で使用する場合は端子Ｔ４とＴ６を接続し、Ｐ２形で使用する場合は端子Ｔ５とＴ６，Ｔ７とＴ８をそれぞれ接続する。車両感知信号／Ｄが活性化レベルの「Ｌ」レベルになると、Ｐ１形の場合はフォトトランジスタ６が導通せず、出力端子Ｔ２，Ｔ３間が非導通状態になり、Ｐ２形の場合はフォトトランジスタ６が導通し、出力端子Ｔ２，Ｔ３間が導通状態になる。従来のフォトＭＯＳトランジスタの代わりにフォトトランジスタ６を使用したので、応答速度が速くなる。 （もっと読む）

本発明は、ＭＯＳＦＥＴ装置（１０）を提供し、このＭＯＳＦＥＴ装置（１０）は、ボディダイオード構造（２２）を有し、またこのボディダイオード構造（２２）に関連する逆回復過渡信号を減少させるために、このボディダイオード構造（２２）の逆回復中にそのＭＯＳＦＥＴ（１２）のゲートに選択的に印加されるバイアス電圧を供給するように構成されるバイアス手段を供給され、このバイアス手段は、その装置（１０）のゲートパス内に配置されるダイオード素子（１６）を有する。
（もっと読む）

【課題】 チップ面積の増大を抑制し、且つアナログ・デジタル混在ＬＳＩにおける電源投入時でのロジック部の初期化を迅速に安定して行う。
【解決手段】 パワーオン・リセット回路１は、スタートアップ部４及びバンドギャップリファレンス発生部５からなるバンドギャップリファレンス回路２と、検出器３から構成されている。パワーオン・リセット回路１の動作は、まず、電源投入されると電源がスタートアップ部４及びバンドギャップリファレンス発生部５に供給される。次に、スタートアップ部４は動作を開始し、バンドギャップリファレンス発生部５にスタートアップ信号を出力する。続いて、バンドギャップリファレンス発生部５は、スタートアップ信号を入力し、回路動作をしてスタートアップ部４及び検出器３に検出信号を出力する。この検出信号を入力した検出器３はリセット信号をロジック部７に出力する。 （もっと読む）

【課題】
規定電流値検出のための外付け基準電圧発生回路が故障したときに過電流の発生を防止してパワートランジスタを保護しかつドライバＩＣとして継続使用できる電流制限回路およびモータドライブ回路を提供することにある。
【解決手段】
この発明は、出力電流検出回路がパワートランジスタに直列に設けられ、コンパレータと第１の基準電圧発生回路と第２の基準電圧発生回路とを有し、パワートランジスタの出力電流が所定の規定値に達したときに出力電流検出回路から得られるその検出信号と第１の基準電圧発生回路から得られる第１の基準電圧とに応じてコンパレータがパワートランジスタの駆動を所定期間停止させるための制御信号を発生し、パワートランジスタの出力電流が規定値を越えた所定値になったときに出力電流検出回路から得られるその検出信号と第２の基準電圧発生回路から得られる第２の基準電圧とに応じてコンパレータが制御信号を発生するものであって、第１の基準電圧発生回路がＩＣに外付けされ、第２の基準電圧発生回路がＩＣに内蔵されているものである。 （もっと読む）