【課題】駆動電圧の印加に制限があるスイッチング素子を高い周波数で高速にスイッチングできる半導体スイッチング素子の駆動回路を提供する。
【解決手段】ダイオードＤａ１及びスイッチＳａ１，スイッチＳａ２及びダイオードＤａ２で正側，負側直列回路を夫々構成し、コンデンサＣ１，Ｃ２を正側，負側直列回路に夫々並列に接続し、スイッチＳａ１，Ｓａ２によりゲート駆動用電源３とコンデンサＣ１，Ｃ２の間の接続形態を切替える。スイッチＳ１及びＳ２の共通接続点とＦＥＴ１のゲートとの間に抵抗素子Ｒｇを接続し、前記ゲートとゲート駆動用電源３の正側端子との間にスイッチＳ３を配置する。通電制御回路４は、スイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ３を制御してコンデンサＣ１，Ｃ２を充電する経路，ＦＥＴ１のゲートを充電する経路，ゲートの電位が電圧ＶＧを超えようとする際にゲート駆動用電源３に還流電流を流す経路と、ＦＥＴ１のゲートを放電する経路を形成する。 （もっと読む）

【課題】電源電圧検出レベルが温度変化による影響を受けることがなく，小規模で動作効率の高い電源電圧検出回路を提供する。
【解決手段】本発明の実施形態にかかる電源電圧検出回路は，補償回路と信号回路の信号出力をオンオフ制御するスイッチング素子を具備する。この補償回路は，入力電圧端子で接続された第１抵抗と第２抵抗と，コレクタが第１抵抗の他方と接続され，エミッタが接地され，ベースがコレクタと接続される第１トランジスタと，コレクタが第２抵抗の他方と接続され，ベースが第１トランジスタのベースと接続され，エミッタが第３抵抗の一方と接続され，このエミッタの面積が第１トランジスタのエミッタに対し所定の比率を持つ第２トランジスタと，一方が第２トランジスタのエミッタと接続され，他方が接地し，スイッチング素子が切換る条件での第１抵抗と第２抵抗の電圧降下が適当な正の温度係数を持つ抵抗値に設定された第３抵抗とを具備する。 （もっと読む）

【課題】本発明は、パワーオンした瞬間に生じる雑音を除去することができる静音制御回路及び該静音制御回路を有する電子装置を提供することを目的とする。
【解決手段】本発明に係る電子装置は、処理ユニット、静音制御回路、オーディオアンプ及びオーディオ出力インターフェースユニットを備え、前記オーディオアンプは、前記電子装置が生成するオーディオ信号を増幅し、且つ増幅されたオーディオ信号を前記オーディオ出力インターフェースユニットに出力し、前記処理ユニットは、静音制御信号を出力し、前記静音制御回路は、前記静音制御信号によって前記オーディオアンプを制御して静音状態と再生状態との間で切替させるメイン回路と、前記電子装置にパワーオンした瞬間、前記オーディオアンプの出力を接地により釈放させて、前記オーディオアンプと前記オーディオ出力インターフェースユニットとの間の通信を切る補助回路と、を備える。 （もっと読む）

【課題】 ２つのパルス信号を増幅して合成するときの出力波形の乱れを低減することが可能な電力合成回路を提供する。
【解決手段】 入力端子11〜13と、第１の入力端子に接続される第１の増幅器15と、第２の入力端子12に接続される第２の増幅器16と、ソース端子およびドレイン端子の一方ならびにゲート端子が第１の増幅器15に接続される第１のトランジスタ17と、ソース端子およびドレイン端子の一方ならびにゲート端子が第２の増幅器16に接続される第２のトランジスタ18と、第１および第２のトランジスタ17，18におけるソース端子およびドレイン端子の他方がソース端子およびドレイン端子の一方に接続されるとともに、第３の入力端子13がゲート端子に接続される第３のトランジスタ19と、第３のトランジスタ19におけるソース端子およびドレイン端子の他方が接続される出力端子14とを備える電力合成回路とする。 （もっと読む）

【課題】出力回路の出力バッファに備えるＭＯＳトランジスタの閾値電圧がばらついても、このＭＯＳトランジスタのｏｆｆ動作時における出力信号のスルーレートのばらつきを抑制する。
【解決手段】出力回路は、出力バッファ８のＮＭＯＳトランジスタ１５と、このトランジスタ１５をｏｎ動作させるためのトランジスタｏｎ動作駆動回路５１と、このトランジスタ１５をｏｆｆ動作させるためのＳＷ機能付電流源５２と、前記トランジスタｏｎ動作駆動回路５１と前記ＳＷ機能付電流源５２との各々を制御する駆動制御回路５０とにより構成される。前記ＳＷ機能付電流源５２の電流は、前記出力バッファ８のＮＭＯＳトランジスタ１５のゲート電圧が閾値電圧Ｖｔｈのばらつき範囲内でばらついても、一定の電流値でゲート端子の電荷を引き抜く。 （もっと読む）

【課題】保護回路において、所望の遅延時間を実現する。また、遅延回路の小型化を図り、消費電力を低減させる。
【解決手段】遅延回路１００は、第１のインバータ１０１〜第３のインバータ１０３、第４のｐチャネルＭＯＳＦＥＴ７、第４のｎチャネルＭＯＳＦＥＴ８、遅延抵抗１２１およびキャパシタ１２２で構成されている。遅延抵抗１２１は、第１のインバータ１０１の出力端子と第２のインバータ１０２の入力端子の間に接続されている。第４のｎチャネルＭＯＳＦＥＴ８のゲート端子は、遅延抵抗１２１と第２のインバータ１０２の入力端子の間のノード１１３に接続されている。第４のｎチャネルＭＯＳＦＥＴ８のゲート端子とドレイン端子の間には、キャパシタ１２２が接続されている。第４のｎチャネルＭＯＳＦＥＴ８の帰還容量を用いることで、キャパシタ１２２の容量を、キャパシタ１２２の物理的な静電容量よりも擬似的に大きくする。 （もっと読む）

【課題】出力段にＦＥＴを備えたオープンドレインのシーケンサＩＣのプルアップ抵抗の抵抗値を大きくしても、電源ユニットを確実に動作させることができる電源シーケンス回路を提供する。
【解決手段】起動信号ＥＮがハイレベルになったとき、タイミング発生回路１２が順次遅延パルスｔｐ１、ｔｐ２、ｔｐ３を発生し、シーケンス制御回路１３がＦＥＴ１４、１５、１６を順次オフにする。これにより、ＤＣ／ＤＣコンバータ２、３が順次駆動される。次に、ＦＥＴ１６がオフし、アンド回路５の出力端子がハイレベルとなった場合、ＤＣ／ＤＣコンバータ４が駆動されるとともに、デジトラ６、出力ＦＥＴ７がオンし、電源電圧の＋１２Ｖがそのまま出力される。 （もっと読む）

【課題】ゲート端子の入力容量の充放電に伴うスイッチングの遅れを防止して電力用半導体スイッチング素子を高速にスイッチングする。
【解決手段】ＩＧＢＴ１がオフしているときに第１の充放電コンデンサＣ１を充電し、ＩＧＢＴ１がオフからオンにスイッチングするときに、正端子Ｐを介した電源電圧と第１の充放電コンデンサＣ１の充電電圧とを直列に合成した順方向の高電圧によりＩＧＢＴ１のゲート端子１ｇの入力容量Ｃｉを瞬時に初期充電して迅速にオンする。また、ＩＧＢＴ１がオフしているときに第２の充放電コンデンサＣ２を充電し、ＩＧＢＴ１がオンからオフにスイッチングするときに、負端子Ｎを介した電源電圧と第２の充放電コンデンサＣ２の充電電圧とを直列に合成した逆方向の高電圧により入力容量Ｃｉを瞬時に初期放電して迅速にオフする。 （もっと読む）

【課題】従来の半導体装置は、負荷のインダクタンス成分等による出力トランジスタの電位差変動を制御できないという問題があった。
【解決手段】本発明にかかる半導体装置は、ゲートに印加される制御電圧に応じて負荷への電源供給が制御される出力トランジスタＴ１と、Ｔ１のゲート−ドレイン間に接続され、Ｔ１のソース−ドレイン間の電位差に応じて導通状態が制御される電圧制御回路ＳＢと、ＳＢの導通状態に基づいて電圧制御検出信号を出力する電圧制御検出回路ＳＤと、Ｔ１のゲートとソースとの間に接続され、電圧制御検出信号に応じてオンオフが制御されるトランジスタＴ４と、Ｔ４に直列に接続され、Ｔ１の温度状況に応じてオンオフが制御されるトランジスタＴ５と、Ｔ４及びＴ５に並列に接続されたトランジスタＴ３と、を備える。このような回路構成により、Ｔ１の電位差変動を制御することが可能である。 （もっと読む）

【課題】複数の誘導性負荷をＰＷＭ制御で駆動する場合の電流リップルの発生を、より柔軟な形態で抑制可能とする負荷駆動装置を提供する。
【解決手段】モータ制御装置１に、同期信号が外部より入力される同期信号入力端子ＩＮと、同期信号を外部に出力する同期信号出力端子ＯＵＴとを備え、制御ロジック５は、ＦＥＴ３にＰＷＭ信号を出力する場合、入力端子ＩＮを介して同期信号が入力されない場合は、他の装置１におけるＰＷＭ信号のスイッチング期間（ターンオン，ターンオフ期間）に、自身のスイッチング期間との重複を回避させるための同期信号を出力端子ＯＵＴより出力する。また、入力端子ＩＮを介して外部より同期信号が入力された場合は、その同期信号に基づいて自身のＦＥＴ３に出力するＰＷＭ信号を生成する。 （もっと読む）

【課題】パワースイッチング素子Ｓを流れる電流が規定値以上となることで、この電流を制限すべくパワースイッチング素子Ｓのゲートに印加される電圧をツェナーダイオード５８のブレークダウン電圧程度に規制するに際し、ツェナーダイオード５８に過度の電流が流れるおそれがあること。
【解決手段】パワースイッチング素子Ｓを流れる電流が規定値以上となることで、コンパレータ５４からフェール信号ＦＬが出力される。パワースイッチング素子Ｓをオンすべくそのゲートに正の電荷を供給するための電源２６とゲートとの間のスイッチング素子２４ａ，２４ｂのうち、スイッチング素子２４ｂは、フェール信号ＦＬの出力時には、強制的にオフされる。 （もっと読む）

【課題】トランジスタに逆バイアスが生じることを防止することができる高周波スイッチ回路を提供する。
【解決手段】本発明の高周波スイッチ回路１は、第１および第２のベース接地回路１１、２１、エミッタ接地回路３１、第１および第２のベース用スイッチ素子４１、４２、第１および第２の短絡用スイッチ素子５１、５２を備える。４つのスイッチ素子については、第１および第２のベース用スイッチ素子４１、４２のオン・オフ状態を互いに異ならせ、第１のベース用スイッチ素子４１および第２の短絡用スイッチ素子５２のオン・オフ状態を同一状態にし、かつ、第２のベース用スイッチ４２素子および第１の短絡用スイッチ素子５１のオン・オフ状態を同一状態にする。 （もっと読む）

【課題】二種類のスイッチを混在して使用する場合において、容易な構成でプリント基板の共通化を図ることができる入力判定装置を提供する。
【解決手段】単一のプリント基板１０に、判定部４０を有する同一構成の入力回路３０が複数形成されている。プリント基板１０の外部にはグランド接地型のスイッチＳＷ１と電位接続型のスイッチＳＷ２，ＳＷ３が配置され、スイッチＳＷ１は入力回路３０のスイッチ接続端子５３に接続されているとともに当該入力回路３０の電位設定端子５２が外部ケーブル６０により電源端子１１に接続されている。スイッチＳＷ２，ＳＷ３は他の入力回路３０のスイッチ接続端子５３に接続されている。 （もっと読む）

【課題】外部端子がオープン又は接地電圧Ｖｓｓに接続されてしまった場合でも、回路の発熱を防止でき、電流供給先である負荷回路の不具合の発生を防止することができる半導体装置を得る。
【解決手段】外部端子Ｔ１と抵抗Ｒ１との接続が遮断された場合、抵抗Ｒ１と接地電圧Ｖｓｓとの接続が遮断された場合、又は外部端子Ｔ１が接地電圧Ｖｓｓにショートした場合は、端子電圧検出回路３は、ローレベルの信号を出力してＰＭＯＳトランジスタＭ１１をオンさせ、発振回路４に対して発振を停止させて出力端からハイレベルの信号を出力させるようにした。 （もっと読む）

【課題】スイッチング素子のオン時間が短い低負荷印加電圧時において負荷電流を検出できるようにする。
【解決手段】ＰＷＭ回路６から駆動信号を入力し、スイッチング素子１０がオンされてからマスク時間の経過時にスイッチング素子１０がオンしている状態となるように、一定時間ごとに駆動信号のデューティー比を変えて駆動回路９に入力することで、マスク時間の経過時にスイッチング素子１０を強制的にオンさせた状態で過電流保護回路８に負荷１３に過電流が流れているか否かを判定できるようにする電流モニタ専用パルス回路７を設ける。 （もっと読む）

【課題】負荷に対する電力供給の駆動動作が駆動信号に追従するとともに、電源電圧の低下に対応することができる負荷駆動回路を提供する。
【解決手段】負荷駆動回路は、電流制限抵抗を介して負荷に接続されるとともに、定電圧電源に接続される第１の駆動回路と、第１の駆動回路と並列に負荷に接続されるとともに、定電圧電源に接続される第２の駆動回路と、電流制限抵抗の電流値を検出する抵抗電流値検出回路と、駆動信号が入力されると第１の駆動回路を制御して負荷に対して定電圧電源から電力を供給し、定電圧電源の電圧を検出して電圧が所定の値を下回り、抵抗電流値検出回路において検出される電流値が所定の値を超えないとき、第２の駆動回路を制御して負荷に対して定電圧電源から電力を供給する制御部とを有する。 （もっと読む）

【課題】電源投入時に流れる突入電流を削減すること。
【解決手段】商用電源２から電気機器３に電力を供給する電源装置１において、ＯＮ／ＯＦＦスイッチ２２をＯＮするとタイミング制御回路７で制御された無接点リレー６Ａが交流波形の立ち下がりのゼロクロス点で交流電源電圧の供給を開始し、かつ、ＯＮ／ＯＦＦスイッチ２２をＯＦＦするとタイミング制御回路７Ａで制御された無接点リレー６Ａが交流波形の立ち下がりのゼロクロス点で交流電源電圧の供給を終了するようにした。 （もっと読む）

【課題】 バイポーラ動作しない電源切換回路を提供する。
【解決手段】 デプレッション型（Ｄ型）ＮＭＯＳ１５〜１６はＮＭＯＳであるので、Ｄ型ＮＭＯＳ１５〜１６のソース電圧が電源電圧ＶＰＰ１になっても、Ｄ型ＮＭＯＳ１５〜１６はバイポーラ動作しない。Ｄ型ＮＭＯＳ１６はＮＭＯＳであるので、Ｄ型ＮＭＯＳ１６のソース電圧が電源電圧ＶＰＰ２になっても、Ｄ型ＮＭＯＳ１６はバイポーラ動作しない。エンハンスメント型（Ｅ型）ＰＭＯＳ１４のゲート電圧及びソース電圧が電源電圧ＶＰＰ１になってドレイン電圧が電源電圧ＶＰＰ２になっても、Ｅ型ＰＭＯＳ１４のゲート電圧及びソース電圧はドレイン電圧よりも高いので、Ｅ型ＰＭＯＳ１４はバイポーラ動作しない。 （もっと読む）

【課題】より確実にソレノイドに目標電流を流すことが可能な電流制御回路を提供することを目的とする。
【解決手段】ソレノイド４２の低電位側に接続されるＭＯＳＦＥＴ４３と、ＭＯＳＦＥＴ４３とグランドとの間に設けられる抵抗４７と、ソレノイド４２に流れる実電流Ｉ１が目標電流Ｉに近づくようにＭＯＳＦＥＴ４３の動作を制御する制御信号ｆの平均デューティを算出すると共に、目標電流Ｉ２の平均値及び目標電流Ｉ２の振幅値に基づいて平均デューティのオン期間における振幅デューティＡと平均デューティのオフ期間における振幅デューティＢを算出して制御信号ｆを生成するＣＰＵ２とを備えて電流制御回路１を構成し、ＣＰＵ２により制御信号ｆの各デューティをソレノイド４２に流れる電流の１周期以内に複数回算出させる。 （もっと読む）

【課題】スイッチ回路を用いた変調器では、このスイッチ回路後段の容量成分により変調波形振幅の変動を引き起こしていた。変調波形の振幅情報が重要な場合に、この振幅変動はノイズとして情報検出を阻害する大きな要因である。
【解決手段】本発明の変調回路は、スイッチ回路と加減算回路との間にフローティング抑制バッファ回路を設け、スイッチ回路の導通時に加減算回路の電流が前段回路に影響を与えるのを防ぎ、スイッチ回路の遮断時に加減算回路の入力電圧を定電圧にできる。スイッチ回路が遮断された側の加減算回路の入力電圧を定電圧にできるため、不要な直流電圧成分が加算されることのない正常な変調波形を出力できるようになり、波高値の変動を防ぐことができる。 （もっと読む）