【課題】出力波形に付加される遅延の増大を抑制することが可能な出力回路を提供すること。
【解決手段】本発明にかかる出力回路は、高電位側電源端子と外部出力端子Ｖｏｕｔとの間に設けられ、電源電圧ＶＤＤ〜接地電圧ＶＳＳ間の電圧範囲を振幅する一対の増幅信号の一方に基づいてソース−ドレイン間に流れる電流が制御される出力トランジスタＭＰ１１と、低電位側電源端子と外部出力端子Ｖｏｕｔとの間に設けられ、一対の増幅信号の他方に基づいてソース−ドレイン間に流れる電流が制御される出力トランジスタＭＮ１１と、電源電圧ＶＤＤより低く接地電圧ＶＳＳより高い中間電圧ＶＭＬが供給されている低電位側電源端子と、出力トランジスタＭＰ１１のゲートと、の間に設けられ、出力トランジスタＭＰ１１のゲート電圧と中間電圧ＶＭＬとの電圧差に基づいて出力トランジスタＭＰ１１のゲートをクランプするクランプ用トランジスタＭＰ１２と、を備える。 （もっと読む）

【課題】ＦＥＴのゲートドライブ回路に正負の電源を必要とせず、簡単な受動素子のみの回路で、ゲート電位に正極／負極電位を印加しＦＥＴの高速スイッチングドライブを可能とする。
【解決手段】電流路が導通する電位を超える電位１を、電流路の一端を基準電位として、制御端に容量素子を介して断続的に印加されるべく構成され、電位１が印加されたとき、電位１が前記定電圧素子１に対して、電流路が導通に要す定電圧素子１の有する降伏電圧１を発生すべく、かつ電位１が定電圧素子２に対して順方向に、電位１が印加された後、電位１が低下されたとき、電位１により容量素子に充電された電位２が電流路の一端を基準電位とし定電圧素子２に対して、電位１と逆極性の、定電圧素子２の有する降伏電圧２を発生すべく、かつ電位２が定電圧素子１に対して順方向に、定電圧素子１と定電圧素子２の直列接続回路を、制御端と電流路の一端との間に介在させた。 （もっと読む）

【課題】半導体スイッチを小さい負担で駆動できるとともに、半導体スイッチに十分なゲート電流を流すことができ、しかも、ゲート配線のインピーダンスによる障害を回避できる半導体モジュール。
【解決手段】ゲートに印加される電圧に応じてオンオフする半導体スイッチＱ１と、半導体スイッチのソース電位に対して正極性を有する正極コンデンサ１１０と、半導体スイッチのソース電位に対して負極性を有する負極コンデンサ１１１と、正極コンデンサを充電する機能を有し、半導体スイッチをターンオンさせる場合は正極コンデンサからの電流を半導体スイッチのゲートに流すターンオン制御部１１２と、負極コンデンサを充電する機能を有し、半導体スイッチをターンオフさせる場合は負極コンデンサからの電流を半導体スイッチのゲートに流すターンオフ制御部１１３を備える。 （もっと読む）

【課題】半導体スイッチの低周波数領域での歪み特性を改善する。
【解決手段】制御ポートＰ３には、制御電圧Ｖ_Ｃが入力される。伝送路１０は、入力ポートＰ１と出力ポートＰ２の間を接続する。シャントスイッチ２０は、伝送路１０と接地端子の間に設けられる。シャントスイッチ２０は、そのドレイン、ソースの一方が伝送路１０と接続され、そのドレイン、ソースの他方が接地端子に接続されるＦＥＴ２２を備える。第１抵抗Ｒ１は、ＦＥＴ２２のゲートと制御ポートＰ３の間に設けられる。第２抵抗Ｒ２は、ＦＥＴ２２のゲートと伝送路１０の間に設けられる。 （もっと読む）

【課題】ターンオン時のスイッチング特性が変動せず、電力損失を発生せずにスイッチング素子を安定してターンオンさせることができるゲートドライブ回路。
【解決手段】ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体かなるスイッチグ素子Ｑ１のゲートに制御回路からの制御信号を印加することによりスイッチング素子をオンオフ駆動させるゲートドライブ回路であって、制御回路とスイッチング素子のゲートとの間に接続され、第1のコンデンサＣ１と第1の抵抗Ｒ１とからなる並列回路と、スイッチング素子のゲートとソースとの間に接続され、制御信号のオフ信号に対して遅延させてゲートとソースとの間を短絡する短絡手段Ｓ４とを備える。 （もっと読む）

【課題】 ゲート−ボディ間の電圧がＭＯＳＦＥＴの耐圧以下とすることが可能な高い信頼性を有する高周波スイッチ回路を実現する。
【解決手段】 ＭＯＳＦＥＴと、前記ＭＯＳＦＥＴのゲート及びボディの電位を制御可能な制御回路を備えた高周波スイッチ回路であって、
前記制御回路はタイミング制御回路を備え、
前記タイミング制御回路は、前記高周波信号経路が接続状態から非接続状態に切り替わる時は、前記ＭＯＳＦＥＴのゲートの電位を切り替えた後にボディの電位を切り替えることが可能であり、かつ、非接続状態から接続状態に切り替わる時は、前記ＭＯＳＦＥＴのボディの電位を切り替えた後にゲートの電位を切り替えることが可能であることを特徴とする。 （もっと読む）

【課題】本発明の課題は、電力変換装置における温度検出素子の時間変化率を検出し、温度上昇の事前予測によりフェールセーフをかけることで、発熱半導体素子の発熱抑制とモジュールケースの冷却構造最適化を実現することである。
【解決手段】上記課題を解決するために、前記半導体素子のモジュールケースまたは素子自体の温度の時間変化率を検出する検出手段と、素子のゲート抵抗値を可変にする抵抗可変回路とを設け、前記検出温度の時間変化率が所定の設定値以上になったと判断されたときは、ゲート抵抗値を前記抵抗可変回路により低減することを特徴とする電力変換装置を提供する。 （もっと読む）

【課題】 簡便な回路構成で、高速に動作するゲート駆動回路を提供することである。
【解決手段】 パワー半導体素子のゲート端子に正電圧を印加するためのＮＰＮトランジスタと、パワー半導体素子のゲート端子に負電圧を印加するためのＰＮＰトランジスタと、ＮＰＮトランジスタと、ＰＮＰトランジスタとに直列に接続された遮断用抵抗器と、遮断用抵抗器に、正極がパワー半導体素子のゲート端子側となるように並列に接続された遮断用抵抗器切換え半導体スイッチとを備えたゲート駆動回路である。 （もっと読む）

【課題】半導体スイッチの寄生容量の充放電時間を短縮する回路を提供する。
【解決手段】スイッチング回路１０の入力端子２１と出力端子２２との間、入力端子２１と共通端子２３との間及び出力端子２２と共通端子２３との間の少なくとも一つに接続される容量抑制素子部５０を備え、容量抑制素子部５０は、容量抑制素子部が接続される半導体スイッチ素子２０の端子間の寄生容量を、パルス状信号のクロック周波数のＮ倍（Ｎは１以上の整数）の周波数において、容量抑制素子部が接続されていない場合より低減する。 （もっと読む）

【課題】半導体スイッチの寄生容量の充放電時間を短縮し、オーバドライブによらず速度の向上と電力効率の向上を図り得るスイッチング回路を提供する。
【解決手段】半導体スイッチ素子２０ａ、２０ｄがＯＮ（ＯＦＦ）のとき残りの半導体スイッチ素子がＯＦＦ（ＯＮ）となるように、各半導体スイッチ素子の入力端子にパルス状信号が印加される。スイッチング回路は、半導体スイッチ素子２０ｂの出力端子と半導体スイッチ素子２０ｄの入力端子の間に接続されるキャパシタンス素子６０と、半導体スイッチ素子２０ｂの入力端子と半導体スイッチ素子の出力端子２０ｄの間に接続されるキャパシタンス素子６１とを備える。キャパシタンス素子６０，６１は、半導体スイッチ素子２０ｂ、２０ｄの各々の入力端子と出力端子間の寄生容量を、半導体スイッチ素子２０ｂ、２０ｄに供給されるパルス状信号のクロック周波数のＮ倍の周波数において低減する容量を有する。 （もっと読む）

【課題】電流検出用の抵抗を使用せず、簡易回路で負荷ショートの保護が可能な電子制御装置を得る。
【解決手段】パルス発生源３と第２のスイッチング素子２１との間に接続されたコンデンサ２３を有するトリガ回路と、負荷４と第１のスイッチング素子１１との交点と第２のスイッチング素子２１のベース端子との間にダイオード２５を介して接続されるラッチ回路を有する制御回路を備え、パルス発生源が駆動信号を出力時は、トリガ回路を介し所定時間第２のスイッチング素子２１をオンし、第１のスイッチング素子１１もオンさせ、前記交点の電圧で、ラッチ回路を介し第２のスイッチング素子２１のオン状態を継続させる。駆動信号の停止時は、第１、第２のスイッチング素子は共にオフとし、負荷ショートが発生した時は、パルス発生源３の駆動信号が出力されている場合でも、交点の電圧で、ラッチ回路を介して第２のスイッチング素子２１をオフし、第１のスイッチング素子１１もオフする。 （もっと読む）

【課題】シンプルな構成で保護対象となる回路を電源電圧の変動から確実に保護することができる保護回路を提供する。
【解決手段】エミッタに電源ライン１が接続され、コレクタに前記電源ライン１の電圧を電源電圧として動作する回路を含む需要回路２が接続されるＰＮＰトランジスタＴｒと、前記電源ライン１の電圧が基準電圧よりも小さいときはロウレベルの電圧を前記ＰＮＰトランジスタＴｒのベースに印加し、前記電源ライン１の電圧が基準電圧よりも大きいときはハイレベルの電圧を前記ＰＮＰトランジスタＴｒのベースに印加する比較器３とを含む保護回路を構成する。 （もっと読む）

【課題】端子の電源ショート時にも電圧駆動素子およびシャント抵抗を保護する。
【解決手段】一端が端子Ｔ１に接続され、他端がシャント抵抗Ｒｓを介して接地された電圧駆動素子１０と、シャント抵抗Ｒｓの電圧を検出する検出回路２０と、検出回路２０からの電圧検出信号で電圧駆動素子１０をＯＮ／ＯＦＦ制御する駆動回路３０とを備える電源ショート保護回路において、電圧駆動素子１０と並列にシャント抵抗Ｒｓに比べて大きな抵抗値の抵抗素子Ｒ１を接続することにより、電圧駆動素子１０のＯＦＦ時にもシャント抵抗Ｒｓに電流を流して電圧を検出回路２０で検出し、端子Ｔ１が電源ショートしているときには電圧駆動素子１０をＯＮさせないように駆動回路３０を制御する。 （もっと読む）

【課題】 過電圧を抑制しながら、小型化、低コスト化を達成することができる電圧駆動型半導体スイッチング素子の駆動方法を提供する。
【解決手段】 オン状態またはオフ状態のＩＧＢＴ３のゲート３ｇに、それぞれ所定のオフ用電圧値Ｖｏｆｆまたはオン用電圧値Ｖｏｎをゲート回路７から入力することによってオン、オフ制御を行うようにしたＩＧＢＴ３の駆動方法で、一方の状態から他方の状態へ切り替える時、ゲート回路７からゲート３ｇに、先ず、オン用電圧値Ｖｏｎまたはオフ用電圧値Ｖｏｆｆの一方の電圧値からオン用電圧値Ｖｏｎとオフ用電圧値Ｖｏｆｆの間の所定中間電圧値まで所定の時間をかけて漸次変化するよう電圧値を入力し、その後、他方の電圧値を入力することによりオン、オフ制御を行う。 （もっと読む）

【課題】オン抵抗Ｒonが小さい場合でも、比較器ＣＭＰ１０１のオフセット電圧Ｖoffの影響を低減して高精度な過電流検出が可能な過電流検出装置を提供する。
【解決手段】
スイッチング用のＦＥＴ（Ｔ１）のソースに接続された銅箔パターン４の所定点Ｐ２と、該ＦＥＴ（Ｔ１）のドレインＰ１との間の電圧（Ｖ１−Ｖ２）を過電流判定電圧として、比較器ＣＭＰ１の入力端子に供給し、基準電圧Ｖ３と比較する。この際、銅箔パターン４が有する抵抗Ｒｐによる電圧降下分が存在するので、電圧（Ｖ１−Ｖ２）はＦＥＴ（Ｔ１）の端子間電圧ＶDSよりも大きくなり、結果として、比較器ＣＭＰ１が有するオフセット電圧Ｖoffによる影響を低減することができる。 （もっと読む）

【課題】パッケージサイズの縮小化を妨げることがなく、しかも低電圧・低消費電力系の素子と一体的に形成することが可能な程度に低電圧・低消費電力の可動素子、ならびにその可動素子を内蔵する半導体デバイス、モジュールおよび電子機器を提供する。
【解決手段】半導体基板１０上に、信号を伝送するための信号線路１１と、信号線路を機械的に継断するための継断部１２と、継断部１２を切り替えるための切替部１３と、継断部１２の切り替え後の状態を保持するための保持部１４とを備える。継断部１２および保持部１４は互いに対向配置された一組の固定子１２Ａ，１４Ａおよび可動子１２Ｂ，１４Ｂを、切替部１３は保持部１４の可動子１４Ｂと対向配置された可動子１３Ｂをそれぞれ有する。切替部１３の可動子１３Ｂおよび保持部１４の可動子１４Ｂの少なくとも一方が、弾性部１５を介して継断部１２の可動子１２Ｂと接続されている。 （もっと読む）