【課題】 信頼性が高く、且つ、ゲート駆動ユニットの過電流時にも他のゲート駆動ユニットに影響を与えることなく実質的に切り離し可能な半導体電力変換装置の駆動回路を提供する。
【解決手段】 高周波入力電力を絶縁トランス２１を介して直流に変換するコンバータ部２２と、このコンバータ部２２の出力に設けられた過電流抑制回路２３と、この過電流抑制回路２３の出力を平滑するコンデンサ２５と、前記過電流抑制回路２２の出力を電源として半導体電力変換装置の１アームの電力用半導体素子１１を駆動するためのゲート電圧駆動回路２４とを備え、前記過電流抑制回路２３は、過電流保護素子２３１の正抵抗サーミスタ特性を用いてその出力電流が所定値以下となるように構成する。 （もっと読む）

【課題】 温度変化に対して消費電力の増加や駆動マージンの低下が少ないプラズマディスプレイ装置の実現。
【解決手段】 入力信号IN1を遅延させ、その遅延量を変化させる遅延時間調整回路61と、遅延時間調整回路の出力信号を所定の電圧と比較する比較回路62と、比較回路の出力信号を出力基準電圧を基準とした信号へシフトするハイレベルシフト回路63と、ハイレベルシフト回路の出力信号を増幅して半導体素子を駆動する信号を出力する出力増幅回路64とが１チップ上に形成されたＩＣ60でＰＤＰ装置のサステイン回路を構成する。 （もっと読む）

【課題】 アイソレーション確保用のシャントＦＥＴを有する場合でも、シャントＦＥＴ用の制御信号入力端子を増加させずに駆動し、しかもチップサイズを小型化する。
【解決手段】 ショットキー接合よりなるダイオードＤ１〜Ｄ６を用い、制御信号入力端子ＣＴＬ１〜ＣＴＬ３の電圧の高い方を選択することのできるダイオードロジック回路ＯＲ１をスイッチ用およびアイソレーション確保用のＭＥＳＦＥＴ段ＦＥＴ１〜ＦＥＴ６を形成した化合物半導体基板に一体的に形成する。そして、複数の制御電圧入力端子ＣＴＬ１〜ＣＴＬ３の電圧でスイッチ用のＭＥＳＦＥＴ段ＦＥＴ１〜ＦＥＴ３を制御し、ダイオードロジック回路から出力されるＯＲ電圧によりアイソレーション確保用のＭＥＳＦＥＴ段ＦＥＴ４〜ＦＥＴ６を制御する。さらに、このダイオードロジック回路ＯＲ１をＦＥＴの中間接続点に接続することで、電源端子を追加せずに、ＦＥＴの中間接続点の電位を固定する。 （もっと読む）

【課題】外部トリガが入力されてから、負荷Ｌにかかる電圧の振幅が変化し始めるまでの遅れ時間を削減する。
【解決手段】
ＭＯＳトランジスタ３２，３３により構成されるプッシュプル出力段を有し、ＭＯＳトランジスタ３２，３３を駆動する増幅器３４と、増幅器３４への入力信号を電圧制限する制限レベル制御回路２と、制限レベル制御回路２の入力信号を生成する積分器１と、積分器１から生成された信号を外部トリガにより開始させたとき、設定した一定電圧幅に制限する電圧制限回路４からなり、外部トリガが入力されたとき、積分器１の出力を電圧制限回路４で、負荷Ｌにかかる電圧が変化し始める値まで電圧制限することにより、外部トリガが入力されてから、負荷Ｌにかかる電圧の振幅が小さくなり始めるまでの時間差を削減する。 （もっと読む）

【課題】チャージポンプ回路の効率を向上させるとともに、チャージポンプ回路の全体のパターン面積を小さくする。
【解決手段】第１及び第２の電荷転送用ＭＯＳトランジスタＭ１（Ｎ），Ｍ２（Ｎ）の両方をＮチャネル型で構成する。第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）をスイッチング動作させるために、さらにもう一段のポンピングパケットを追加したものである。そして、第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）がオンするときのＶＧＳ（ゲートソース間電圧）を２ＶＤＤにして、低いオン抵抗を得るために、ポンピングパケットを駆動する第２のクロックドライバーＣＤ２の電源としてチャージポンプ回路の出力電圧Ｂ（２ＶＤＤ）を用いた。 （もっと読む）

【課題】出力ドライバ回路における出力レベルの変動に伴って生じる電源線の電位の変動を抑える。
【解決手段】実装配線により外部電源に接続された電源線aと、外部へ信号を出力する出力線xと、該電源線aと該出力線xにそれぞれドレインとソースが接続され、ゲートにはスイッチ12を介して信号が入力される出力トランジスタＱ1と、該電源線aの電位の変動を検出する検出器13を備え、該検出器13の出力により該スイッチ12の開閉を制御する。 （もっと読む）

【課題】チャージポンプ回路の効率を向上させるとともに、チャージポンプ回路の全体のパターン面積を小さくする。
【解決手段】第１及び第２の電荷転送用ＭＯＳトランジスタＭ１（Ｎ），Ｍ２（Ｎ）の両方をＮチャネル型で構成する。第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）をスイッチング動作させるために、さらにもう一段のポンピングパケットを追加したものである。そして、第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）がオンするときのＶＧＳ（ゲートソース間電圧）を２ＶＤＤにして、低いオン抵抗を得るために、ポンピングパケットを駆動する第２のクロックドライバーＣＤ２の電源としてチャージポンプ回路の出力電圧Ｂ（２ＶＤＤ）を用いた。 （もっと読む）

集積回路の静的リークを最小化するため、チャージポンプは、前記集積回路の論理ゲートと縦続接続された「スリープ」トランジスターに印加されるべき負電圧を生成する。適応型リーク制御部は、負電圧を調整し静的リークを最小化するかどうかを連続的又は周期的に決定する。負電圧調整器は、負電圧を当該決定に従い調整する。いくつかの実施例は、前記スリープトランジスターの１つ以上のパラメーターを監視することにより、負電圧を調整するかどうかを決定する。いくつかの実施例は、エミュレートされたスリープトランジスターの１つ以上のパラメーターを監視することにより、負電圧を調整するかどうかを決定する。
（もっと読む）

【課題】 半導体装置の電源電圧の変換効率を向上させる。
【解決手段】 ハイサイドスイッチ用のパワーＭＯＳ・ＦＥＴとローサイドスイッチ用のパワーＭＯＳ・ＦＥＴとが直列に接続された回路を有する非絶縁型ＤＣ−ＤＣコンバータにおいて、ローサイドスイッチ用のパワーＭＯＳ・ＦＥＴと、そのローサイドスイッチ用のパワーＭＯＳ・ＦＥＴに並列に接続されるショットキーバリアダイオードＤ１とを同一の半導体チップ５ｂ内に形成した。ショットキーバリアダイオードＤ１の形成領域ＳＤＲを半導体チップ５ｂの短方向の中央に配置し、その両側にローサイドのパワーＭＯＳ・ＦＥＴの形成領域を配置した。また、半導体チップ５ｂの主面の両長辺近傍のゲートフィンガ６ａから中央のショットキーバリアダイオードＤ１の形成領域ＳＤＲに向かって、その形成領域ＳＤＲを挟み込むように複数本のゲートフィンガ６ｂを延在配置した。 （もっと読む）

【課題】チャージポンプ回路の出力電圧をＰＷＭ方式のフィードバック制御により安定に制御する。
【解決手段】直列に接続された第１及び第２の電荷転送用ＭＯＳトランジスタＭ１，Ｍ２と、第１及び第２の電荷転送用ＭＯＳトランジスタＭ１，Ｍ２の接続点に第１の端子が接続されたコンデンサＣ１と、クロックＣＬＫに応じたランプ電圧を発生する積分回路２１と、前記ランプ電圧と第２の電荷転送用ＭＯＳトランジスタＭ２からの出力電圧Ｖｏｕｔに応じた電圧とを比較する比較器１５と、前記クロックＣＬＫを１／２分周する分周器２２と、前記分周器２２の分周出力に応じて前記比較器１５の出力をマスクするナンド回路１６と、を備え、前記ナンド回路１６の出力を前記コンデンサＣ１の第２の端子に印加する。 （もっと読む）

【課題】 定電流回路におけるスタートアップ回路において、広温度範囲で動作するスタートアップ回路を実現する。
【解決手段】 電源とＰＭＯＳトランジスタ１０５のソース間にコンデンサ１０２を設ける事で、電流パスを直流的に完全切断する構成とし、高温時のＰＭＯＳトランジスタ１０５のリークによる、定電流回路の定電流値ずれを防止する。 （もっと読む）

【課題】 Ｄ級増幅器において、相補対称形のトランジスタペアを適切なバイアスの駆動信号で駆動すると共に、トランジスタペアに流入する過電流を検出する。
【解決手段】 所定電圧の電源電圧+VLと入力信号Paとの差分を差動増幅器103aによって演算し、プルアップ機能を発揮する抵抗R2aによって電源電圧+VH側にレベルシフトした差分信号Psaを生成して増幅器104aで増幅することにより、トランジスタFETaのバイアスに合わせた駆動信号Pgaを生成する。また、同様にして駆動信号Pgbを生成する。カレントミラー回路101a,101bによって、トランジスタFETaと電源電圧+VH間に接続された抵抗RLaの両端に生じる降下電圧VRLaと、トランジスタFETbと電源電圧-VH間に接続された抵抗RLbの両端に生じる降下電圧VRLbを検出し、降下電圧VRLa,VRLbに応じた電流Ia,Ibを発生することにより、過電流の発生の有無を検出する。 （もっと読む）

【課題】チャージポンプ回路の効率を向上させるとともに、チャージポンプ回路の全体のパターン面積を小さくする。
【解決手段】第１及び第２の電荷転送用ＭＯＳトランジスタＭ１（Ｎ），Ｍ２（Ｎ）の両方をＮチャネル型で構成する。第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）をスイッチング動作させるために、もう一段のポンピングパケットを追加した。第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）がオンするときのＶＧＳ（ゲートソース間電圧）を高くして、低いオン抵抗を得るために、当該ポンピングパケットを駆動する第２のクロックドライバーＣＤ２の電源として、定常動作時において、出力電圧Ｂ（２ＶＤＤ）を第２のダイオードＤ２を通して供給する。チャージポンプ回路の起動時には、第２のクロックドライバーＣＤ２の電源として第１のダイオードＤ１を通して入力電圧ＶＤＤを供給する。 （もっと読む）

【課題】 本発明は半導体リレー装置において、特性インピーダンスを改善することにより、その高周波特性を向上させることを目的とする。
【解決手段】 発光素子１１と、発光素子からの光を受光する受光素子１２と、受光によって生成された信号を受けて外部回路を動作させるスイッチ回路であるＭＯＳ素子１３と、ＭＯＳ素子１３と外部回路とを接続する信号配線１７ａ及び１８ａを有する半導体リレー装置１０において、信号配線１７ａ及び１８ａの特性インピーダンスを制御するグランド板を２０信号配線１７ａ及び１８ａに近接して、前記信号配線１７ａ及び１８ａと直接接続することなく配置する。 （もっと読む）

【課題】 信号の減衰を招くことなく且つ信号の差動性を保ったまま、電源の低電圧化が図られた差動型論理回路を提供する。
【解決手段】 ＭＯＳトランジスタ１１＿１１，１１＿１２からなる第１の差動増幅器１１＿１０と、ＭＯＳトランジスタ１１＿２１，１１＿２２からなる第２の差動増幅器１１＿２０のうちのいずれか一方の差動増幅器を選択する選択信号に応じて中心電位が相互にシフトした２つの相補信号である差動電圧信号Ａ，Ａｂおよび差動電圧信号Ｂ，Ｂｂを生成して、差動増幅器１１＿１０および差動増幅器１１＿２０に入力する。 （もっと読む）

【課題】 高精度で内蔵発振を行うことができる半導体集積回路を提供する。
【解決手段】 半導体集積回路は、記憶回路（６）と、記憶回路に保持された制御情報に基いて内部クロック信号（ＶＣＬＫ）を生成する発振回路（２３）と、外部クロック信号（ＲＣＬＫ）の周波数に内部クロック信号の周波数を一致させる制御情報を生成する論理回路（２）と、上記論理回路で生成された制御情報を記憶可能な電気ヒューズ回路又は溶断ヒューズ回路（６ｃｄ）を有し、上記内部クロック信号を内部回路の同期動作に用いる。プロセスばらつきにより発振回路の発振周特性（発振周波数）に誤差（不所望な変動）を生じても、水晶振動子の外付けや外部クロック信号の入力を必要とせずに、内部クロック信号周波数を目的周波数の外部クロック信号周波数に一致させることができる。 （もっと読む）

【課題】 先行技術のパワーゲーティング回路で引起こされる、パワーゲーティングのスイッチングトランジスタに印加される過剰電圧による信頼性の問題に対処するような、集積回路で使用するための簡潔なパワーゲーティング回路を提供する。
【解決手段】 パワーゲーティング回路は、ＶＣＣに結合したソースと、第１の昇圧された、または非昇圧のパワーゲーティング制御信号を受取るためのゲートと、スイッチングされた内部ＶＣＣ電圧を形成するドレインとを有するＰチャネルトランジスタを含む。Ｎチャネルトランジスタは、ＶＳＳに結合したソースと、第２の昇圧された、または非昇圧のパワーゲーティング制御信号を受取るためのゲートと、スイッチングされた内部ＶＳＳ電源を形成するドレインとを有する。パワーゲーティング回路は、スタンバイモードの間、第１および第２の内部電源電圧を中間点基準電圧に強制するための回路をさらに含む。 （もっと読む）

【課題】サステイン電圧より小さい値の電圧をスキャン電極とサステイン電極に印加して放電を保持することができるプラズマディスプレイ装置及び駆動方法を提供する。
【解決手段】スキャン電極Ｙに陽（＋）の電圧と陰（−）の電圧とを交互に印加し、スキャン電極Ｙに印加される電圧の極性と反対の電圧をサステイン電極Ｚに交互に印加する。
スキャン電極及びサステイン電極を含むプラズマディスプレイパネルと、サステイン期間に前記スキャン電極に陽（＋）の第１の電圧と陰（−）の第２の電圧が交互に印加される時毎に、前記サステイン電極に陰（−）の第４の電圧と陽（＋）の第３の電圧を交互に印加する電極駆動部とを含むプラズマディスプレイ装置。 （もっと読む）

【課題】
電源電圧の立ち上がりが緩やかであっても、パワーオンリセット信号を生成することができる半導体装置を提供すること。
【解決手段】
本発明にかかる半導体装置は、電源電圧発生回路１１と、クロック生成回路１４と、パワーオンリセット回路１７とを備え、パワーオンリセット回路１７は、クロックパルスに応答してカウント動作するカウンタ回路と、カウンタ値に基づき、リセット信号を出力する出力回路とを備えるものである。 （もっと読む）

本発明は、電子装置を駆動する駆動回路、電子装置を駆動する方法、およびそれに対応するこのような駆動回路を含む電子装置を提供する。本発明による駆動回路は、第１および第２のクロック信号をプッシュプル・モードで生成するようになされている。一実施形態では、第１および第２のクロック信号はそれぞれのドライバ・モジュールによって生成され、結合モジュールによってプッシュプル・モード結合される。さらに、本発明による駆動回路の実施形態は、電荷結合素子の内部容量とともに共振回路を構成する誘導素子を含む。共振回路の共振周波数は、クロック信号の周波数と実質的に等しく、従って、駆動回路の電力消費を効果的に低減することができる。
（もっと読む）