半導体集積回路、駆動回路及びプラズマディスプレイ装置
【課題】 温度変化に対して消費電力の増加や駆動マージンの低下が少ないプラズマディスプレイ装置の実現。
【解決手段】 入力信号IN1を遅延させ、その遅延量を変化させる遅延時間調整回路61と、遅延時間調整回路の出力信号を所定の電圧と比較する比較回路62と、比較回路の出力信号を出力基準電圧を基準とした信号へシフトするハイレベルシフト回路63と、ハイレベルシフト回路の出力信号を増幅して半導体素子を駆動する信号を出力する出力増幅回路64とが1チップ上に形成されたIC60でPDP装置のサステイン回路を構成する。
【解決手段】 入力信号IN1を遅延させ、その遅延量を変化させる遅延時間調整回路61と、遅延時間調整回路の出力信号を所定の電圧と比較する比較回路62と、比較回路の出力信号を出力基準電圧を基準とした信号へシフトするハイレベルシフト回路63と、ハイレベルシフト回路の出力信号を増幅して半導体素子を駆動する信号を出力する出力増幅回路64とが1チップ上に形成されたIC60でPDP装置のサステイン回路を構成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、プラズマディスプレイ装置のサステイン回路などに使用する半導体集積回路、駆動回路、及びそれらを使用したプラズマディスプレイ装置に関する。
【背景技術】
【0002】
プラズマディスプレイパネル(PDP)は、自己発光型であるので視認性がよく、薄型で大画面表示及び高速表示が可能であることから、CRTに替わる表示パネルとして注目されている。基本的なPDPの構成については、特許文献1などに開示されているので、ここでは詳細な説明は省略し、本発明に直接関係する点についてのみ説明する。
【0003】
PDP装置では、維持放電期間に、表示電極間に最大で200V程度の電圧を高周波数のサステインパルスとして印加する必要があり、特に、サブフィールド表示で階調表示を行うものではパルス幅は数μsである。このような高電圧で且つ高周波の信号で駆動するため、一般にPDP装置の消費電力は大きく、省電力化が要望されている。そこで、電極に印加する電圧の極性を変化させるようにサステインパルスを印加する時に、電極間に印加されている電力を回収し、回収した電力をサステインパルスの印加に利用する電力回収回路が使用される。電力回収回路では、電力の回収と印加を効率的に行うことが重要であり、高い電力回収率を実現するには、サステインパルスを最適なタイミングで印加する必要がある。
【0004】
そこで、特許文献1は、プラズマディスプレイ装置のサステイン回路の出力用半導体素子を駆動する駆動回路に位相調整回路を設けて、サステインパルスの印加タイミングを調整可能にする構成を記載している。図1は特許文献1に記載されたプラズマディスプレイ装置のサステイン回路の従来例の構成を示す図であり、図2はその動作タイミングを示す図である。この回路は、電力を回収する回収経路と蓄積した電力を印加する印加経路を分離した電力回収回路を有するサステイン回路である。なお、信号V1〜V4を発生する回路も設けられているが、ここでは省略してある。参照符号CpはPDPのX電極とY電極で形成される表示セルの駆動容量を示す。図1のサステイン回路は、ハイサイド側とローサイド側の出力用半導体素子(トランジスタ)を直列接続して駆動するハーフブリッジ回路である。出力用半導体素子(トランジスタ)31と33、駆動(ドライブ)回路32と34、第1及び第2位相調整回路51、52で構成される部分は、基本的なサステイン回路である。出力用半導体素子(トランジスタ)37と40、駆動(ドライブ)回路38と41、第3及び第4位相調整回路53、54、インダクタンス素子35と43、容量39及びダイオード36と42で構成される部分が電力回収回路である。信号V1とV2は、それぞれ第1及び第2位相調整回路51、52を介してドライブ回路32と34に入力され、そこから出力される信号VG1とVG2が出力素子(トランジスタ)31と33のゲートに印加される。ここでは、出力用半導体素子(以下、単に出力素子と称する場合がある。)としてパワーMOSFETを使用した例を示したが、パワーMOSFETの替わりにIGBTなどを使用する場合もある。
【0005】
信号V1が「高(H)」の時には出力素子31がオン(導通)し、Hレベルの信号が電極に印加される。この時、信号V2は「低(L)」で、出力素子33はオフ(遮断)状態である。信号V1がLになって出力素子31がオフすると同時に、信号V2がHになって出力素子33がオンして電極にはグランドレベルが印加される。
【0006】
電力回収回路のある場合には、図2に示すように、サステインパルスを印加する時には、信号V1がHになる前に、信号V2がLになり出力素子33がオフした後、信号V3がHになって出力素子40がオンして容量39、ダイオード42、インダクタンス43及び容量Cpで共振回路が形成され、容量39に蓄積された電力が電極に供給され、電極の電位が上昇する。この電位の上昇が終了する直前に信号V3がLになって出力素子40がオフし、更に信号V1がHになって出力素子31がオンし、電極の電位をVsに固定する。サステインパルスの印加を終了する時には、まず信号V1がLになり出力素子31がオフした後、信号V4がHになって出力素子37がオンして容量39、ダイオード36、インダクタンス35及び容量Cpで共振回路が形成され、容量Cpに蓄積された電極が容量39に供給され、容量39の電圧が上昇する。これにより、電極に印加されたサステインパルスにより容量Cpに蓄積された電力が容量39に回収される。この電極の電位の低下が終了する直前に信号V4がLになって出力素子37がオフし、更に信号V2がHになって出力素子33がオンし、電極の電位をグランドに固定する。維持放電期間の間は、サステインパルス数だけ上記の動作を繰り返す。以上の構成により、維持放電に伴う消費電力を低減することが可能になる。
【0007】
電力回収回路では電力の回収と印加を効率的に行うことが重要であり、高い電力回収率を実現することが望まれている。高い電力回収率は、出力素子31、33、37及び40のオン・オフのタイミングに影響される。図3はこの影響を説明する図であり、図3(A)はクランプのタイミングが早くなった場合を示し、図3(B)はクランプのタイミングが遅くなった場合を示す。
【0008】
前述のように、サステインパルスを印加する時には、出力素子40がオンして容量39に蓄積された電力を電極に供給し、電極の電位の上昇が終了する直前に信号V3がLになって出力素子40がオフすると共に信号V1がHになって出力素子31がオンし、電極の電位をVsに固定(クランプ)する。ここで、図3(A)に示すように、出力素子40がオフする前に出力素子31がオンすると、容量39に蓄積された電力により電極の電位を上昇させている途中に出力素子31がオンして電極を電圧Vsの電源に接続するため、残りの分は電源からの電力により上昇することになり、容量39に蓄積された電力の一部が無駄になる。同様に、サステインパルスを印加を終了する時にも、出力素子37がオンして容量39に電力を回収している途中に出力素子33がオンすると、十分に電力を回収し終わらないうちにグランドにクランプされ、電力の回収が不十分になる。
【0009】
また、図3(B)に示すように、サステインパルスを印加する時に出力素子40がオフしてから遅れて出力素子31がオンすると、容量39に蓄積された電力により電極の電位の上昇が終了し、逆に電極の電位が低下始めてから出力素子31がオンして電極を電圧Vsの電源にクランプするため、低下した電位を上昇させる必要があり、その分余計な電力が必要となる。同様に、サステインパルスを印加を終了する時にも、出力素子37がオフしてから遅れて出力素子33がオンすると、一旦低下した電位が再び上昇し始めてからグランドにクランプするため、上昇した電位を低下させる必要がありその分余計な電力が必要となる。
【0010】
以上のように、サステイン回路の出力素子31、33、37及び40がオン・オフするタイミングがずれると電力回収率が低下し、消費電力が増加するという問題を生じる。出力素子31、33、37及び40がオン・オフするタイミングは、信号V1、V2、V3及びV4の変化タイミングに、ドライブ回路32、34、38及び41の遅延時間と出力素子31、33、37及び40の遅延時間を加えたタイミングである。信号V1、V2、V3及びV4の変化タイミングは、比較的高精度に設定可能であるが、ドライブ回路32、34、38及び41の遅延時間と出力素子31、33、37及び40の遅延時間は、使用する素子の特性のバラツキに応じてばらつく。そのため、PDP装置毎に電力回収率がバラツキ、理想的な場合に比べて電力回収率が低下し、消費電力が増加するという問題を生じる。
【0011】
また、上記のように回路素子の遅延時間がばらついて、サステインパルスの形状やタイミングがずれると、正常な動作が行えなくなる可能性が増加する。通常、動作電圧Vsの動作可能な最大値Vs(max)と最小値Vs(min)との差ΔVsを動作マージンと呼ぶが、回路素子の遅延時間がばらついて、サステインパルスの形状やタイミングがずれると、動作マージンΔVsが低下する。これは装置の動作の安定性が低下することを意味する。
【0012】
また、後述するALIS方式のPDP装置では、同じ電圧が印加される隣接する電極間では放電は生じないが、この印加タイミングにずれが生じると、表示を行わない表示ラインでも一時的に放電が発生し、アドレス期間に書き込まれた壁電荷が減少し、正常な表示が行われないという問題を生じる場合がある。
【0013】
以上のように、サステイン回路の各回路素子の遅延時間がバラツキ、それに応じてサステインパルスのオン・オフのタイミングのずれや形状のずれを生じ、消費電力が増加したり、誤動作するという問題があった。
【0014】
そこで、図1に示すように、ドライブ回路32、34、38及び41の前段に、第1位相調整回路51、第2位相調整回路52、第4位相調整回路54及び第3位相調整回路53を設けて、サステインパルスの変化エッジのタイミングを最適な状態に調整できるようにする。これにより、電力回収回路を効率よく動作させることができるので、消費電力を低減できる。また、各サステイン回路から印加されるサステインパルスのオン・オフのタイミングが相互に最適な条件になるので、誤動作や誤放電を生じなくなる。
【0015】
【特許文献1】特開2001−282181号公報
【特許文献2】特許第2801893号
【特許文献3】特開2002−215087号公報
【特許文献4】特開2004−64427号公報
【特許文献5】特開2002−165436号公報
【発明の開示】
【発明が解決しようとする課題】
【0016】
特許文献1は、各ドライブ回路の前段に設ける位相調整回路の各種の具体例を記載している(図11から図13)。記載された具体例のうち、回路規模やコストなどを考慮すると、抵抗(可変抵抗を含む)と容量によって構成された構成(図11の(A)及び(E))が実用的であると考えられる。これらの構成を実現する場合、抵抗や容量などの調整や設計変更を容易にするため、位相調整回路はドライブ回路とは別のディスクリート部品で構成し、ドライブ回路は半導体集積回路などにより構成するのが一般的である。
【0017】
しかしながら、半導体集積回路によって形成されたドライブ回路とディスクリート部品である抵抗、容量などによって構成された位相調整回路とは製造プロセスが異なるため、温度特性などはかならずしも一致しない。このため、ある特定の温度で最適な位相調整を行ったとしても、周囲温度の違いなどにより他の温度環境では位相調整にずれが生じる場合がある。
【0018】
また、プラズマディスプレイ装置のサステインパルスは百数十ボルト程度の高電圧であり、出力用半導体素子はこのような高電圧を出力する。そのため、ドライブ回路は、3〜5Vで動作する論理回路からの信号をレベル変換して、出力用半導体素子を駆動する信号を生成している。低電圧回路と高電圧回路が存在する場合、高電圧回路で発生した雑音は、低電圧回路では相対的に大きな振幅になるので、影響が大きい。そのため、低電圧回路と高電圧回路を、電源を含めて完全に分離して、低電圧回路と高電圧回路の間の信号の伝達はフォトカプラを利用した光伝達回路により行う場合がある。引用文献5は、フォトカプラとディスクリート部品で形成された高電圧用半導体スイッチ回路においてタイミング調整回路を設けた構成を記載している。
【0019】
上記のような光伝達回路を利用したプリドライブ回路をプラズマディスプレイ装置のサステイン回路に使用する場合も、各部品の遅延時間のバラツキが問題なる。また、ディスクリート部品で構成された遅延時間調整回路を、半導体集積回路によって形成されたドライブ回路の外付け回路で構成した場合、上記のように温度特性の違いが問題となる。
【0020】
プラズマディスプレイ装置におけるサステイン回路の出力用半導体素子を駆動するドライブ回路において、上記のように最適に調整された位相調整の状態にずれを生じた場合、特許文献1に記載されたような消費電力の増加や、プラズマディスプレイ装置の駆動マージンの低下を生じる。
【0021】
本発明の目的は、周囲温度の違いなどの影響を低減し、安定した位相調整回路を実現できる半導体集積回路を提供することである。
【0022】
また、本発明の別の目的は、周囲温度の違いなどの影響を低減し、温度変化に対して消費電力の増加や駆動マージンの低下が少ないプラズマディスプレイ装置を提供することである。
【課題を解決するための手段】
【0023】
上記目的を実現するため、本発明の第1の態様の半導体集積回路は、入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる遅延時間調整回路と、この遅延時間調整回路の出力信号を、所定の電圧と比較する比較回路と、この比較回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、このハイレベルシフト回路の出力信号を増幅して、パワーMOSFET、IGBTなどの半導体素子を駆動する信号を出力する出力増幅回路とを備え、遅延時間調整回路、比較回路、ハイレベルシフト回路及び出力増幅回路が1チップ上に形成されていることを特徴とする。
【0024】
また、本発明の第2の態様の半導体集積回路は、入力端子、及び前記入力端子から入力された電気信号を光信号に変換する発光素子を備えた第1の半導体チップと、前記発光素子から発光された光信号を電気信号へ変換する受光素子、及び前記受光素子から得られた電気信号を増幅する増幅回路を備えた第2の半導体チップと、を1つのパッケージ内に収容した半導体集積回路であって、前記第2の半導体チップは、前記受光素子部から得られた電気信号の立上りエッジ又は立下りエッジを遅延させ、その遅延時間を調整可能な遅延時間調整回路を備えることを特徴とする。
【0025】
また、上記別の目的を実現するため、本発明のプラズマディスプレイ装置は、交互に隣接して配置された複数の第1電極及び複数の第2電極と、複数の第1電極に放電電圧を印加する半導体素子を有する第1電極駆動回路と、複数の第2電極に放電電圧を印加する半導体素子を有する第2電極駆動回路とを備え、隣接する第1電極と第2電極間で放電を発生させるプラズマディスプレイ装置であって、第1電極駆動回路又は第2電極駆動回路は、半導体素子を駆動する駆動回路(サステイン回路)として、上記の半導体集積回路を用いることを特徴とする。
【発明の効果】
【0026】
本発明の第1の態様の半導体集積回路では、遅延時間調整回路が、比較回路、ハイレベルシフト回路及び出力増幅回路と一緒に1チップ上に形成されるので、遅延時間調整回路の遅延時間の温度特性を、他の回路の遅延時間の温度特性と同じにできる。したがって、各半導体集積回路の遅延時間を最適な状態に設定すれば、温度変化があっても、各部の遅延時間は同じ特性で変化するため、各半導体集積回路の遅延時間の間で差は生じない。
【0027】
同様に、本発明の第2の態様の半導体集積回路では、入力端子及び発光素子を備えた第1の半導体チップと、受光素子及び増幅回路を備えた第2の半導体チップとが1つのパッケージ内に収容され、第2の半導体チップは、受光素子から得られた電気信号の立上りエッジ又は立下りエッジを遅延させ、その遅延時間を調整可能な遅延時間調整回路を備えるので、各素子及び回路の遅延時間のバラツキにかかわらず合計の遅延時間を所定の値に調整できると共に、各素子及び回路の遅延時間の温度特性を同じにできるので、温度変化があっても、各部の遅延時間は同じ特性で変化するため、各半導体集積回路の遅延時間の間で差は生じない。
【0028】
本発明のプラズマディスプレイ装置では、上記のような半導体集積回路をサステイン回路の出力用半導体素子を駆動するドライブ回路として用いるので、周囲温度が変化した場合でも、サステイン回路の出力用半導体素子へ供給する駆動パルスの位相を適切な状態に保持できる。したがって、出力用半導体素子へ供給する駆動パルスの位相のずれによって生じる消費電力の増加や駆動マージンの低下などを防止できる。
【発明を実施するための最良の形態】
【0029】
図4は、本発明の第1実施例のPDP装置の全体ブロック図である。PDP10は、n本の第1(X)電極11と第2(Y)電極12とを隣接して交互に配置して、n組のX電極11とY電極12の組を形成し、各組のX電極11とY電極12の間で放電が行われ、表示のための発光が発生する。Y電極とX電極は表示電極と呼ばれるが、維持電極又はサステイン電極とも呼ばれることもある。アドレス電極13は、表示電極の伸びる方向に垂直な方向に設けら、X電極11とY電極12の組との交点部分に表示セルが形成される。
【0030】
Y電極12はスキャンドライバ14に接続されている。スキャンドライバ14にはY電極の本数分のスイッチ16が設けられており、アドレス期間には走査信号発生回路15からのスキャンパルスが順に印加されるように切り換えられ、維持放電期間には、Yサステイン回路19からのサステインパルスが同時に印加されるように切り換えられる。X電極11はXサステイン回路18に共通に接続され、アドレス電極13はアドレスドライバ17に接続される。画像信号処理回路21は、画像信号をPDP装置内部での動作に適した形式に変換した後、アドレス回路17に供給する。駆動制御回路20は、PDP装置の各部を制御する信号を発生して供給する。
【0031】
図5は、第1実施例のPDP装置の駆動波形を示すタイムチャートである。PDP装置は、1つの表示画面を所定の周期毎に書き換えながら表示しており、1表示周期を1フィールドと称する。階調表示を行う場合には、1フィールドを更に複数のサブフィールドに分割し、表示セル毎に発光するサブフィールドを組み合わせて表示を行う。各サブフィールドは、全表示セルを初期化するリセット期間と、全表示セルを表示する画像に対応した状態に設定するアドレス期間と、設定された状態に応じて各表示セルを発光させる維持放電(サステイン)期間とで構成される。維持放電期間には、X電極とY電極に交互に維持(サステイン)パルスが印加され、アドレス期間に発光するように設定された表示セルで維持放電が行われ、これが表示のための発光になる。
【0032】
PDP装置では、維持放電期間に、電極間に最大で200V程度の電圧を高周波数のパルスとして印加する必要があり、特に、サブフィールド表示で階調表示を行うものではパルス幅は数μsである。このような高電圧で且つ高周波の信号で駆動するため、一般にPDP装置の消費電力は大きく、省電力化が要望されている。そこで、3電極型の表示ニットにおいて、Y電極側に、Y電極が高電位から低電位に切り換えられる時に印加されている電力を回収する回収経路を形成するインダクタンスと、Y電極が低電位から高電位に切り換えられる時に蓄積した電力を印加する印加経路を形成するインダクタンスの2つのインダクタンスを設ける構成が使用されている。本実施例のXサステイン回路18及びYサステイン回路19もこのような電力回収回路を有する。
【0033】
図6は、本実施例のXサステイン回路18又はYサステイン回路19の構成を示す図である。ここでは、Xサステイン回路18又はYサステイン回路19の一方の構成のみを示した。他方は、同様の構成を有しても、それとは異なる構成、例えば電力回収回路を設けない構成や、従来と同様の構成を有してもよい。
【0034】
図1と比較して明らかなように、第1実施例のサステイン回路は、特許文献1に記載されたサステイン回路とは、位相調整回路51〜54と駆動(ドライブ)回路32、34、38、41がそれぞれ1個の半導体集積回路(IC)60A−60Dで構成されている点が異なる。他の部分は、図1の従来例と同じであり、ここでは説明を省略する。
【0035】
図7は、図6のIC60A−60Dの構成を示す図である。参照番号60はIC60A−60Dに対応するICを示す。また、図8はIC60内に設けられたハイレベルシフト回路の構成を示し、図9はIC60の動作波形を示す。
【0036】
図7に示すように、IC60は、遅延時間調整回路61と、比較回路62と、ハイレベルシフト回路63と、出力増幅回路64とを有する。遅延時間調整回路61は、IC60内に形成された抵抗R10、R11、R12、R13、スイッチSW11、SW12、SW13、及び容量C1とで構成される。スイッチSW11、SW12、SW13、SW14は、IC60の端子CH10〜CH13から印加される外部信号で状態が制御される。また、図8に示すように、ハイレベルシフト回路63はトランジスタQ1〜Q3と抵抗とで構成され、出力増幅回路64はトランジスタQ4〜Q6とインバータINV1と抵抗とで構成される。以下、IC60の動作を説明する。
【0037】
図7の回路において、図9の(A)に示すように、入力端子からIC60に入力される入力信号IN1は、ステップ状に変化する信号であり、抵抗R10を介して比較回路62に入力される。抵抗R10と容量C1は積分回路を構成し、入力信号IN1は図9の(B)に示した電圧信号V11のように変化して比較回路62に入力される。積分回路の時定数は抵抗R10の抵抗値と容量C1の容量値で決まる。比較回路62は、電圧信号V11を基準電圧Vthと比較し、図9の(C)の比較結果である電圧信号V12を出力する。基準電圧Vthは、論理用電圧Vcc1のグランド電位GND(0V)に対する電圧を抵抗R15とR16の抵抗値の比率で分割した電圧である。
【0038】
図7及び図8に示すように、ハイレベルシフト回路63は、GND(0V)と論理用電圧Vcc1を基準とした電圧信号V12を、出力基準電圧Vss1を基準とした信号へシフトして、図9の(D)に示す電圧信号V13に変換する。出力増幅回路64は、電圧信号V13を増幅して出力基準電圧Vss1と出力用電圧VBSを基準とした出力信号OUT1を生成する。
【0039】
遅延時間調整回路61において、外部信号によりスイッチSW11をオン(接続状態)にすると、積分回路において抵抗R11がR10と並列に接続された状態になり、積分回路の時定数は抵抗R10とR11の抵抗値の和と容量C1の容量値によって決定される。この結果、積分回路の時定数は小さくなり、図9の(B)の電圧V11の変化が急峻になる。これにより、比較回路62の出力電圧信号V12の立上がり、立下りエッジのタイミングを早め、出力信号OUT1の立上がり、立下りエッジのタイミングを早める、すなわち、IC60における遅延時間dを減少させることができる。
【0040】
同様に、スイッチSW12をオンすることにより抵抗R12を、SW13をオンすることにより抵抗R13を、抵抗R10と並列に接続することができ、積分回路の時定数を更に変化(小さく)させて、出力信号OUT1の立上がり、立下りエッジのタイミングを更に変化させることができる。
【0041】
以上説明したように、本実施例の半導体集積回路60では、スイッチSW11〜SW13のオン・オフの設定によって、出力信号OUT1の立上がり、立下りエッジのタイミングを調整することができる。したがって、各ICにおいて、例えば後段の比較回路62、ハイレベルシフト回路63、出力増幅回路64における遅延時間にバラツキがある場合でも、入力信号IN1と出力信号OUT1の立上がりの差、すなわち各IC毎の遅延時間が一定となるように、SW11〜SW13のオン・オフを設定する。そして、このように設定したICを、図6の構成でIC60A〜60Dとして使用する。
【0042】
前述のように、最適な位相関係にある信号V1からV4を高精度に発生させることは容易に行なえる。したがって、上記のように各IC毎の遅延時間が一定であれば、出力用半導体素子31、33、37、40を最適な位相関係で駆動することができる。
【0043】
更に、本実施例では、遅延時間調整回路61、及び、ドライブ回路を構成する比較回路62、ハイレベルシフト回路63、及び出力増幅回路64を1チップの半導体集積回路(IC)60内に形成している。この結果、遅延時間調整回路61を形成する抵抗及び容量と、その後段に設けられる比較回路62、ハイレベルシフト回路63、及び出力増幅回路64を構成する素子とを同一のプロセスで形成することができる。よって、抵抗、容量の特性と、比較回路62、ハイレベルシフト回路63、及び出力増幅回路64を構成する素子との特性を考慮した入出力遅延時間の設計が可能となる。また、これらの回路は同一の半導体チップ上に形成されるため、各回路を構成する素子の温度特性もほぼ同一にすることができる。これにより、周囲温度の変化に対して、入出力遅延時間の変化を最小限に抑えることができる。したがって、遅延時間調整回路をディスクリート部品で構成していた従来の方法を比べて、周囲温度による入出力遅延時間の変化を小さくできる。
【0044】
図10は、本発明の効果を説明する図である。図10の(A)は、遅延時間調整回路、比較回路、ハイレベルシフト回路、及び出力増幅回路によって構成された回路のサンプルaとbを、周囲温度Ta=25°Cにおいて所定の入出力遅延時間になるように調整した状態を示している。Ta1はサンプルaの遅延時間調整回路における遅延時間を、Ta2はサンプルaの遅延時間調整回路以外の部分での遅延時間を、Tb1はサンプルbの遅延時間調整回路における遅延時間を、Tb2はサンプルbの遅延時間調整回路以外の部分での遅延時間を示している。サンプルaとbでは、遅延時間調整回路以外の部分での遅延時間Ta2とTb2が異なるので、Ta1+Ta2=Tb1+Tb2となるように、遅延時間調整回路の遅延時間をTa1とTb1に調整している。
【0045】
ここで、遅延時間調整回路がディスクリート部品で形成され、遅延時間調整回路以外の部分がICで形成された図1の従来例の場合を図10(B)を参照して検討する。この場合、遅延時間調整回路とそれ以外の部分の温度特性は異なり、例えば、遅延時間調整回路における遅延時間の温度特性が、遅延時間調整回路以外の部分の遅延時間の温度特性より小さい、すなわち、遅延時間調整回路以外の部分の遅延時間が遅延時間調整回路における遅延時間より大きく変化するとする。周囲温度が例えば100°Cに変化すると遅延時間Ta1、Ta2、Tb1、Tb2はそれぞれTa1’、Ta2’、Tb1’、Tb2’に増加するが、サンプルaのTa1はサンプルbのTb1よりも大きいため、サンプルa全体の遅延時間の増加量はサンプルb全体の遅延時間の増加量より小さく、ΔTの差を生じる。このように、従来例では、たとえある周囲温度で入出力遅延時間が同じになるように調整しても、周囲温度が変化すると入出力遅延時間に差を生じる。
【0046】
これに対して、本実施例では、遅延時間調整回路はそれ以外の回路部分と一緒にIC内に形成されるので、遅延時間調整回路の遅延時間の温度特性はそれ以外の回路部分の遅延時間の温度特性と一致する。したがって、図10の(A)のTa1、Ta2、Tb1及びTb2は、周囲温度が100°Cに変化するとそれぞれTa1''、Ta2''、Tb1''及びTb2''増加するが、その変化率は同じであるので、全体の遅延時間Ta1''+Ta2''とTb1''+Tb2''は一致させることができる。
【0047】
以上のように、遅延時間調整回路とそれ以外の回路(比較回路、ハイレベルシフト回路、出力増幅回路)をすべて同じ半導体集積回路内に形成することにより、温度が変化した場合の半導体集積回路の入出力遅延時間のバラツキを小さくできる。
【0048】
なお、遅延時間調整回路とそれ以外の回路の温度特性を一致させれば、たとえ遅延時間調整回路とそれ以外の回路の温度特性をディスクリート部品で形成した場合でも、上記の効果を得ることができる。
【0049】
次に、第1実施例における遅延時間調整回路の具体的な構成例を説明する。図11は、遅延時間調整回路の第1の構成例を示す。但し、容量C1の図示は省略している。これは以下の図12及び図13でも同じである。図11に示すように、この構成例では、スイッチSW11、SW12、SW13をトランジスタTr11、Tr12、Tr13で構成している。図11において、EはトランジスタTr11〜Tr13のエミッタ端子、Cはコレクタ端子、Bはベース端子を示している。SW11をオンさせる場合には、端子CH10と端子CH11間に、TR11のエミッタ・ベース間耐圧を超える電圧を印加し、エミッタ・ベース間接合を短絡する。同様に、SW12をオンさせる場合には、端子CH10と端子CH12間に、TR12のエミッタ・ベース間耐圧を超える電圧を印加し、エミッタ・ベース間接合を短絡し、SW13をオンさせる場合には、端子CH10と端子CH13間に、TR13のエミッタ・ベース間耐圧を超える電圧を印加し、エミッタ・ベース間接合を短絡する。上記のような電圧を印加しなければ、各スイッチはオフ状態に維持される。
【0050】
図11に示した遅延時間調整回路61を図7の半導体集積回路に適用することにより、入力信号の立上がりエッジと出力信号の立上がりエッジの差が所定の値になるようにSW11〜SW13のオン・オフを設定できる。なお、図11に示した遅延時間調整回路では、Tr11〜Tr13にエミッタ・ベース間耐圧を超える電圧を印加してエミッタ・ベース間接合を短絡させるため、再び元のオフ(遮断)状態に戻すことはできない。このため、あらかじめ端子CH10とCH11、CH12及びCH13の間をそれぞれ外部で短絡させることによって、どのスイッチをオンさせるか決定し、その後にTr11〜Tr13にエミッタ・ベース間耐圧を超える電圧を印加してエミッタ・ベース間接合を短絡させることが望ましい。
【0051】
遅延時間調整回路61は、図11以外の他の構成でも実現できる。図12は、遅延時間調整回路の第2の構成例を示す。図12に示すように、この構成例では、スイッチSW11、SW12、SW13を抵抗RP11、RP12、RP13で構成している。図12に示した回路では、通常は抵抗R10と並列に、抵抗R11とRP11からなる直列回路、抵抗R12とRP12からなる直列回路、抵抗R13とRP13からなる直列回路が接続されている。したがって、これらの抵抗で構成される合成抵抗の抵抗値と容量C1の容量値によって、積分回路の時定数が決定される。
【0052】
このような状態から、SW11として使用する抵抗RP11に過電流を流して焼き切ることにより、SW11をオフ(オープン)状態にすることができる。この結果、合成抵抗の抵抗値が大きくなり、電圧V11の変化の傾きを緩やかにすることができる。同様に、SW12として使用する抵抗RP12に過電流を流して焼き切ることにより、SW12をオフ状態にすることができ、SW13として使用する抵抗RP13に過電流を流して焼き切ることにより、SW13をオフ状態にすることができる。
【0053】
図12の回路も、図7のICに適用することにより、RP11〜RP13に過電流を流すか否かにより、SW11〜SW13のオン・オフを設定し、入出力遅延時間を一定の値に設定することができる。
【0054】
なお、過電流によって抵抗RP11、RP12、RP13を焼き切る代わりに、レーザによって抵抗を切断してSW11〜SW13をオフ(オープン)状態にすることも可能である。
【0055】
図13は、遅延時間調整回路の第3の構成例を示す。図13に示すように、この構成例では、スイッチSW11、SW12、SW13をアルミニューム配線Al11、Al12、Al13で構成している。図13に示した回路では、通常は抵抗R10と並列に、抵抗R11とAl11からなる直列回路、抵抗R12とAl12からなる直列回路、抵抗R13とAl13からなる直列回路が接続されている。したがって、これらの抵抗とアルミニューム配線とで構成される合成抵抗の抵抗値と容量C1の容量値によって、積分回路の時定数が決定される。
【0056】
このような状態から、SW11として使用するアルミニューム配線Al11に過電流を流して焼き切ることにより、SW11をオフ(オープン)状態にすることができる。この結果、合成抵抗の抵抗値が大きくなり、電圧V11の変化の傾きを緩やかにすることができる。同様に、SW12として使用するアルミニューム配線Al12に過電流を流して焼き切ることにより、SW12をオフ状態にすることができ、SW13として使用するアルミニューム配線Al13に過電流を流して焼き切ることにより、SW13をオフ状態にすることができる。
【0057】
図13の回路も、図7のICに適用することにより、Al11〜Al13に過電流を流すか否かにより、SW11〜SW13のオン・オフを設定し、入出力遅延時間を一定の値に設定することができる。なお、図13の回路においても、過電流によってアルミニューム配線Al11、Al12、Al13を焼き切る代わりに、レーザによってアルミニューム配線を切断してSW11〜SW13をオフ(オープン)状態にすることが可能である。
【0058】
図14は、遅延時間調整回路61の別の構成例を示す。図7に示した遅延時間調整回路61では合成抵抗の抵抗値を変えたが、図14の遅延時間調整回路61では合成容量の容量値を変える。図14に示すように、この構成例では、スイッチSW11、SW12、SW13は容量C11、C12、C13と直列に接続されている。スイッチSW11、SW12、SW13をオン又はオフすることにより、容量C1と、容量C11〜C13を並列に接続するか否かを設定することができる。スイッチSW11、SW12、SW13は、図11から図13に示したのと同じスイッチで実現できる。
【0059】
図14の回路も、図7のICに適用して、SW11〜SW13のオン・オフを適切に設定することにより、抵抗R10と容量C1、C11〜C13で定まる時定数を変化させ、IC60における入出力遅延時間をほぼ一定の値に設定することができる。
【0060】
以上、遅延時間調整回路の変形例を説明したが、他にも各種の変形例が可能である。例えば、図7の抵抗R10をレーザトリミングし、その抵抗値を変化させることによって、抵抗R10の抵抗値と容量C1の容量値から決定される時定数を変化させ、入出力遅延時間をほぼ一定することができる。この場合には、図7における抵抗R11〜R13及びスイッチSW11〜SW13を削除することができる。
【0061】
更に、図7における抵抗R10と並列に接続する抵抗とスイッチからなる直列回路の個数、又は図14における容量C1と並列に接続する容量とスイッチからなる直列回路の個数を増加させることにより、より高精度が入出力遅延時間の設定が可能となる。また、各直列回路の抵抗値又は容量値をそれぞれ異ならせることにより、調整範囲を広げることができる。
【0062】
次に、遅延時間調整回路を有する半導体集積回路の遅延時間設定方法を説明する。図15は、第1実施例の半導体集積回路の遅延時間調整回路における遅延時間を設定する方法を示す図である。図示のように、波形発生装置3で発生されたテスト信号は、半導体集積回路(IC)60の入力端子IN1に入力されると共に、測定装置1にも入力される。測定装置1は、IC60がテスト信号に応じて生成した出力信号OUT1と、テスト信号を受けて、2つの信号の立上がり又は立下りエッジの差を測定する。測定装置1は、この差に基づいて、IC60における遅延時間が所定範囲内に入るように、SW11からSW13のオン・オフを選択し、その選択結果をトリミング装置3に出力する。トリミング装置3は、SW11からSW13のオン・オフ選択結果に基づいて、端子CH11からCH13にスイッチ設定信号を出力して、SW11からSW13の状態を設定する。以上のようにして、遅延時間調整回路の設定が終了し、集積回路60の遅延時間は所定の範囲内に入る。
【0063】
図16は、本発明の第2実施例のPDP装置のサステイン回路を示す図である。図16は、図6に対応する図である。第2実施例のPDP装置の他の部分は、第1実施例と同じである。図6と比較して明らかなように、第2実施例のサステイン回路では、2チャンネルの入出力端子を有する半導体集積回路(IC)70Aを使用してハイサイド出力用半導体素子31とローサイド出力用半導体素子33を駆動し、IC70Bを使用して出力用半導体素子37と出力用半導体素子40を駆動している点が、第1実施例とは異なる。
【0064】
図17は、第2実施例のサステイン回路で使用するIC70の構成を示す図である。図示のように、このIC70は、2チャンネルの入出力端子を有し、一方はハイサイド出力用半導体素子を駆動し、他方はローサイド出力用半導体素子を駆動する。図の上側の回路がハイサイド側を駆動するドライブ回路であり、図7の第1実施例と同じ構成を有している。下側の回路がローサイド側を駆動するドライブ回路であり、ハイサイド側を駆動する回路に比べて、ハイレベルシフト回路63の替わりに遅延回路79を有している点が異なる。この遅延回路79は、ハイレベルシフト回路63で生じる伝達遅延(プロパゲーションディレイ)と同じ時間だけ信号を遅延させ、ハイサイド側出力信号OUT1とローサイド側出力信号OUT2の遅延時間の差を小さくすることを目的として設けられている。
【0065】
図17に示した回路では、ハイサイド側とローサイド側の2チャンネルを1チップのICで形成しているので、ハイサイド側の入力信号IN1と出力信号OUT1の入出力遅延時間と、ローサイド側の入力信号IN2と出力信号OUT2の入出力遅延時間の差をより小さくできる。これにより、ハイサイド側とローサイド側のパワーMOSFETを直列接続して駆動するハーフブリッジ回路における駆動タイミングをより正確に設定することができる。したがって、ハイサイド側のパワーMOSFETとローサイド側のパワーMOSFETが同時にオン(導通)状態になって貫通電流が流れることがなく、ハイサイド側とローサイド側の両方のパワーMOSFETを高速で動作させることができる。また、第1実施例と同様に、遅延時間調整回路とその後段の回路を1チップのICで形成しているため、素子のバラツキや周囲温度の変化に対する入出力遅延時間のバラツキを最小限にできる。
【0066】
なお、図17の回路で、IN2を遅延させる遅延時間調整回路71における容量C2の容量値を大きくしたり、抵抗R20〜R23の抵抗値を大きくすることにより、後段の遅延回路79の分まで遅延時間調整回路71で遅延させ、遅延回路79を削除することもできる。この際、抵抗R20と並列に接続する抵抗とスイッチからなる直列回路の個数を増加することにより、調整精度を確保できる。
【0067】
図18は、本発明の第3実施例のPDP装置のサステイン回路で使用するIC70の構成を示す図である。第3実施例のPDP装置は、サステイン回路で使用するIC70の構成が異なる以外は、第2実施例と同じ構成を有する。第3実施例で使用するIC70も、第2実施例と同様に、2チャンネルの入出力端子を有し、ハイサイド・ローサイド駆動方式の出力用半導体素子を駆動するドライブ回路である。図示のように、第3実施例のIC70は、第2実施例に比べて、ハイサイド側とローサイド側の両方にハイレベルシフト回路を設け、2チャンネルを同じ回路構成としている点が異なる。これにより、第2実施例の回路に比べて、ハイサイド側の入力信号IN1と出力信号OUT1の入出力遅延時間と、ローサイド側の入力信号IN2と出力信号OUT2の入出力遅延時間の差をより一層小さくできる。更に、第2実施例のIC回路では、OUT2の出力はGND(0V)を基準にした電圧であったのに対して、第3実施例のIC回路では、OUT2の出力は出力基準電圧Vss2を基準にした電圧にすることができる。この出力基準電圧Vss2は、GNDより高い電圧であれば任意に設定可能であり、ICの使用範囲を広げることができる。
【0068】
図19は、本発明の第4実施例のPDP装置の全体構成を示すブロック図である。PDP装置では高精細化が求められており、特許文献2はすべての表示電極間で表示のための発光を行う方式を開示している。この方式はALIS方式と呼ばれるので、ここでもこの語を使用する。ALIS方式の詳細な構成は特許文献3に開示されており、ここでは本発明に関係する点についてのみ簡単に説明する。
【0069】
図19に示すように、ALIS方式のPDPでは、n本のY電極(第2の電極)12−O及び12−Eとn+1本のX電極(第1の電極)11−O及び11−Eを隣接して交互に配置して、すべての表示電極(Y電極とX電極)の間で表示発光を行う。従って、2n+1本の表示電極で、2n本の表示ラインが形成される。つまり、ALIS方式は、図4の構成と同等の表示電極数で2倍の精細度が実現できる。また、放電空間を無駄なく使用でき、かつ電極などによる遮光が小さいため、高い開口率が得られるので高輝度が実現できるという特徴を有する。ALIS方式では、すべての表示電極間を表示のための放電に利用するが、それらの放電を同時に発生することはできない。そこで、表示を奇数ラインと偶数ラインで時間的に分割して行う、いわゆるインターレース走査を行う。奇数フィールドでは奇数番目の表示ラインで表示を行い、偶数フィールドでは偶数番目の表示ラインで表示を行い、全体としては奇数フィールドと偶数フィールドの表示を合わせた表示が得られる。
【0070】
Y電極はスキャンドライバ14に接続されている。スキャンドライバ14にはスイッチ16が設けられており、アドレス期間には順にスキャンパルスが印加されるように切り換えられ、維持放電期間には、奇数Y電極12−Oは第1Yサステイン回路19−Oに、偶数Y電極12−Eは第2Yサステイン回路19−Eに接続されるように切り換えられる。奇数X電極11−Oは第1Xサステイン回路18−Oに、偶数X電極11−Eは第2Xサステイン回路18−Eに接続される。アドレス電極13は、アドレスドライバ17に接続される。画像信号処理回路21と駆動制御回路20は、第1実施例で説明したのと同様の動作を行う。
【0071】
図20は、ALIS方式の維持放電期間における駆動波形を示す図であり、図20(A)は奇数フィールドの波形を、図20(B)は偶数フィールドの波形を示す。奇数フィールドでは、電極Y1とX2に電圧Vsを印加し、X1とY2をグランドレベルとし、X1とY1間及びX2とY2間で、すなわち奇数表示ラインで放電を発生させる。この時、偶数表示ラインのY1とX2の間の電位差はゼロであり、放電は発生しない。同様に、偶数フィールドでは、電極X1とY2に電圧Vsを印加し、Y1とX2をグランドレベルとし、Y1とX2間及びY2とX1間で、すなわち偶数表示ラインで放電を発生させる。リセット期間やアドレス期間の駆動波形についての説明は省略する。
【0072】
ALIS方式では、同じ電圧が印加される隣接する電極間では放電は生じないが、この印加タイミングにずれが生じると、表示を行わない表示ラインでも一時的に放電が発生し、アドレス期間に書き込まれた壁電荷が減少し、正常な表示が行われないという問題を生じる場合がある。例えば、図20(A)において、電極Y1にサステインパルスを印加してから遅延して電極X2にサステインパルスが印加された場合、一時的に電極Y1はHで電極X2はLの状態が発生するので、電極Y1とX2の間で誤放電が発生する可能性がある。このような誤放電は電極X2にサステインパルスが印加されると停止するが、誤放電により電極Y1及びX2の壁電荷が減少し、正常な表示発光が行われなくなる場合がある。
【0073】
図21は、第4実施例のPDP装置のサステイン回路を示す図であり、図6及び図16に対応する図である。図19の第1Xサステイン回路18−O、第2Xサステイン回路18−E、第1Yサステイン回路19−O、第2Yサステイン回路19−Eは、図21のサステイン回路で構成される。図16と比較して明らかなように、第4実施例のサステイン回路では、第2実施例と同様に、2チャンネルの入出力端子を有する半導体集積回路(IC)80Aを使用してハイサイド出力用半導体素子31とローサイド出力用半導体素子33を駆動し、IC80Bを使用してハイサイド出力用半導体素子37とローサイド出力用半導体素子40を駆動しているが、ハイサイド出力用半導体素子31は電圧+Vs/2の正電圧源に、ローサイド出力用半導体素子33はGNDでなく電圧−Vs/2を出力する負電圧源に接続されている点が第2実施例とは異なる。また、容量39も削除されている。言い換えれば、第4実施例のPDP装置では、サステイン期間にX電極とY電極に交互に+Vs/2と−Vs/2の電圧が印加される。
【0074】
図22は、第4実施例のサステイン回路に使用するIC80の構成を示す図である。図18に示した第3実施例のICに比べて、ローレベルシフト回路65、75が設けられている点が異なる。ローレベルシフト回路の具体的な構成例を図23に示す。図23に示すように、ローレベルシフト回路は、トランジスタQ7、抵抗R17、R18により構成される。ローレベルシフト回路は、GNDを基準にした信号電圧をGNDより低い負電圧であるローレベル基準電圧COMを基準とした信号電圧にシフトする回路である。図22に示した回路では、極性を合わせるために、図18に示した回路における比較回路62の+端子と−端子の入力を入れ換え、比較回路62、72の出力電圧を負極性のパルスに変換している。
【0075】
第4実施例のIC80では、出力電圧をGND(0V)より低い電圧にしたい場合でも、正常に動作させることができるので、これを使用すれば、X電極及びY電極に交互に正負の電圧を印加するサステイン回路が実現できる。更に、遅延時間調整回路、比較回路、ローレベルシフト回路、ハイレベルシフト回路および出力増幅回路を1チップの半導体集積回路(IC)上に形成することにより、これまで説明したのと同様の効果が得られる。特に、第4実施例の構成では、ローレベルシフト回路を含めた形で素子の特性バラツキや周囲温度の変化に対する入出力遅延時間のバラツキを最小限に抑えることができる。更に、2チャンネル分のドライブ回路を内蔵しているため、ハイサイド側のIN1からOUT1までの遅延時間の温度特性と、ローサイド側のIN2からOUT2までの遅延時間の温度特性を揃えることができる。これにより、例えば、OUT1によって駆動するハイサイド側のパワーMOSFETと、OUT2によって駆動するローサイド側のパワーMOSFETにより形成されたハーフブリッジ回路において、駆動タイミングをより正確に設定することができる。したがって、ハイサイド側のパワーMOSFETとローサイド側のパワーMOSFETが同時にオンして貫通電流が流れることがなくなり、ハイサイドとローサイドの両方のパワーMOSFETをより高速の動作させることができる。
【0076】
図24は、本発明の第5実施例のサステイン回路に使用するICの構成を示す図である。第5実施例のサステイン回路は、図21に示した第4実施例のサステイン回路において、IC80A及び80Bの替わりに、各パワーMOSFET31、33、38及び40を駆動するドライブ回路として図24のIC85を使用する構成を有する。なお、図24のIC85内に図示の回路と同一の回路を設けて2チャンネルの構成とし、図21のIC80A及び80Bの替わりに使用することも可能である。図25は第5実施例のIC85における動作波形を示す。
【0077】
図24に示すように、第5実施例のIC85は、遅延時間調整回路61と、比較回路62と、ローレベルシフト回路65と、ハイレベルシフト回路63と、出力増幅回路64と、出力パルス検出回路66と、入出力遅延時間検出回路67と、入出力遅延時間比較回路68とを有する。比較回路62、ローレベルシフト回路65、ハイレベルシフト回路63及び出力増幅回路64は、第4実施例と同じである。
【0078】
第5実施例の遅延時間調整回路61は、抵抗R10、RI1、RI2、RI3、容量C1、トランジスタQI1、QI2、QI3によって構成される。入出力遅延時間比較回路68は、抵抗RI4、容量CI4、基準電圧源Vref、差動増幅回路MI2によって構成される。出力パルス検出回路66は、差動増幅回路MI1によって構成される。
【0079】
以下、第5実施例のICの動作を説明する。図24において、出力パルス検出回路66は、OUT1から出力される出力電圧を検出し、図25の(F)に示すような、GNDを基準とした出力パルス検出信号VO1へ変換する。入出力遅延時間検出回路67は、出力パルス検出信号VO1のフロントエッジと、入力信号IN1のフロントエッジとの差を検出し、図25の(G)に示すような、その時間差を示す入出力遅延時間検出パルスVO1として出力している。入出力遅延時間比較回路68は、入出力遅延時間検出パルスVO1を抵抗RI4と容量CI4からなる積分回路で積分して得られる直流電圧VIO2と基準電圧Vrefとを比較し、この比較結果に基づいて、差動増幅回路MI2の出力電圧を変化させる。
【0080】
遅延時間調整回路61では、差動増幅回路MI2の出力電圧に応じて、トランジスタQI1、QI2、QI3で構成されたカレントミラー回路の電流I2が変化し、更に電流I1が変化する。電流I1が変化すると、容量C1を充電する電流が変化するので、抵抗R10と容量C1で構成される成分回路を入力信号IN1で充電する時の時定数も変化し、電圧V11のフロントエッジの立上がりも変化する。V12、V13及びOUT1については、図9と同じである。このようにして、入力信号IN1のフロントエッジと出力パルス検出信号VO1のフロントエッジの差が一定になるように制御できる。
【0081】
例えば、図25の(B)に示すように、電流I1が大きい時には、電圧V11は点線で示されるような波形になり、電流I1が小さい時には、電圧V11は実線で示されるような波形になる。このように、電圧V11の波形の立上がりの傾きを制御することにより、入力信号IN1と出力OUT1のフロントエッジの遅延時間の差を一定保持できる。
【0082】
サステイン回路のパワーMOSFETの駆動回路を第5実施例のICで構成することにより、各回路ブロックにおける遅延時間の温度依存性にかかわらず、各ICの入出力遅延時間は所定の値になる。
【0083】
図26は、本発明の第6実施例のPDP装置のサステイン回路の構成を示す図である。第6実施例のサステイン回路は、第4実施例のサステイン回路において、2チャンネルのICを2個使用する替わりに、4チャンネルのIC90を1個使用する点が特徴である。他は第4実施例と同じであるので、詳しい説明は省略する。
【0084】
前述のように、低電圧回路と高電圧回路が混在する回路では、2つの回路を分離して、回路間の信号の伝達は光伝達回路により行うことが従来から行われている。図27は、従来の光伝達回路を用いたプリドライブ回路100の例を示す。この回路は、ゲートカプラとも呼ばれており、発光部102と、受光及び増幅部101とを有する。図27に示すように、発光部102は発光素子D1(例えば発光ダイオード)を有し、受光及び増幅部101は、光・電流変換素子A1及びトランジスタQ1で構成される受光素子(フォトトランジスタ)103と、抵抗R2と、PチャンネルFETQ2と、NチャンネルFETQ3とを有する。Q4は出力素子である。
【0085】
図27に示した回路では、抵抗R1を介して入力端子T1へ入力された入力信号によって、発光素子D1を発光させている。発光素子D1で発光された光信号は、光・電流変換素子A1で電気信号に変換され、トランジスタQ1のベース端子へ供給される。さらに、トランジスタQ1と抵抗R1によって電圧増幅され、Q2、Q3によって電流増幅された後、出力端子T4から出力信号として出力される。図27に示した回路では、上記出力信号によって、出力素子Q4のスイッチング動作を行っている。図27において、T3は電源入力電圧端子、T5は出力基準端子である。
【0086】
上記のような光伝達回路を利用したプリドライブ回路をプラズマディスプレイ装置のサステイン回路に使用する場合も、各部品の遅延時間のバラツキが問題なる。また、ディスクリート部品で構成された遅延時間調整回路を、半導体集積回路によって形成されたドライブ回路の外付け回路で構成した場合、上記のように温度特性の違いが問題となる。次に説明する第7実施例の回路は、このような問題を解決する。
【0087】
本発明の第7実施例のプラズマディスプレイ装置は、第1実施例と同じ全体構成を有し、サステイン回路のプリドライブ回路を、図28に示した光伝達回路を用いた半導体集積回路で構成している。図28に示した回路は、受光及び増幅部111に、抵抗R3、コンデンサC1で構成された遅延時間調整回路112と、テスト信号入力端子P1を設けた点が、図27の従来例と異なる。図28に示した回路では、発光素子D1で構成される発光部102が第1の半導体チップとして、受光及び増幅部111が第2の半導体チップとして構成されている。この2つの半導体チップを1つのケースに内蔵しゲートカプラと呼ばれる半導体素子のプリドライブ回路を形成している。
【0088】
図29は、第7実施例の半導体装置IC110の受光及び増幅部111を有する第2の半導体チップを製造する時の遅延時間の設定方法を説明する図である。図29に示すように、波形発生回路3で発生したテスト信号TP1をテスト信号入力端子P1から受光及び増幅部111へ入力する。入力されたテスト信号TP1は、受光部103を介して遅延時間調整回路112へ入力される。遅延時間調整回路112は、トリミング抵抗R3、容量C1から成る時定数回路によって構成され、この時定数回路における時定数を変化させることによって遅延時間を調整している。Q2、Q3は、遅延時間調整回路112から供給される信号を電流増幅し、出力端子T4から出力している。なお、遅延時間調整回路112とQ2、Q3との間に波形整形するための波形整形回路を設ける場合もある。
【0089】
図29に示すように、波形発生回路3で発生したテスト信号TP1は、測定装置1にも入力される。測定装置1は、出力端子T4から出力される出力信号とテスト信号TP1の立上り又は立下りエッジのタイミングを比較し、タイミング差を算出する。測定装置1は、タイミング差から、受光及び増幅部111における遅延時間が所定範囲内に入るようにするために、トリミング抵抗R3の抵抗値、すなわちトリミング抵抗R3のトリミング量を決定し、トリミング量を示すデータをトリミング装置2に送る。トリミング装置2は、測定装置1から送られたトリミング量を示すデータに基づいて、トリミング抵抗R3のトリミングを行う。トリミング方法としては、例えば、半導体チップ上に形成された抵抗R3にレーザ光線を照射して抵抗をカットし、抵抗値を変化させる方法が用いられる。以上のようにしてトリミングを行うことにより、第2の半導体チップに形成された受光及び増幅部111おける遅延時間を所定範囲内に設定することができる。第7実施例の半導体集積回路(IC)では、受光素子A1、増幅回路、遅延時間調整回路112を同じ半導体チップ内に形成しているため、周囲温度の変化に対する遅延時間の変化(温度特性)を合わせることができる。よって、温度特性の部品間バラツキも小さくできる。なお、発光素子D1は非常に高速に動作し、遅延時間が小さい上に、そのバラツキも小さいので、発光部102における遅延時間及びそのバラツキは無視することが可能であり、受光及び増幅部111における遅延時間が所定範囲内に入れば問題はない。
【0090】
図30は、第7実施例の半導体集積回路において遅延時間を設定する時の他の方法を示す図である。図30に示す方法は、波形発生装置3の替わりに発光装置4を用いている点が、図29に示した方法と異なる。発光装置4は、第2の半導体チップにおける受光素子へ、テスト信号である光信号を供給すると同時に、光信号と同期した信号を測定装置1へ供給している。受光部103は、光信号に応答して信号を発生し、遅延時間調整回路112へ供給する。後は、図29に示した方法と同じである。図30に示した方法は、図29に示した方法に比べて、実際に使用される状態と同じように、受光素子A1に入射される光信号に応じて受光部103で信号を発生させており、半導体集積回路111における遅延時間をより正確に調整可能である。
【0091】
図31は、第7実施例の半導体集積回路において遅延時間を設定する時の他の方法を示す図である。図31に示す方法で遅延時間を設定する遅延時間調整回路112は、トリミング抵抗の替わりに、並列に接続した抵抗R4とスイッチSW3及び抵抗R5とスイッチSW5を直列に接続した回路を用いている点が、図28に示した第7実施例の半導体装置の遅延時間調整回路と異なる。スイッチSW4及びSW5は、図11から図13に示した構成で実現でき、スイッチのオン・オフを選択することにより、遅延時間が調整できる。図31に示す方法は、図30に示す方法と同様に発光装置4を使用する。トリミング装置2は、測定装置1からの設定データに基づいて、スイッチSW4及びSW5のオン・オフを設定する。
【0092】
図32は、第7実施例の半導体集積回路において遅延時間を設定する時の他の方法を示す図である。図31に示す方法で遅延時間を設定する遅延時間調整回路112は、トリミング抵抗R3の替わりに、電流を調整可能な定電流回路を設けた点が、図28に示した遅延時間調整回路112と異なる。定電流回路は、PNP接合型トランジスタQ5と抵抗R8を高電位側電源線と容量C1の端子間に接続し、定電圧源Vrefの電圧をQ5のソースに印加し、抵抗R6とスイッチSW6から成る直列回路、及び抵抗R7とスイッチSW7から成る直列回路を抵抗R8に並列に接続して構成している。この定電流回路では、スイッチSW6、SW7のオン・オフを選択することにより、トランジスタQ5を介して容量C1を充電する電流値を変化させ、遅延時間の調整を行っている。
図32に示した方法は、図30及び図31に示した方法と同様に、発光装置4を使用している。
【0093】
以上、本発明の実施例を説明したが、各種の変形例が可能であり、各実施例の特徴部分を他の実施例に適用することも可能である。例えば、第1から第5実施例で説明した構成を、第6実施例のように4チャンネルを有するICに適用するこができる。また、第5実施例の入力信号と出力信号のフロントエッジを比較する構成を、負電圧を使用しない構成に適用することも可能である。
また、図14に示した遅延時間調整回路を第7実施例の遅延時間調整回路に適用することも可能である。
【0094】
(付記1)
半導体素子を駆動する半導体集積回路であって、
入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる遅延時間調整回路と、
該遅延時間調整回路の出力信号を、所定の電圧と比較する比較回路と、
該比較回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記半導体素子を駆動する信号を出力する出力増幅回路とを備え、
前記遅延時間調整回路、前記比較回路、前記ハイレベルシフト回路及び前記出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。(1)
【0095】
(付記2)
半導体素子を駆動する半導体集積回路であって、
入力信号の立ち上がりエッジ、又は立下りエッジの遅延量を変化させる遅延時間調整回路と、
該遅延時間調整回路の出力信号を所定電圧を比較する比較回路と、
該比較回路の出力信号を、ローレベル基準電圧を基準とした信号へシフトするローレベルシフト回路と、
該ローレベルシフト回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記半導体素子を駆動する信号を出力する出力増幅回路とを備え、
前記遅延時間調整回路、前記比較回路、前記ローレベルシフト回路、前記ハイレベルシフト回路及び前記出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。(2)
【0096】
(付記3)
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成された抵抗、スイッチ、又は容量を備える付記1又は2に記載の半導体集積回路。(3)
【0097】
(付記4)
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成され、直列に接続された抵抗及びスイッチの列を複数個並列に接続した抵抗列回路と、1チップの当該半導体集積回路内に形成され、前記抵抗列回路とグランド端子間に接続された容量とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する付記3に記載の半導体集積回路。(4)
【0098】
(付記5)
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成され、直列に接続され容量及びスイッチの列を複数個並列に接続した容量列回路と、1チップの当該半導体集積回路内に形成され、前記容量列回路と入力端子間に接続された抵抗とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する付記3に記載の半導体集積回路。(5)
【0099】
(付記6)
前記スイッチは、バイポーラトランジスタを有し、導通状態にする時には、前記バイポーラトランジスタのエミッタ・ベース間に高電圧を印加することにより、前記エミッタ・ベース間接合を短絡させる付記3から5のいずれかに記載の半導体集積回路。
【0100】
(付記7)
前記スイッチは、1チップの当該半導体集積回路内に形成されたスイッチ用抵抗又はスイッチ用アルミニューム配線を有し、遮断状態にする時には、前記スイッチ用抵抗又はスイッチ用アルミニューム配線を切断する付記3から5のいずれかに記載の半導体集積回路。
【0101】
(付記8)
前記遅延時間調整回路により生じる信号の遅延時間の温度特性と、前記遅延時間調整回路以外の回路により生じる信号の遅延時間の温度特性は、略一致している付記1から7のいずれかに記載の半導体集積回路。
【0102】
(付記9)
半導体素子を駆動する駆動回路であって、
入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる遅延時間調整回路と、
該遅延時間調整回路の出力信号を、所定の電圧と比較する比較回路と、
該比較回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記半導体素子を駆動する信号を出力する出力増幅回路とを備え、
前記遅延時間調整回路により生じる信号の遅延時間の温度特性と、前記遅延時間調整回路以外の回路により生じる信号の遅延時間の温度特性は、略一致していることを特徴とする駆動回路。(6)
【0103】
(付記10)
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成されたトリミング抵抗と、前記トリミング抵抗に接続された容量とを備え、
前記トリミング抵抗をレーザでトリミングすることにより遅延時間を調整する付記1又は2に記載の半導体集積回路。
【0104】
(付記11)
第1及び第2の半導体素子を駆動する半導体集積回路であって、
第1の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第1の遅延時間調整回路と、
該第1の遅延時間調整回路の出力信号を、所定の電圧と比較する第1の比較回路と、
該第1の比較回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記第1の半導体素子を駆動する第1信号を出力する第1の出力増幅回路と、
第2の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第2の遅延時間調整回路と、
前記第2の遅延時間調整回路の出力信号を、所定の電圧と比較する第2の比較回路と、
該第2の比較回路の出力信号を増幅して、前記第2の半導体素子を駆動する第2信号を出力する第2の出力増幅回路とを備え、
前記第1の遅延時間調整回路、前記第1の比較回路、前記ハイレベルシフト回路、前記第1の出力増幅回路、前記第2の遅延時間調整回路、前記第2の比較回路及び前記第2の出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。
【0105】
(付記12)
第1及び第2の半導体素子を駆動する半導体集積回路であって、
第1の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第1の遅延時間調整回路と、
該第1の遅延時間調整回路の出力信号を、所定の電圧と比較する第1の比較回路と、
該第1の比較回路の出力信号を、第1の出力基準電圧を基準とした信号へシフトする第1のハイレベルシフト回路と、
該第1のハイレベルシフト回路の出力信号を増幅して、前記第1の半導体素子を駆動する第1信号を出力する第1の出力増幅回路と、
第2の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第2の遅延時間調整回路と、
該第2の遅延時間調整回路の出力信号を、所定の電圧と比較する第2の比較回路と、
該第2の比較回路の出力信号を、第2の出力基準電圧を基準とした信号へシフトする第2のハイレベルシフト回路と、
該第2のハイレベルシフト回路の出力信号を増幅して、前記第2の半導体素子を駆動する第2信号を出力する第2の出力増幅回路とを備え、
前記第1の遅延時間調整回路、前記第1の比較回路、前記第1のハイレベルシフト回路、前記第1の出力増幅回路、前記第2の遅延時間調整回路、前記第2の比較回路、前記第2のハイレベルシフト回路及び前記第2の出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。
【0106】
(付記13)
第1及び第2の半導体素子を駆動する半導体集積回路であって、
第1の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第1の遅延時間調整回路と、
該第1の遅延時間調整回路の出力信号を、所定の電圧と比較する第1の比較回路と、
該第1の比較回路の出力信号を、第1のローレベル基準電圧を基準とした信号へシフトする第1のローレベルシフト回路と、
該第1のローレベルシフト回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記第1の半導体素子を駆動する第1信号を出力する第1の出力増幅回路と、
第2の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第2の遅延時間調整回路と、
該第2の遅延時間調整回路の出力信号を、所定の電圧と比較する第2の比較回路と、
該第2の比較回路の出力信号を、第2のローレベル基準電圧を基準とした信号へシフトする第2のローレベルシフト回路と、
該第2のローレベルシフト回路の出力信号を増幅して、前記第2の半導体素子を駆動する第2信号を出力する第2の出力増幅回路とを備え、
前記第1の遅延時間調整回路、前記第1の比較回路、前記第1のローレベルシフト回路、前記ハイレベルシフト回路、前記第1の出力増幅回路、前記第2の遅延時間調整回路、前記第2の比較回路、前記第2のローレベルシフト回路及び前記第2の出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。
【0107】
(付記14)
第1及び第2の半導体素子を駆動する半導体集積回路であって、
第1の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第1の遅延時間調整回路と、
該第1の遅延時間調整回路の出力信号を、所定の電圧と比較する第1の比較回路と、
該第1の比較回路の出力信号を、第1のローレベル基準電圧を基準とした信号へシフトする第1のローレベルシフト回路と、
該第1のローレベルシフト回路の出力信号を、第1の出力基準電圧を基準とした信号へシフトする第1のハイレベルシフト回路と、
該第1のハイレベルシフト回路の出力信号を増幅して、前記第1の半導体素子を駆動する第1信号を出力する第1の出力増幅回路と、
第2の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第2の遅延時間調整回路と、
該第2の遅延時間調整回路の出力信号を、所定の電圧と比較する第2の比較回路と、
該第2の比較回路の出力信号を、第2のローレベル基準電圧を基準とした信号へシフトする第2のローレベルシフト回路と、
該第2のローレベルシフト回路の出力信号を、第2の出力基準電圧を基準とした信号へシフトする第2のハイレベルシフト回路と、
該第2のハイレベルシフト回路の出力信号を増幅して、前記第2の半導体素子を駆動する第2信号を出力する第2の出力増幅回路とを備え、
前記第1の遅延時間調整回路、前記第1の比較回路、前記第1のローレベルシフト回路、前記第1のハイレベルシフト回路、前記第1の出力増幅回路、前記第2の遅延時間調整回路、前記第2の比較回路、前記第2のローレベルシフト回路、前記第2のハイレベルシフト回路及び前記第2の出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。
【0108】
(付記15)
前記第1及び第2の遅延時間調整回路は、1チップの当該半導体集積回路内に形成された抵抗、スイッチ、又は容量を備える付記11から14のいずれかに記載の半導体集積回路。
【0109】
(付記16)
前記第1及び第2の遅延時間調整回路は、1チップの当該半導体集積回路内に形成され、直列に接続された抵抗及びスイッチの列を複数個並列に接続した抵抗列回路と、1チップの当該半導体集積回路内に形成され、前記抵抗列回路とグランド端子間に接続された容量とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する付記15に記載の半導体集積回路。
【0110】
(付記17)
前記第1及び第2の遅延時間調整回路は、1チップの当該半導体集積回路内に形成され、直列に接続された容量及びスイッチの列を複数個並列に接続した容量列回路と、1チップの当該半導体集積回路内に形成され、前記容量列回路と入力端子間に接続された抵抗とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する付記15に記載の半導体集積回路。
【0111】
(付記18)
前記スイッチは、バイポーラトランジスタを有し、導通状態にする時には、前記バイポーラトランジスタのエミッタ・ベース間に高電圧を印加することにより、前記エミッタ・ベース間接合を短絡させる付記15から17のいずれかに記載の半導体集積回路。
【0112】
(付記19)
前記スイッチは、1チップの当該半導体集積回路内に形成されたスイッチ用抵抗を有し、遮断状態にする時には、前記スイッチ用抵抗に過電流を流して切断する付記15から17のいずれかに記載の半導体集積回路。
【0113】
(付記20)
前記スイッチは、1チップの当該半導体集積回路内に形成されたスイッチ用抵抗を有し、遮断状態にする時には、前記スイッチ用抵抗をレーザで切断する付記15から17のいずれかに記載の半導体集積回路。
【0114】
(付記21)
前記スイッチは、1チップの当該半導体集積回路内に形成されたスイッチ用アルミニューム配線を有し、遮断状態にする時には、前記スイッチ用アルミニューム配線に過電流を流して切断する付記15から17のいずれかに記載の半導体集積回路。
【0115】
(付記22)
前記第1及び第2の遅延時間調整回路は、1チップの当該半導体集積回路内に形成されたトリミング抵抗と、前記トリミング抵抗に接続された容量とを備え、
前記トリミング抵抗をレーザでトリミングすることにより遅延時間を調整する付記11から14のいずれかに記載の半導体集積回路。
【0116】
(付記23)
入力端子、及び前記入力端子から入力された電気信号を光信号に変換する発光素子を備えた第1の半導体チップと、
前記発光素子から発光された光信号を電気信号に変換する受光素子、及び前記受光素子から得られた電気信号を増幅する増幅回路を備えた第2の半導体チップと、を1つのパッケージ内に収容した半導体集積回路であって、
前記第2の半導体チップは、前記受光素子から得られた電気信号の立上がりエッジ又は立下がりエッジを遅延させ、遅延時間を調整可能な遅延時間調整回路を備えることを特徴とする半導体集積回路。(7)
【0117】
(付記24)
前記第2の半導体チップは、テスト信号入力端子を備える付記23に記載の半導体集積回路。
【0118】
(付記25)
前記遅延時間調整回路は、前記第2の半導体チップ内に形成された抵抗、スイッチ、又は容量を備える付記23又は24に記載の半導体集積回路。
【0119】
(付記26)
前記遅延時間調整回路は、前記第2の半導体チップ内に形成され、直列に接続された抵抗及びスイッチの列を複数個並列に接続した抵抗列回路と、前記抵抗列回路とグランド端子間に接続された容量とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する付記25に記載の半導体集積回路。
【0120】
(付記27)
前記遅延時間調整回路は、前記第2の半導体チップ内に形成され、直列に接続され容量及びスイッチの列を複数個並列に接続した容量列回路と、前記容量列回路と入力端子間に接続された抵抗とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する付記25に記載の半導体集積回路。
【0121】
(付記28)
前記スイッチは、バイポーラトランジスタを有し、導通状態にする時には、前記バイポーラトランジスタのエミッタ・ベース間に高電圧を印加することにより、前記エミッタ・ベース間接合を短絡させる付記25から27のいずれかに記載の半導体集積回路。
【0122】
(付記29)
前記スイッチは、前記第2の半導体チップ内に形成されたスイッチ用抵抗又はスイッチ用アルミニューム配線を有し、遮断状態にする時には、前記スイッチ用抵抗又はスイッチ用アルミニューム配線を切断する付記25から27のいずれかに記載の半導体集積回路。
【0123】
(付記30)
前記遅延時間調整回路は、定電流回路と容量で構成され、前記定電流回路の電流値を変化することにより遅延時間が変化する付記23又は24に記載の半導体集積回路。
【0124】
(付記31)
前記定電流回路は、前記容量に出力端子が接続されたトランジスタと、前記トランジスタの入力端子に接続された電流調整抵抗と、前記トランジスタの制御端子に接続された定電圧回路とによって構成される付記30に記載の半導体集積回路。
【0125】
(付記32)
前記定電流回路は、前記電流調整抵抗と並列に設けられ、直列に接続された抵抗及びスイッチの少なくとも1つの列を備え、前記スイッチの開閉により前記容量へ供給する電流が変化する付記31に記載の半導体集積回路。
【0126】
(付記33)
前記遅延時間調整回路により生じる信号の遅延時間の温度特性と、前記遅延時間調整回路以外の回路により生じる信号の遅延時間の温度特性は、略一致している付記23から32のいずれかに記載の半導体集積回路。
【0127】
(付記34)
前記第2の半導体チップ上に形成された前記遅延時間調整回路により生じる信号の遅延時間の温度特性と、前記第2の半導体チップ上に形成された前記遅延時間調整回路以外の回路により生じる信号の遅延時間の温度特性は、略一致している付記23から32のいずれかに記載の半導体集積回路。
【0128】
(付記35)
プラズマディスプレイパネルの電極を駆動するための半導体素子のプリドライブ回路に、付記1から8及び10から34のいずれかに記載の半導体集積回路又は付記9に記載の駆動回路を使用したプラズマディスプレイ装置。(8)
【0129】
(付記36)
前記プリドライブ回路は、サステインパルスを供給するサステイン回路用出力素子を駆動する回路である付記35に記載のプラズマディスプレイ装置。(9)
【0130】
(付記37)
交互に隣接して配置された複数の第1電極及び複数の第2電極と、
前記複数の第1電極に放電電圧を印加する半導体素子を有する第1電極駆動回路と、
前記複数の第2電極に放電電圧を印加する半導体素子を有する第2電極駆動回路とを備え、隣接する前記第1電極と前記第2電極間で放電を発生させるプラズマディスプレイ装置であって、
前記第1電極駆動回路又は前記第2電極駆動回路は、前記半導体素子を駆動する駆動回路として、付記1から8及び10から34のいずれかに記載の半導体集積回路又は付記9に記載の駆動回路を備えることを特徴とするプラズマディスプレイ装置。(10)
【産業上の利用可能性】
【0131】
以上説明したように、本発明によれば、周囲温度が変動した場合でも、各出力用半導体素子を駆動する各ドライブ回路の出力信号は最適な状態に保持されるので、PDP装置における消費電力を低い状態に維持し、安定して動作させることが可能である。これにより、低消費電力の高信頼性のプラズマディスプレイ装置が実現できる。
【図面の簡単な説明】
【0132】
【図1】プラズマディスプレイ(PDP)装置のサステイン回路の従来例の構成を示す図である。
【図2】図1のサステイン回路の動作を示す図である。
【図3】電力回収回路でのタイミングずれの影響を説明する図である。
【図4】本発明の第1実施例のPDP装置の全体構成を示すブロック図である。
【図5】第1実施例のPDP装置の駆動波形を示す図である。
【図6】第1実施例のサステイン回路の構成を示す図である。
【図7】第1実施例のサステイン回路に使用する半導体集積回路(IC)の構成を示す図である。
【図8】第1実施例のハイレベルシフト回路と出力増幅回路の構成を示す図である。
【図9】第1実施例の動作波形を示す図である。
【図10】本発明の効果を説明する図である。
【図11】第1実施例の遅延時間調整回路の具体的な構成例を示す図である。
【図12】第1実施例の遅延時間調整回路の具体的な構成例を示す図である。
【図13】第1実施例の遅延時間調整回路の具体的な構成例を示す図である。
【図14】第1実施例の遅延時間調整回路の別の構成例を示す図である。
【図15】第1実施例で使用する半導体集積回路(IC)の遅延時間の設定方法を示す図である。
【図16】本発明の第2実施例のサステイン回路の構成を示す図である。
【図17】第2実施例のサステイン回路に使用する半導体集積回路(IC)の構成を示す図である。
【図18】第3実施例のサステイン回路に使用する半導体集積回路(IC)の構成を示す図である。
【図19】本発明の第4実施例のPDP装置の全体構成を示すブロック図である。
【図20】第4実施例のPDP装置における維持放電期間の駆動波系を示す図である。
【図21】第4実施例のサステイン回路の構成を示す図である。
【図22】第4実施例のサステイン回路に使用する半導体集積回路(IC)の構成を示す図である。
【図23】ローレベルシフト回路の構成を示す図である。
【図24】第5実施例のサステイン回路に使用する半導体集積回路(IC)の構成を示す図である。
【図25】第5実施例の半導体集積回路(IC)の動作波形を示す図である。
【図26】第6実施例のサステイン回路の構成を示す図である。
【図27】従来の光伝達回路を用いたプリドライブ回路の構成を示す図である。
【図28】本発明の第7実施例の光伝達回路を用いたプリドライブ回路の構成を示す図である。
【図29】第7実施例のプリドライブ回路の遅延時間の設定方法を示す図である。
【図30】第7実施例のプリドライブ回路の遅延時間の他の設定方法を示す図である。
【図31】第7実施例のプリドライブ回路の遅延時間の他の設定方法を示す図である。
【図32】第7実施例のプリドライブ回路の遅延時間の他の設定方法を示す図である。
【符号の説明】
【0133】
10 プラズマディスプレイパネル
14 スキャンドライバ
17 アドレス回路
18 Xサステイン回路
19 Yサステイン回路
31、33、37、40 出力用半導体素子(パワーMOSFET)
60、60A−60D、80、80A、80B、85、90 半導体集積回路(IC)
61 遅延時間調整回路
62 比較回路
63 ハイレベルシフト回路
64 出力増幅回路
65 ローレベルシフト回路
【技術分野】
【0001】
本発明は、プラズマディスプレイ装置のサステイン回路などに使用する半導体集積回路、駆動回路、及びそれらを使用したプラズマディスプレイ装置に関する。
【背景技術】
【0002】
プラズマディスプレイパネル(PDP)は、自己発光型であるので視認性がよく、薄型で大画面表示及び高速表示が可能であることから、CRTに替わる表示パネルとして注目されている。基本的なPDPの構成については、特許文献1などに開示されているので、ここでは詳細な説明は省略し、本発明に直接関係する点についてのみ説明する。
【0003】
PDP装置では、維持放電期間に、表示電極間に最大で200V程度の電圧を高周波数のサステインパルスとして印加する必要があり、特に、サブフィールド表示で階調表示を行うものではパルス幅は数μsである。このような高電圧で且つ高周波の信号で駆動するため、一般にPDP装置の消費電力は大きく、省電力化が要望されている。そこで、電極に印加する電圧の極性を変化させるようにサステインパルスを印加する時に、電極間に印加されている電力を回収し、回収した電力をサステインパルスの印加に利用する電力回収回路が使用される。電力回収回路では、電力の回収と印加を効率的に行うことが重要であり、高い電力回収率を実現するには、サステインパルスを最適なタイミングで印加する必要がある。
【0004】
そこで、特許文献1は、プラズマディスプレイ装置のサステイン回路の出力用半導体素子を駆動する駆動回路に位相調整回路を設けて、サステインパルスの印加タイミングを調整可能にする構成を記載している。図1は特許文献1に記載されたプラズマディスプレイ装置のサステイン回路の従来例の構成を示す図であり、図2はその動作タイミングを示す図である。この回路は、電力を回収する回収経路と蓄積した電力を印加する印加経路を分離した電力回収回路を有するサステイン回路である。なお、信号V1〜V4を発生する回路も設けられているが、ここでは省略してある。参照符号CpはPDPのX電極とY電極で形成される表示セルの駆動容量を示す。図1のサステイン回路は、ハイサイド側とローサイド側の出力用半導体素子(トランジスタ)を直列接続して駆動するハーフブリッジ回路である。出力用半導体素子(トランジスタ)31と33、駆動(ドライブ)回路32と34、第1及び第2位相調整回路51、52で構成される部分は、基本的なサステイン回路である。出力用半導体素子(トランジスタ)37と40、駆動(ドライブ)回路38と41、第3及び第4位相調整回路53、54、インダクタンス素子35と43、容量39及びダイオード36と42で構成される部分が電力回収回路である。信号V1とV2は、それぞれ第1及び第2位相調整回路51、52を介してドライブ回路32と34に入力され、そこから出力される信号VG1とVG2が出力素子(トランジスタ)31と33のゲートに印加される。ここでは、出力用半導体素子(以下、単に出力素子と称する場合がある。)としてパワーMOSFETを使用した例を示したが、パワーMOSFETの替わりにIGBTなどを使用する場合もある。
【0005】
信号V1が「高(H)」の時には出力素子31がオン(導通)し、Hレベルの信号が電極に印加される。この時、信号V2は「低(L)」で、出力素子33はオフ(遮断)状態である。信号V1がLになって出力素子31がオフすると同時に、信号V2がHになって出力素子33がオンして電極にはグランドレベルが印加される。
【0006】
電力回収回路のある場合には、図2に示すように、サステインパルスを印加する時には、信号V1がHになる前に、信号V2がLになり出力素子33がオフした後、信号V3がHになって出力素子40がオンして容量39、ダイオード42、インダクタンス43及び容量Cpで共振回路が形成され、容量39に蓄積された電力が電極に供給され、電極の電位が上昇する。この電位の上昇が終了する直前に信号V3がLになって出力素子40がオフし、更に信号V1がHになって出力素子31がオンし、電極の電位をVsに固定する。サステインパルスの印加を終了する時には、まず信号V1がLになり出力素子31がオフした後、信号V4がHになって出力素子37がオンして容量39、ダイオード36、インダクタンス35及び容量Cpで共振回路が形成され、容量Cpに蓄積された電極が容量39に供給され、容量39の電圧が上昇する。これにより、電極に印加されたサステインパルスにより容量Cpに蓄積された電力が容量39に回収される。この電極の電位の低下が終了する直前に信号V4がLになって出力素子37がオフし、更に信号V2がHになって出力素子33がオンし、電極の電位をグランドに固定する。維持放電期間の間は、サステインパルス数だけ上記の動作を繰り返す。以上の構成により、維持放電に伴う消費電力を低減することが可能になる。
【0007】
電力回収回路では電力の回収と印加を効率的に行うことが重要であり、高い電力回収率を実現することが望まれている。高い電力回収率は、出力素子31、33、37及び40のオン・オフのタイミングに影響される。図3はこの影響を説明する図であり、図3(A)はクランプのタイミングが早くなった場合を示し、図3(B)はクランプのタイミングが遅くなった場合を示す。
【0008】
前述のように、サステインパルスを印加する時には、出力素子40がオンして容量39に蓄積された電力を電極に供給し、電極の電位の上昇が終了する直前に信号V3がLになって出力素子40がオフすると共に信号V1がHになって出力素子31がオンし、電極の電位をVsに固定(クランプ)する。ここで、図3(A)に示すように、出力素子40がオフする前に出力素子31がオンすると、容量39に蓄積された電力により電極の電位を上昇させている途中に出力素子31がオンして電極を電圧Vsの電源に接続するため、残りの分は電源からの電力により上昇することになり、容量39に蓄積された電力の一部が無駄になる。同様に、サステインパルスを印加を終了する時にも、出力素子37がオンして容量39に電力を回収している途中に出力素子33がオンすると、十分に電力を回収し終わらないうちにグランドにクランプされ、電力の回収が不十分になる。
【0009】
また、図3(B)に示すように、サステインパルスを印加する時に出力素子40がオフしてから遅れて出力素子31がオンすると、容量39に蓄積された電力により電極の電位の上昇が終了し、逆に電極の電位が低下始めてから出力素子31がオンして電極を電圧Vsの電源にクランプするため、低下した電位を上昇させる必要があり、その分余計な電力が必要となる。同様に、サステインパルスを印加を終了する時にも、出力素子37がオフしてから遅れて出力素子33がオンすると、一旦低下した電位が再び上昇し始めてからグランドにクランプするため、上昇した電位を低下させる必要がありその分余計な電力が必要となる。
【0010】
以上のように、サステイン回路の出力素子31、33、37及び40がオン・オフするタイミングがずれると電力回収率が低下し、消費電力が増加するという問題を生じる。出力素子31、33、37及び40がオン・オフするタイミングは、信号V1、V2、V3及びV4の変化タイミングに、ドライブ回路32、34、38及び41の遅延時間と出力素子31、33、37及び40の遅延時間を加えたタイミングである。信号V1、V2、V3及びV4の変化タイミングは、比較的高精度に設定可能であるが、ドライブ回路32、34、38及び41の遅延時間と出力素子31、33、37及び40の遅延時間は、使用する素子の特性のバラツキに応じてばらつく。そのため、PDP装置毎に電力回収率がバラツキ、理想的な場合に比べて電力回収率が低下し、消費電力が増加するという問題を生じる。
【0011】
また、上記のように回路素子の遅延時間がばらついて、サステインパルスの形状やタイミングがずれると、正常な動作が行えなくなる可能性が増加する。通常、動作電圧Vsの動作可能な最大値Vs(max)と最小値Vs(min)との差ΔVsを動作マージンと呼ぶが、回路素子の遅延時間がばらついて、サステインパルスの形状やタイミングがずれると、動作マージンΔVsが低下する。これは装置の動作の安定性が低下することを意味する。
【0012】
また、後述するALIS方式のPDP装置では、同じ電圧が印加される隣接する電極間では放電は生じないが、この印加タイミングにずれが生じると、表示を行わない表示ラインでも一時的に放電が発生し、アドレス期間に書き込まれた壁電荷が減少し、正常な表示が行われないという問題を生じる場合がある。
【0013】
以上のように、サステイン回路の各回路素子の遅延時間がバラツキ、それに応じてサステインパルスのオン・オフのタイミングのずれや形状のずれを生じ、消費電力が増加したり、誤動作するという問題があった。
【0014】
そこで、図1に示すように、ドライブ回路32、34、38及び41の前段に、第1位相調整回路51、第2位相調整回路52、第4位相調整回路54及び第3位相調整回路53を設けて、サステインパルスの変化エッジのタイミングを最適な状態に調整できるようにする。これにより、電力回収回路を効率よく動作させることができるので、消費電力を低減できる。また、各サステイン回路から印加されるサステインパルスのオン・オフのタイミングが相互に最適な条件になるので、誤動作や誤放電を生じなくなる。
【0015】
【特許文献1】特開2001−282181号公報
【特許文献2】特許第2801893号
【特許文献3】特開2002−215087号公報
【特許文献4】特開2004−64427号公報
【特許文献5】特開2002−165436号公報
【発明の開示】
【発明が解決しようとする課題】
【0016】
特許文献1は、各ドライブ回路の前段に設ける位相調整回路の各種の具体例を記載している(図11から図13)。記載された具体例のうち、回路規模やコストなどを考慮すると、抵抗(可変抵抗を含む)と容量によって構成された構成(図11の(A)及び(E))が実用的であると考えられる。これらの構成を実現する場合、抵抗や容量などの調整や設計変更を容易にするため、位相調整回路はドライブ回路とは別のディスクリート部品で構成し、ドライブ回路は半導体集積回路などにより構成するのが一般的である。
【0017】
しかしながら、半導体集積回路によって形成されたドライブ回路とディスクリート部品である抵抗、容量などによって構成された位相調整回路とは製造プロセスが異なるため、温度特性などはかならずしも一致しない。このため、ある特定の温度で最適な位相調整を行ったとしても、周囲温度の違いなどにより他の温度環境では位相調整にずれが生じる場合がある。
【0018】
また、プラズマディスプレイ装置のサステインパルスは百数十ボルト程度の高電圧であり、出力用半導体素子はこのような高電圧を出力する。そのため、ドライブ回路は、3〜5Vで動作する論理回路からの信号をレベル変換して、出力用半導体素子を駆動する信号を生成している。低電圧回路と高電圧回路が存在する場合、高電圧回路で発生した雑音は、低電圧回路では相対的に大きな振幅になるので、影響が大きい。そのため、低電圧回路と高電圧回路を、電源を含めて完全に分離して、低電圧回路と高電圧回路の間の信号の伝達はフォトカプラを利用した光伝達回路により行う場合がある。引用文献5は、フォトカプラとディスクリート部品で形成された高電圧用半導体スイッチ回路においてタイミング調整回路を設けた構成を記載している。
【0019】
上記のような光伝達回路を利用したプリドライブ回路をプラズマディスプレイ装置のサステイン回路に使用する場合も、各部品の遅延時間のバラツキが問題なる。また、ディスクリート部品で構成された遅延時間調整回路を、半導体集積回路によって形成されたドライブ回路の外付け回路で構成した場合、上記のように温度特性の違いが問題となる。
【0020】
プラズマディスプレイ装置におけるサステイン回路の出力用半導体素子を駆動するドライブ回路において、上記のように最適に調整された位相調整の状態にずれを生じた場合、特許文献1に記載されたような消費電力の増加や、プラズマディスプレイ装置の駆動マージンの低下を生じる。
【0021】
本発明の目的は、周囲温度の違いなどの影響を低減し、安定した位相調整回路を実現できる半導体集積回路を提供することである。
【0022】
また、本発明の別の目的は、周囲温度の違いなどの影響を低減し、温度変化に対して消費電力の増加や駆動マージンの低下が少ないプラズマディスプレイ装置を提供することである。
【課題を解決するための手段】
【0023】
上記目的を実現するため、本発明の第1の態様の半導体集積回路は、入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる遅延時間調整回路と、この遅延時間調整回路の出力信号を、所定の電圧と比較する比較回路と、この比較回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、このハイレベルシフト回路の出力信号を増幅して、パワーMOSFET、IGBTなどの半導体素子を駆動する信号を出力する出力増幅回路とを備え、遅延時間調整回路、比較回路、ハイレベルシフト回路及び出力増幅回路が1チップ上に形成されていることを特徴とする。
【0024】
また、本発明の第2の態様の半導体集積回路は、入力端子、及び前記入力端子から入力された電気信号を光信号に変換する発光素子を備えた第1の半導体チップと、前記発光素子から発光された光信号を電気信号へ変換する受光素子、及び前記受光素子から得られた電気信号を増幅する増幅回路を備えた第2の半導体チップと、を1つのパッケージ内に収容した半導体集積回路であって、前記第2の半導体チップは、前記受光素子部から得られた電気信号の立上りエッジ又は立下りエッジを遅延させ、その遅延時間を調整可能な遅延時間調整回路を備えることを特徴とする。
【0025】
また、上記別の目的を実現するため、本発明のプラズマディスプレイ装置は、交互に隣接して配置された複数の第1電極及び複数の第2電極と、複数の第1電極に放電電圧を印加する半導体素子を有する第1電極駆動回路と、複数の第2電極に放電電圧を印加する半導体素子を有する第2電極駆動回路とを備え、隣接する第1電極と第2電極間で放電を発生させるプラズマディスプレイ装置であって、第1電極駆動回路又は第2電極駆動回路は、半導体素子を駆動する駆動回路(サステイン回路)として、上記の半導体集積回路を用いることを特徴とする。
【発明の効果】
【0026】
本発明の第1の態様の半導体集積回路では、遅延時間調整回路が、比較回路、ハイレベルシフト回路及び出力増幅回路と一緒に1チップ上に形成されるので、遅延時間調整回路の遅延時間の温度特性を、他の回路の遅延時間の温度特性と同じにできる。したがって、各半導体集積回路の遅延時間を最適な状態に設定すれば、温度変化があっても、各部の遅延時間は同じ特性で変化するため、各半導体集積回路の遅延時間の間で差は生じない。
【0027】
同様に、本発明の第2の態様の半導体集積回路では、入力端子及び発光素子を備えた第1の半導体チップと、受光素子及び増幅回路を備えた第2の半導体チップとが1つのパッケージ内に収容され、第2の半導体チップは、受光素子から得られた電気信号の立上りエッジ又は立下りエッジを遅延させ、その遅延時間を調整可能な遅延時間調整回路を備えるので、各素子及び回路の遅延時間のバラツキにかかわらず合計の遅延時間を所定の値に調整できると共に、各素子及び回路の遅延時間の温度特性を同じにできるので、温度変化があっても、各部の遅延時間は同じ特性で変化するため、各半導体集積回路の遅延時間の間で差は生じない。
【0028】
本発明のプラズマディスプレイ装置では、上記のような半導体集積回路をサステイン回路の出力用半導体素子を駆動するドライブ回路として用いるので、周囲温度が変化した場合でも、サステイン回路の出力用半導体素子へ供給する駆動パルスの位相を適切な状態に保持できる。したがって、出力用半導体素子へ供給する駆動パルスの位相のずれによって生じる消費電力の増加や駆動マージンの低下などを防止できる。
【発明を実施するための最良の形態】
【0029】
図4は、本発明の第1実施例のPDP装置の全体ブロック図である。PDP10は、n本の第1(X)電極11と第2(Y)電極12とを隣接して交互に配置して、n組のX電極11とY電極12の組を形成し、各組のX電極11とY電極12の間で放電が行われ、表示のための発光が発生する。Y電極とX電極は表示電極と呼ばれるが、維持電極又はサステイン電極とも呼ばれることもある。アドレス電極13は、表示電極の伸びる方向に垂直な方向に設けら、X電極11とY電極12の組との交点部分に表示セルが形成される。
【0030】
Y電極12はスキャンドライバ14に接続されている。スキャンドライバ14にはY電極の本数分のスイッチ16が設けられており、アドレス期間には走査信号発生回路15からのスキャンパルスが順に印加されるように切り換えられ、維持放電期間には、Yサステイン回路19からのサステインパルスが同時に印加されるように切り換えられる。X電極11はXサステイン回路18に共通に接続され、アドレス電極13はアドレスドライバ17に接続される。画像信号処理回路21は、画像信号をPDP装置内部での動作に適した形式に変換した後、アドレス回路17に供給する。駆動制御回路20は、PDP装置の各部を制御する信号を発生して供給する。
【0031】
図5は、第1実施例のPDP装置の駆動波形を示すタイムチャートである。PDP装置は、1つの表示画面を所定の周期毎に書き換えながら表示しており、1表示周期を1フィールドと称する。階調表示を行う場合には、1フィールドを更に複数のサブフィールドに分割し、表示セル毎に発光するサブフィールドを組み合わせて表示を行う。各サブフィールドは、全表示セルを初期化するリセット期間と、全表示セルを表示する画像に対応した状態に設定するアドレス期間と、設定された状態に応じて各表示セルを発光させる維持放電(サステイン)期間とで構成される。維持放電期間には、X電極とY電極に交互に維持(サステイン)パルスが印加され、アドレス期間に発光するように設定された表示セルで維持放電が行われ、これが表示のための発光になる。
【0032】
PDP装置では、維持放電期間に、電極間に最大で200V程度の電圧を高周波数のパルスとして印加する必要があり、特に、サブフィールド表示で階調表示を行うものではパルス幅は数μsである。このような高電圧で且つ高周波の信号で駆動するため、一般にPDP装置の消費電力は大きく、省電力化が要望されている。そこで、3電極型の表示ニットにおいて、Y電極側に、Y電極が高電位から低電位に切り換えられる時に印加されている電力を回収する回収経路を形成するインダクタンスと、Y電極が低電位から高電位に切り換えられる時に蓄積した電力を印加する印加経路を形成するインダクタンスの2つのインダクタンスを設ける構成が使用されている。本実施例のXサステイン回路18及びYサステイン回路19もこのような電力回収回路を有する。
【0033】
図6は、本実施例のXサステイン回路18又はYサステイン回路19の構成を示す図である。ここでは、Xサステイン回路18又はYサステイン回路19の一方の構成のみを示した。他方は、同様の構成を有しても、それとは異なる構成、例えば電力回収回路を設けない構成や、従来と同様の構成を有してもよい。
【0034】
図1と比較して明らかなように、第1実施例のサステイン回路は、特許文献1に記載されたサステイン回路とは、位相調整回路51〜54と駆動(ドライブ)回路32、34、38、41がそれぞれ1個の半導体集積回路(IC)60A−60Dで構成されている点が異なる。他の部分は、図1の従来例と同じであり、ここでは説明を省略する。
【0035】
図7は、図6のIC60A−60Dの構成を示す図である。参照番号60はIC60A−60Dに対応するICを示す。また、図8はIC60内に設けられたハイレベルシフト回路の構成を示し、図9はIC60の動作波形を示す。
【0036】
図7に示すように、IC60は、遅延時間調整回路61と、比較回路62と、ハイレベルシフト回路63と、出力増幅回路64とを有する。遅延時間調整回路61は、IC60内に形成された抵抗R10、R11、R12、R13、スイッチSW11、SW12、SW13、及び容量C1とで構成される。スイッチSW11、SW12、SW13、SW14は、IC60の端子CH10〜CH13から印加される外部信号で状態が制御される。また、図8に示すように、ハイレベルシフト回路63はトランジスタQ1〜Q3と抵抗とで構成され、出力増幅回路64はトランジスタQ4〜Q6とインバータINV1と抵抗とで構成される。以下、IC60の動作を説明する。
【0037】
図7の回路において、図9の(A)に示すように、入力端子からIC60に入力される入力信号IN1は、ステップ状に変化する信号であり、抵抗R10を介して比較回路62に入力される。抵抗R10と容量C1は積分回路を構成し、入力信号IN1は図9の(B)に示した電圧信号V11のように変化して比較回路62に入力される。積分回路の時定数は抵抗R10の抵抗値と容量C1の容量値で決まる。比較回路62は、電圧信号V11を基準電圧Vthと比較し、図9の(C)の比較結果である電圧信号V12を出力する。基準電圧Vthは、論理用電圧Vcc1のグランド電位GND(0V)に対する電圧を抵抗R15とR16の抵抗値の比率で分割した電圧である。
【0038】
図7及び図8に示すように、ハイレベルシフト回路63は、GND(0V)と論理用電圧Vcc1を基準とした電圧信号V12を、出力基準電圧Vss1を基準とした信号へシフトして、図9の(D)に示す電圧信号V13に変換する。出力増幅回路64は、電圧信号V13を増幅して出力基準電圧Vss1と出力用電圧VBSを基準とした出力信号OUT1を生成する。
【0039】
遅延時間調整回路61において、外部信号によりスイッチSW11をオン(接続状態)にすると、積分回路において抵抗R11がR10と並列に接続された状態になり、積分回路の時定数は抵抗R10とR11の抵抗値の和と容量C1の容量値によって決定される。この結果、積分回路の時定数は小さくなり、図9の(B)の電圧V11の変化が急峻になる。これにより、比較回路62の出力電圧信号V12の立上がり、立下りエッジのタイミングを早め、出力信号OUT1の立上がり、立下りエッジのタイミングを早める、すなわち、IC60における遅延時間dを減少させることができる。
【0040】
同様に、スイッチSW12をオンすることにより抵抗R12を、SW13をオンすることにより抵抗R13を、抵抗R10と並列に接続することができ、積分回路の時定数を更に変化(小さく)させて、出力信号OUT1の立上がり、立下りエッジのタイミングを更に変化させることができる。
【0041】
以上説明したように、本実施例の半導体集積回路60では、スイッチSW11〜SW13のオン・オフの設定によって、出力信号OUT1の立上がり、立下りエッジのタイミングを調整することができる。したがって、各ICにおいて、例えば後段の比較回路62、ハイレベルシフト回路63、出力増幅回路64における遅延時間にバラツキがある場合でも、入力信号IN1と出力信号OUT1の立上がりの差、すなわち各IC毎の遅延時間が一定となるように、SW11〜SW13のオン・オフを設定する。そして、このように設定したICを、図6の構成でIC60A〜60Dとして使用する。
【0042】
前述のように、最適な位相関係にある信号V1からV4を高精度に発生させることは容易に行なえる。したがって、上記のように各IC毎の遅延時間が一定であれば、出力用半導体素子31、33、37、40を最適な位相関係で駆動することができる。
【0043】
更に、本実施例では、遅延時間調整回路61、及び、ドライブ回路を構成する比較回路62、ハイレベルシフト回路63、及び出力増幅回路64を1チップの半導体集積回路(IC)60内に形成している。この結果、遅延時間調整回路61を形成する抵抗及び容量と、その後段に設けられる比較回路62、ハイレベルシフト回路63、及び出力増幅回路64を構成する素子とを同一のプロセスで形成することができる。よって、抵抗、容量の特性と、比較回路62、ハイレベルシフト回路63、及び出力増幅回路64を構成する素子との特性を考慮した入出力遅延時間の設計が可能となる。また、これらの回路は同一の半導体チップ上に形成されるため、各回路を構成する素子の温度特性もほぼ同一にすることができる。これにより、周囲温度の変化に対して、入出力遅延時間の変化を最小限に抑えることができる。したがって、遅延時間調整回路をディスクリート部品で構成していた従来の方法を比べて、周囲温度による入出力遅延時間の変化を小さくできる。
【0044】
図10は、本発明の効果を説明する図である。図10の(A)は、遅延時間調整回路、比較回路、ハイレベルシフト回路、及び出力増幅回路によって構成された回路のサンプルaとbを、周囲温度Ta=25°Cにおいて所定の入出力遅延時間になるように調整した状態を示している。Ta1はサンプルaの遅延時間調整回路における遅延時間を、Ta2はサンプルaの遅延時間調整回路以外の部分での遅延時間を、Tb1はサンプルbの遅延時間調整回路における遅延時間を、Tb2はサンプルbの遅延時間調整回路以外の部分での遅延時間を示している。サンプルaとbでは、遅延時間調整回路以外の部分での遅延時間Ta2とTb2が異なるので、Ta1+Ta2=Tb1+Tb2となるように、遅延時間調整回路の遅延時間をTa1とTb1に調整している。
【0045】
ここで、遅延時間調整回路がディスクリート部品で形成され、遅延時間調整回路以外の部分がICで形成された図1の従来例の場合を図10(B)を参照して検討する。この場合、遅延時間調整回路とそれ以外の部分の温度特性は異なり、例えば、遅延時間調整回路における遅延時間の温度特性が、遅延時間調整回路以外の部分の遅延時間の温度特性より小さい、すなわち、遅延時間調整回路以外の部分の遅延時間が遅延時間調整回路における遅延時間より大きく変化するとする。周囲温度が例えば100°Cに変化すると遅延時間Ta1、Ta2、Tb1、Tb2はそれぞれTa1’、Ta2’、Tb1’、Tb2’に増加するが、サンプルaのTa1はサンプルbのTb1よりも大きいため、サンプルa全体の遅延時間の増加量はサンプルb全体の遅延時間の増加量より小さく、ΔTの差を生じる。このように、従来例では、たとえある周囲温度で入出力遅延時間が同じになるように調整しても、周囲温度が変化すると入出力遅延時間に差を生じる。
【0046】
これに対して、本実施例では、遅延時間調整回路はそれ以外の回路部分と一緒にIC内に形成されるので、遅延時間調整回路の遅延時間の温度特性はそれ以外の回路部分の遅延時間の温度特性と一致する。したがって、図10の(A)のTa1、Ta2、Tb1及びTb2は、周囲温度が100°Cに変化するとそれぞれTa1''、Ta2''、Tb1''及びTb2''増加するが、その変化率は同じであるので、全体の遅延時間Ta1''+Ta2''とTb1''+Tb2''は一致させることができる。
【0047】
以上のように、遅延時間調整回路とそれ以外の回路(比較回路、ハイレベルシフト回路、出力増幅回路)をすべて同じ半導体集積回路内に形成することにより、温度が変化した場合の半導体集積回路の入出力遅延時間のバラツキを小さくできる。
【0048】
なお、遅延時間調整回路とそれ以外の回路の温度特性を一致させれば、たとえ遅延時間調整回路とそれ以外の回路の温度特性をディスクリート部品で形成した場合でも、上記の効果を得ることができる。
【0049】
次に、第1実施例における遅延時間調整回路の具体的な構成例を説明する。図11は、遅延時間調整回路の第1の構成例を示す。但し、容量C1の図示は省略している。これは以下の図12及び図13でも同じである。図11に示すように、この構成例では、スイッチSW11、SW12、SW13をトランジスタTr11、Tr12、Tr13で構成している。図11において、EはトランジスタTr11〜Tr13のエミッタ端子、Cはコレクタ端子、Bはベース端子を示している。SW11をオンさせる場合には、端子CH10と端子CH11間に、TR11のエミッタ・ベース間耐圧を超える電圧を印加し、エミッタ・ベース間接合を短絡する。同様に、SW12をオンさせる場合には、端子CH10と端子CH12間に、TR12のエミッタ・ベース間耐圧を超える電圧を印加し、エミッタ・ベース間接合を短絡し、SW13をオンさせる場合には、端子CH10と端子CH13間に、TR13のエミッタ・ベース間耐圧を超える電圧を印加し、エミッタ・ベース間接合を短絡する。上記のような電圧を印加しなければ、各スイッチはオフ状態に維持される。
【0050】
図11に示した遅延時間調整回路61を図7の半導体集積回路に適用することにより、入力信号の立上がりエッジと出力信号の立上がりエッジの差が所定の値になるようにSW11〜SW13のオン・オフを設定できる。なお、図11に示した遅延時間調整回路では、Tr11〜Tr13にエミッタ・ベース間耐圧を超える電圧を印加してエミッタ・ベース間接合を短絡させるため、再び元のオフ(遮断)状態に戻すことはできない。このため、あらかじめ端子CH10とCH11、CH12及びCH13の間をそれぞれ外部で短絡させることによって、どのスイッチをオンさせるか決定し、その後にTr11〜Tr13にエミッタ・ベース間耐圧を超える電圧を印加してエミッタ・ベース間接合を短絡させることが望ましい。
【0051】
遅延時間調整回路61は、図11以外の他の構成でも実現できる。図12は、遅延時間調整回路の第2の構成例を示す。図12に示すように、この構成例では、スイッチSW11、SW12、SW13を抵抗RP11、RP12、RP13で構成している。図12に示した回路では、通常は抵抗R10と並列に、抵抗R11とRP11からなる直列回路、抵抗R12とRP12からなる直列回路、抵抗R13とRP13からなる直列回路が接続されている。したがって、これらの抵抗で構成される合成抵抗の抵抗値と容量C1の容量値によって、積分回路の時定数が決定される。
【0052】
このような状態から、SW11として使用する抵抗RP11に過電流を流して焼き切ることにより、SW11をオフ(オープン)状態にすることができる。この結果、合成抵抗の抵抗値が大きくなり、電圧V11の変化の傾きを緩やかにすることができる。同様に、SW12として使用する抵抗RP12に過電流を流して焼き切ることにより、SW12をオフ状態にすることができ、SW13として使用する抵抗RP13に過電流を流して焼き切ることにより、SW13をオフ状態にすることができる。
【0053】
図12の回路も、図7のICに適用することにより、RP11〜RP13に過電流を流すか否かにより、SW11〜SW13のオン・オフを設定し、入出力遅延時間を一定の値に設定することができる。
【0054】
なお、過電流によって抵抗RP11、RP12、RP13を焼き切る代わりに、レーザによって抵抗を切断してSW11〜SW13をオフ(オープン)状態にすることも可能である。
【0055】
図13は、遅延時間調整回路の第3の構成例を示す。図13に示すように、この構成例では、スイッチSW11、SW12、SW13をアルミニューム配線Al11、Al12、Al13で構成している。図13に示した回路では、通常は抵抗R10と並列に、抵抗R11とAl11からなる直列回路、抵抗R12とAl12からなる直列回路、抵抗R13とAl13からなる直列回路が接続されている。したがって、これらの抵抗とアルミニューム配線とで構成される合成抵抗の抵抗値と容量C1の容量値によって、積分回路の時定数が決定される。
【0056】
このような状態から、SW11として使用するアルミニューム配線Al11に過電流を流して焼き切ることにより、SW11をオフ(オープン)状態にすることができる。この結果、合成抵抗の抵抗値が大きくなり、電圧V11の変化の傾きを緩やかにすることができる。同様に、SW12として使用するアルミニューム配線Al12に過電流を流して焼き切ることにより、SW12をオフ状態にすることができ、SW13として使用するアルミニューム配線Al13に過電流を流して焼き切ることにより、SW13をオフ状態にすることができる。
【0057】
図13の回路も、図7のICに適用することにより、Al11〜Al13に過電流を流すか否かにより、SW11〜SW13のオン・オフを設定し、入出力遅延時間を一定の値に設定することができる。なお、図13の回路においても、過電流によってアルミニューム配線Al11、Al12、Al13を焼き切る代わりに、レーザによってアルミニューム配線を切断してSW11〜SW13をオフ(オープン)状態にすることが可能である。
【0058】
図14は、遅延時間調整回路61の別の構成例を示す。図7に示した遅延時間調整回路61では合成抵抗の抵抗値を変えたが、図14の遅延時間調整回路61では合成容量の容量値を変える。図14に示すように、この構成例では、スイッチSW11、SW12、SW13は容量C11、C12、C13と直列に接続されている。スイッチSW11、SW12、SW13をオン又はオフすることにより、容量C1と、容量C11〜C13を並列に接続するか否かを設定することができる。スイッチSW11、SW12、SW13は、図11から図13に示したのと同じスイッチで実現できる。
【0059】
図14の回路も、図7のICに適用して、SW11〜SW13のオン・オフを適切に設定することにより、抵抗R10と容量C1、C11〜C13で定まる時定数を変化させ、IC60における入出力遅延時間をほぼ一定の値に設定することができる。
【0060】
以上、遅延時間調整回路の変形例を説明したが、他にも各種の変形例が可能である。例えば、図7の抵抗R10をレーザトリミングし、その抵抗値を変化させることによって、抵抗R10の抵抗値と容量C1の容量値から決定される時定数を変化させ、入出力遅延時間をほぼ一定することができる。この場合には、図7における抵抗R11〜R13及びスイッチSW11〜SW13を削除することができる。
【0061】
更に、図7における抵抗R10と並列に接続する抵抗とスイッチからなる直列回路の個数、又は図14における容量C1と並列に接続する容量とスイッチからなる直列回路の個数を増加させることにより、より高精度が入出力遅延時間の設定が可能となる。また、各直列回路の抵抗値又は容量値をそれぞれ異ならせることにより、調整範囲を広げることができる。
【0062】
次に、遅延時間調整回路を有する半導体集積回路の遅延時間設定方法を説明する。図15は、第1実施例の半導体集積回路の遅延時間調整回路における遅延時間を設定する方法を示す図である。図示のように、波形発生装置3で発生されたテスト信号は、半導体集積回路(IC)60の入力端子IN1に入力されると共に、測定装置1にも入力される。測定装置1は、IC60がテスト信号に応じて生成した出力信号OUT1と、テスト信号を受けて、2つの信号の立上がり又は立下りエッジの差を測定する。測定装置1は、この差に基づいて、IC60における遅延時間が所定範囲内に入るように、SW11からSW13のオン・オフを選択し、その選択結果をトリミング装置3に出力する。トリミング装置3は、SW11からSW13のオン・オフ選択結果に基づいて、端子CH11からCH13にスイッチ設定信号を出力して、SW11からSW13の状態を設定する。以上のようにして、遅延時間調整回路の設定が終了し、集積回路60の遅延時間は所定の範囲内に入る。
【0063】
図16は、本発明の第2実施例のPDP装置のサステイン回路を示す図である。図16は、図6に対応する図である。第2実施例のPDP装置の他の部分は、第1実施例と同じである。図6と比較して明らかなように、第2実施例のサステイン回路では、2チャンネルの入出力端子を有する半導体集積回路(IC)70Aを使用してハイサイド出力用半導体素子31とローサイド出力用半導体素子33を駆動し、IC70Bを使用して出力用半導体素子37と出力用半導体素子40を駆動している点が、第1実施例とは異なる。
【0064】
図17は、第2実施例のサステイン回路で使用するIC70の構成を示す図である。図示のように、このIC70は、2チャンネルの入出力端子を有し、一方はハイサイド出力用半導体素子を駆動し、他方はローサイド出力用半導体素子を駆動する。図の上側の回路がハイサイド側を駆動するドライブ回路であり、図7の第1実施例と同じ構成を有している。下側の回路がローサイド側を駆動するドライブ回路であり、ハイサイド側を駆動する回路に比べて、ハイレベルシフト回路63の替わりに遅延回路79を有している点が異なる。この遅延回路79は、ハイレベルシフト回路63で生じる伝達遅延(プロパゲーションディレイ)と同じ時間だけ信号を遅延させ、ハイサイド側出力信号OUT1とローサイド側出力信号OUT2の遅延時間の差を小さくすることを目的として設けられている。
【0065】
図17に示した回路では、ハイサイド側とローサイド側の2チャンネルを1チップのICで形成しているので、ハイサイド側の入力信号IN1と出力信号OUT1の入出力遅延時間と、ローサイド側の入力信号IN2と出力信号OUT2の入出力遅延時間の差をより小さくできる。これにより、ハイサイド側とローサイド側のパワーMOSFETを直列接続して駆動するハーフブリッジ回路における駆動タイミングをより正確に設定することができる。したがって、ハイサイド側のパワーMOSFETとローサイド側のパワーMOSFETが同時にオン(導通)状態になって貫通電流が流れることがなく、ハイサイド側とローサイド側の両方のパワーMOSFETを高速で動作させることができる。また、第1実施例と同様に、遅延時間調整回路とその後段の回路を1チップのICで形成しているため、素子のバラツキや周囲温度の変化に対する入出力遅延時間のバラツキを最小限にできる。
【0066】
なお、図17の回路で、IN2を遅延させる遅延時間調整回路71における容量C2の容量値を大きくしたり、抵抗R20〜R23の抵抗値を大きくすることにより、後段の遅延回路79の分まで遅延時間調整回路71で遅延させ、遅延回路79を削除することもできる。この際、抵抗R20と並列に接続する抵抗とスイッチからなる直列回路の個数を増加することにより、調整精度を確保できる。
【0067】
図18は、本発明の第3実施例のPDP装置のサステイン回路で使用するIC70の構成を示す図である。第3実施例のPDP装置は、サステイン回路で使用するIC70の構成が異なる以外は、第2実施例と同じ構成を有する。第3実施例で使用するIC70も、第2実施例と同様に、2チャンネルの入出力端子を有し、ハイサイド・ローサイド駆動方式の出力用半導体素子を駆動するドライブ回路である。図示のように、第3実施例のIC70は、第2実施例に比べて、ハイサイド側とローサイド側の両方にハイレベルシフト回路を設け、2チャンネルを同じ回路構成としている点が異なる。これにより、第2実施例の回路に比べて、ハイサイド側の入力信号IN1と出力信号OUT1の入出力遅延時間と、ローサイド側の入力信号IN2と出力信号OUT2の入出力遅延時間の差をより一層小さくできる。更に、第2実施例のIC回路では、OUT2の出力はGND(0V)を基準にした電圧であったのに対して、第3実施例のIC回路では、OUT2の出力は出力基準電圧Vss2を基準にした電圧にすることができる。この出力基準電圧Vss2は、GNDより高い電圧であれば任意に設定可能であり、ICの使用範囲を広げることができる。
【0068】
図19は、本発明の第4実施例のPDP装置の全体構成を示すブロック図である。PDP装置では高精細化が求められており、特許文献2はすべての表示電極間で表示のための発光を行う方式を開示している。この方式はALIS方式と呼ばれるので、ここでもこの語を使用する。ALIS方式の詳細な構成は特許文献3に開示されており、ここでは本発明に関係する点についてのみ簡単に説明する。
【0069】
図19に示すように、ALIS方式のPDPでは、n本のY電極(第2の電極)12−O及び12−Eとn+1本のX電極(第1の電極)11−O及び11−Eを隣接して交互に配置して、すべての表示電極(Y電極とX電極)の間で表示発光を行う。従って、2n+1本の表示電極で、2n本の表示ラインが形成される。つまり、ALIS方式は、図4の構成と同等の表示電極数で2倍の精細度が実現できる。また、放電空間を無駄なく使用でき、かつ電極などによる遮光が小さいため、高い開口率が得られるので高輝度が実現できるという特徴を有する。ALIS方式では、すべての表示電極間を表示のための放電に利用するが、それらの放電を同時に発生することはできない。そこで、表示を奇数ラインと偶数ラインで時間的に分割して行う、いわゆるインターレース走査を行う。奇数フィールドでは奇数番目の表示ラインで表示を行い、偶数フィールドでは偶数番目の表示ラインで表示を行い、全体としては奇数フィールドと偶数フィールドの表示を合わせた表示が得られる。
【0070】
Y電極はスキャンドライバ14に接続されている。スキャンドライバ14にはスイッチ16が設けられており、アドレス期間には順にスキャンパルスが印加されるように切り換えられ、維持放電期間には、奇数Y電極12−Oは第1Yサステイン回路19−Oに、偶数Y電極12−Eは第2Yサステイン回路19−Eに接続されるように切り換えられる。奇数X電極11−Oは第1Xサステイン回路18−Oに、偶数X電極11−Eは第2Xサステイン回路18−Eに接続される。アドレス電極13は、アドレスドライバ17に接続される。画像信号処理回路21と駆動制御回路20は、第1実施例で説明したのと同様の動作を行う。
【0071】
図20は、ALIS方式の維持放電期間における駆動波形を示す図であり、図20(A)は奇数フィールドの波形を、図20(B)は偶数フィールドの波形を示す。奇数フィールドでは、電極Y1とX2に電圧Vsを印加し、X1とY2をグランドレベルとし、X1とY1間及びX2とY2間で、すなわち奇数表示ラインで放電を発生させる。この時、偶数表示ラインのY1とX2の間の電位差はゼロであり、放電は発生しない。同様に、偶数フィールドでは、電極X1とY2に電圧Vsを印加し、Y1とX2をグランドレベルとし、Y1とX2間及びY2とX1間で、すなわち偶数表示ラインで放電を発生させる。リセット期間やアドレス期間の駆動波形についての説明は省略する。
【0072】
ALIS方式では、同じ電圧が印加される隣接する電極間では放電は生じないが、この印加タイミングにずれが生じると、表示を行わない表示ラインでも一時的に放電が発生し、アドレス期間に書き込まれた壁電荷が減少し、正常な表示が行われないという問題を生じる場合がある。例えば、図20(A)において、電極Y1にサステインパルスを印加してから遅延して電極X2にサステインパルスが印加された場合、一時的に電極Y1はHで電極X2はLの状態が発生するので、電極Y1とX2の間で誤放電が発生する可能性がある。このような誤放電は電極X2にサステインパルスが印加されると停止するが、誤放電により電極Y1及びX2の壁電荷が減少し、正常な表示発光が行われなくなる場合がある。
【0073】
図21は、第4実施例のPDP装置のサステイン回路を示す図であり、図6及び図16に対応する図である。図19の第1Xサステイン回路18−O、第2Xサステイン回路18−E、第1Yサステイン回路19−O、第2Yサステイン回路19−Eは、図21のサステイン回路で構成される。図16と比較して明らかなように、第4実施例のサステイン回路では、第2実施例と同様に、2チャンネルの入出力端子を有する半導体集積回路(IC)80Aを使用してハイサイド出力用半導体素子31とローサイド出力用半導体素子33を駆動し、IC80Bを使用してハイサイド出力用半導体素子37とローサイド出力用半導体素子40を駆動しているが、ハイサイド出力用半導体素子31は電圧+Vs/2の正電圧源に、ローサイド出力用半導体素子33はGNDでなく電圧−Vs/2を出力する負電圧源に接続されている点が第2実施例とは異なる。また、容量39も削除されている。言い換えれば、第4実施例のPDP装置では、サステイン期間にX電極とY電極に交互に+Vs/2と−Vs/2の電圧が印加される。
【0074】
図22は、第4実施例のサステイン回路に使用するIC80の構成を示す図である。図18に示した第3実施例のICに比べて、ローレベルシフト回路65、75が設けられている点が異なる。ローレベルシフト回路の具体的な構成例を図23に示す。図23に示すように、ローレベルシフト回路は、トランジスタQ7、抵抗R17、R18により構成される。ローレベルシフト回路は、GNDを基準にした信号電圧をGNDより低い負電圧であるローレベル基準電圧COMを基準とした信号電圧にシフトする回路である。図22に示した回路では、極性を合わせるために、図18に示した回路における比較回路62の+端子と−端子の入力を入れ換え、比較回路62、72の出力電圧を負極性のパルスに変換している。
【0075】
第4実施例のIC80では、出力電圧をGND(0V)より低い電圧にしたい場合でも、正常に動作させることができるので、これを使用すれば、X電極及びY電極に交互に正負の電圧を印加するサステイン回路が実現できる。更に、遅延時間調整回路、比較回路、ローレベルシフト回路、ハイレベルシフト回路および出力増幅回路を1チップの半導体集積回路(IC)上に形成することにより、これまで説明したのと同様の効果が得られる。特に、第4実施例の構成では、ローレベルシフト回路を含めた形で素子の特性バラツキや周囲温度の変化に対する入出力遅延時間のバラツキを最小限に抑えることができる。更に、2チャンネル分のドライブ回路を内蔵しているため、ハイサイド側のIN1からOUT1までの遅延時間の温度特性と、ローサイド側のIN2からOUT2までの遅延時間の温度特性を揃えることができる。これにより、例えば、OUT1によって駆動するハイサイド側のパワーMOSFETと、OUT2によって駆動するローサイド側のパワーMOSFETにより形成されたハーフブリッジ回路において、駆動タイミングをより正確に設定することができる。したがって、ハイサイド側のパワーMOSFETとローサイド側のパワーMOSFETが同時にオンして貫通電流が流れることがなくなり、ハイサイドとローサイドの両方のパワーMOSFETをより高速の動作させることができる。
【0076】
図24は、本発明の第5実施例のサステイン回路に使用するICの構成を示す図である。第5実施例のサステイン回路は、図21に示した第4実施例のサステイン回路において、IC80A及び80Bの替わりに、各パワーMOSFET31、33、38及び40を駆動するドライブ回路として図24のIC85を使用する構成を有する。なお、図24のIC85内に図示の回路と同一の回路を設けて2チャンネルの構成とし、図21のIC80A及び80Bの替わりに使用することも可能である。図25は第5実施例のIC85における動作波形を示す。
【0077】
図24に示すように、第5実施例のIC85は、遅延時間調整回路61と、比較回路62と、ローレベルシフト回路65と、ハイレベルシフト回路63と、出力増幅回路64と、出力パルス検出回路66と、入出力遅延時間検出回路67と、入出力遅延時間比較回路68とを有する。比較回路62、ローレベルシフト回路65、ハイレベルシフト回路63及び出力増幅回路64は、第4実施例と同じである。
【0078】
第5実施例の遅延時間調整回路61は、抵抗R10、RI1、RI2、RI3、容量C1、トランジスタQI1、QI2、QI3によって構成される。入出力遅延時間比較回路68は、抵抗RI4、容量CI4、基準電圧源Vref、差動増幅回路MI2によって構成される。出力パルス検出回路66は、差動増幅回路MI1によって構成される。
【0079】
以下、第5実施例のICの動作を説明する。図24において、出力パルス検出回路66は、OUT1から出力される出力電圧を検出し、図25の(F)に示すような、GNDを基準とした出力パルス検出信号VO1へ変換する。入出力遅延時間検出回路67は、出力パルス検出信号VO1のフロントエッジと、入力信号IN1のフロントエッジとの差を検出し、図25の(G)に示すような、その時間差を示す入出力遅延時間検出パルスVO1として出力している。入出力遅延時間比較回路68は、入出力遅延時間検出パルスVO1を抵抗RI4と容量CI4からなる積分回路で積分して得られる直流電圧VIO2と基準電圧Vrefとを比較し、この比較結果に基づいて、差動増幅回路MI2の出力電圧を変化させる。
【0080】
遅延時間調整回路61では、差動増幅回路MI2の出力電圧に応じて、トランジスタQI1、QI2、QI3で構成されたカレントミラー回路の電流I2が変化し、更に電流I1が変化する。電流I1が変化すると、容量C1を充電する電流が変化するので、抵抗R10と容量C1で構成される成分回路を入力信号IN1で充電する時の時定数も変化し、電圧V11のフロントエッジの立上がりも変化する。V12、V13及びOUT1については、図9と同じである。このようにして、入力信号IN1のフロントエッジと出力パルス検出信号VO1のフロントエッジの差が一定になるように制御できる。
【0081】
例えば、図25の(B)に示すように、電流I1が大きい時には、電圧V11は点線で示されるような波形になり、電流I1が小さい時には、電圧V11は実線で示されるような波形になる。このように、電圧V11の波形の立上がりの傾きを制御することにより、入力信号IN1と出力OUT1のフロントエッジの遅延時間の差を一定保持できる。
【0082】
サステイン回路のパワーMOSFETの駆動回路を第5実施例のICで構成することにより、各回路ブロックにおける遅延時間の温度依存性にかかわらず、各ICの入出力遅延時間は所定の値になる。
【0083】
図26は、本発明の第6実施例のPDP装置のサステイン回路の構成を示す図である。第6実施例のサステイン回路は、第4実施例のサステイン回路において、2チャンネルのICを2個使用する替わりに、4チャンネルのIC90を1個使用する点が特徴である。他は第4実施例と同じであるので、詳しい説明は省略する。
【0084】
前述のように、低電圧回路と高電圧回路が混在する回路では、2つの回路を分離して、回路間の信号の伝達は光伝達回路により行うことが従来から行われている。図27は、従来の光伝達回路を用いたプリドライブ回路100の例を示す。この回路は、ゲートカプラとも呼ばれており、発光部102と、受光及び増幅部101とを有する。図27に示すように、発光部102は発光素子D1(例えば発光ダイオード)を有し、受光及び増幅部101は、光・電流変換素子A1及びトランジスタQ1で構成される受光素子(フォトトランジスタ)103と、抵抗R2と、PチャンネルFETQ2と、NチャンネルFETQ3とを有する。Q4は出力素子である。
【0085】
図27に示した回路では、抵抗R1を介して入力端子T1へ入力された入力信号によって、発光素子D1を発光させている。発光素子D1で発光された光信号は、光・電流変換素子A1で電気信号に変換され、トランジスタQ1のベース端子へ供給される。さらに、トランジスタQ1と抵抗R1によって電圧増幅され、Q2、Q3によって電流増幅された後、出力端子T4から出力信号として出力される。図27に示した回路では、上記出力信号によって、出力素子Q4のスイッチング動作を行っている。図27において、T3は電源入力電圧端子、T5は出力基準端子である。
【0086】
上記のような光伝達回路を利用したプリドライブ回路をプラズマディスプレイ装置のサステイン回路に使用する場合も、各部品の遅延時間のバラツキが問題なる。また、ディスクリート部品で構成された遅延時間調整回路を、半導体集積回路によって形成されたドライブ回路の外付け回路で構成した場合、上記のように温度特性の違いが問題となる。次に説明する第7実施例の回路は、このような問題を解決する。
【0087】
本発明の第7実施例のプラズマディスプレイ装置は、第1実施例と同じ全体構成を有し、サステイン回路のプリドライブ回路を、図28に示した光伝達回路を用いた半導体集積回路で構成している。図28に示した回路は、受光及び増幅部111に、抵抗R3、コンデンサC1で構成された遅延時間調整回路112と、テスト信号入力端子P1を設けた点が、図27の従来例と異なる。図28に示した回路では、発光素子D1で構成される発光部102が第1の半導体チップとして、受光及び増幅部111が第2の半導体チップとして構成されている。この2つの半導体チップを1つのケースに内蔵しゲートカプラと呼ばれる半導体素子のプリドライブ回路を形成している。
【0088】
図29は、第7実施例の半導体装置IC110の受光及び増幅部111を有する第2の半導体チップを製造する時の遅延時間の設定方法を説明する図である。図29に示すように、波形発生回路3で発生したテスト信号TP1をテスト信号入力端子P1から受光及び増幅部111へ入力する。入力されたテスト信号TP1は、受光部103を介して遅延時間調整回路112へ入力される。遅延時間調整回路112は、トリミング抵抗R3、容量C1から成る時定数回路によって構成され、この時定数回路における時定数を変化させることによって遅延時間を調整している。Q2、Q3は、遅延時間調整回路112から供給される信号を電流増幅し、出力端子T4から出力している。なお、遅延時間調整回路112とQ2、Q3との間に波形整形するための波形整形回路を設ける場合もある。
【0089】
図29に示すように、波形発生回路3で発生したテスト信号TP1は、測定装置1にも入力される。測定装置1は、出力端子T4から出力される出力信号とテスト信号TP1の立上り又は立下りエッジのタイミングを比較し、タイミング差を算出する。測定装置1は、タイミング差から、受光及び増幅部111における遅延時間が所定範囲内に入るようにするために、トリミング抵抗R3の抵抗値、すなわちトリミング抵抗R3のトリミング量を決定し、トリミング量を示すデータをトリミング装置2に送る。トリミング装置2は、測定装置1から送られたトリミング量を示すデータに基づいて、トリミング抵抗R3のトリミングを行う。トリミング方法としては、例えば、半導体チップ上に形成された抵抗R3にレーザ光線を照射して抵抗をカットし、抵抗値を変化させる方法が用いられる。以上のようにしてトリミングを行うことにより、第2の半導体チップに形成された受光及び増幅部111おける遅延時間を所定範囲内に設定することができる。第7実施例の半導体集積回路(IC)では、受光素子A1、増幅回路、遅延時間調整回路112を同じ半導体チップ内に形成しているため、周囲温度の変化に対する遅延時間の変化(温度特性)を合わせることができる。よって、温度特性の部品間バラツキも小さくできる。なお、発光素子D1は非常に高速に動作し、遅延時間が小さい上に、そのバラツキも小さいので、発光部102における遅延時間及びそのバラツキは無視することが可能であり、受光及び増幅部111における遅延時間が所定範囲内に入れば問題はない。
【0090】
図30は、第7実施例の半導体集積回路において遅延時間を設定する時の他の方法を示す図である。図30に示す方法は、波形発生装置3の替わりに発光装置4を用いている点が、図29に示した方法と異なる。発光装置4は、第2の半導体チップにおける受光素子へ、テスト信号である光信号を供給すると同時に、光信号と同期した信号を測定装置1へ供給している。受光部103は、光信号に応答して信号を発生し、遅延時間調整回路112へ供給する。後は、図29に示した方法と同じである。図30に示した方法は、図29に示した方法に比べて、実際に使用される状態と同じように、受光素子A1に入射される光信号に応じて受光部103で信号を発生させており、半導体集積回路111における遅延時間をより正確に調整可能である。
【0091】
図31は、第7実施例の半導体集積回路において遅延時間を設定する時の他の方法を示す図である。図31に示す方法で遅延時間を設定する遅延時間調整回路112は、トリミング抵抗の替わりに、並列に接続した抵抗R4とスイッチSW3及び抵抗R5とスイッチSW5を直列に接続した回路を用いている点が、図28に示した第7実施例の半導体装置の遅延時間調整回路と異なる。スイッチSW4及びSW5は、図11から図13に示した構成で実現でき、スイッチのオン・オフを選択することにより、遅延時間が調整できる。図31に示す方法は、図30に示す方法と同様に発光装置4を使用する。トリミング装置2は、測定装置1からの設定データに基づいて、スイッチSW4及びSW5のオン・オフを設定する。
【0092】
図32は、第7実施例の半導体集積回路において遅延時間を設定する時の他の方法を示す図である。図31に示す方法で遅延時間を設定する遅延時間調整回路112は、トリミング抵抗R3の替わりに、電流を調整可能な定電流回路を設けた点が、図28に示した遅延時間調整回路112と異なる。定電流回路は、PNP接合型トランジスタQ5と抵抗R8を高電位側電源線と容量C1の端子間に接続し、定電圧源Vrefの電圧をQ5のソースに印加し、抵抗R6とスイッチSW6から成る直列回路、及び抵抗R7とスイッチSW7から成る直列回路を抵抗R8に並列に接続して構成している。この定電流回路では、スイッチSW6、SW7のオン・オフを選択することにより、トランジスタQ5を介して容量C1を充電する電流値を変化させ、遅延時間の調整を行っている。
図32に示した方法は、図30及び図31に示した方法と同様に、発光装置4を使用している。
【0093】
以上、本発明の実施例を説明したが、各種の変形例が可能であり、各実施例の特徴部分を他の実施例に適用することも可能である。例えば、第1から第5実施例で説明した構成を、第6実施例のように4チャンネルを有するICに適用するこができる。また、第5実施例の入力信号と出力信号のフロントエッジを比較する構成を、負電圧を使用しない構成に適用することも可能である。
また、図14に示した遅延時間調整回路を第7実施例の遅延時間調整回路に適用することも可能である。
【0094】
(付記1)
半導体素子を駆動する半導体集積回路であって、
入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる遅延時間調整回路と、
該遅延時間調整回路の出力信号を、所定の電圧と比較する比較回路と、
該比較回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記半導体素子を駆動する信号を出力する出力増幅回路とを備え、
前記遅延時間調整回路、前記比較回路、前記ハイレベルシフト回路及び前記出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。(1)
【0095】
(付記2)
半導体素子を駆動する半導体集積回路であって、
入力信号の立ち上がりエッジ、又は立下りエッジの遅延量を変化させる遅延時間調整回路と、
該遅延時間調整回路の出力信号を所定電圧を比較する比較回路と、
該比較回路の出力信号を、ローレベル基準電圧を基準とした信号へシフトするローレベルシフト回路と、
該ローレベルシフト回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記半導体素子を駆動する信号を出力する出力増幅回路とを備え、
前記遅延時間調整回路、前記比較回路、前記ローレベルシフト回路、前記ハイレベルシフト回路及び前記出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。(2)
【0096】
(付記3)
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成された抵抗、スイッチ、又は容量を備える付記1又は2に記載の半導体集積回路。(3)
【0097】
(付記4)
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成され、直列に接続された抵抗及びスイッチの列を複数個並列に接続した抵抗列回路と、1チップの当該半導体集積回路内に形成され、前記抵抗列回路とグランド端子間に接続された容量とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する付記3に記載の半導体集積回路。(4)
【0098】
(付記5)
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成され、直列に接続され容量及びスイッチの列を複数個並列に接続した容量列回路と、1チップの当該半導体集積回路内に形成され、前記容量列回路と入力端子間に接続された抵抗とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する付記3に記載の半導体集積回路。(5)
【0099】
(付記6)
前記スイッチは、バイポーラトランジスタを有し、導通状態にする時には、前記バイポーラトランジスタのエミッタ・ベース間に高電圧を印加することにより、前記エミッタ・ベース間接合を短絡させる付記3から5のいずれかに記載の半導体集積回路。
【0100】
(付記7)
前記スイッチは、1チップの当該半導体集積回路内に形成されたスイッチ用抵抗又はスイッチ用アルミニューム配線を有し、遮断状態にする時には、前記スイッチ用抵抗又はスイッチ用アルミニューム配線を切断する付記3から5のいずれかに記載の半導体集積回路。
【0101】
(付記8)
前記遅延時間調整回路により生じる信号の遅延時間の温度特性と、前記遅延時間調整回路以外の回路により生じる信号の遅延時間の温度特性は、略一致している付記1から7のいずれかに記載の半導体集積回路。
【0102】
(付記9)
半導体素子を駆動する駆動回路であって、
入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる遅延時間調整回路と、
該遅延時間調整回路の出力信号を、所定の電圧と比較する比較回路と、
該比較回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記半導体素子を駆動する信号を出力する出力増幅回路とを備え、
前記遅延時間調整回路により生じる信号の遅延時間の温度特性と、前記遅延時間調整回路以外の回路により生じる信号の遅延時間の温度特性は、略一致していることを特徴とする駆動回路。(6)
【0103】
(付記10)
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成されたトリミング抵抗と、前記トリミング抵抗に接続された容量とを備え、
前記トリミング抵抗をレーザでトリミングすることにより遅延時間を調整する付記1又は2に記載の半導体集積回路。
【0104】
(付記11)
第1及び第2の半導体素子を駆動する半導体集積回路であって、
第1の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第1の遅延時間調整回路と、
該第1の遅延時間調整回路の出力信号を、所定の電圧と比較する第1の比較回路と、
該第1の比較回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記第1の半導体素子を駆動する第1信号を出力する第1の出力増幅回路と、
第2の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第2の遅延時間調整回路と、
前記第2の遅延時間調整回路の出力信号を、所定の電圧と比較する第2の比較回路と、
該第2の比較回路の出力信号を増幅して、前記第2の半導体素子を駆動する第2信号を出力する第2の出力増幅回路とを備え、
前記第1の遅延時間調整回路、前記第1の比較回路、前記ハイレベルシフト回路、前記第1の出力増幅回路、前記第2の遅延時間調整回路、前記第2の比較回路及び前記第2の出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。
【0105】
(付記12)
第1及び第2の半導体素子を駆動する半導体集積回路であって、
第1の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第1の遅延時間調整回路と、
該第1の遅延時間調整回路の出力信号を、所定の電圧と比較する第1の比較回路と、
該第1の比較回路の出力信号を、第1の出力基準電圧を基準とした信号へシフトする第1のハイレベルシフト回路と、
該第1のハイレベルシフト回路の出力信号を増幅して、前記第1の半導体素子を駆動する第1信号を出力する第1の出力増幅回路と、
第2の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第2の遅延時間調整回路と、
該第2の遅延時間調整回路の出力信号を、所定の電圧と比較する第2の比較回路と、
該第2の比較回路の出力信号を、第2の出力基準電圧を基準とした信号へシフトする第2のハイレベルシフト回路と、
該第2のハイレベルシフト回路の出力信号を増幅して、前記第2の半導体素子を駆動する第2信号を出力する第2の出力増幅回路とを備え、
前記第1の遅延時間調整回路、前記第1の比較回路、前記第1のハイレベルシフト回路、前記第1の出力増幅回路、前記第2の遅延時間調整回路、前記第2の比較回路、前記第2のハイレベルシフト回路及び前記第2の出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。
【0106】
(付記13)
第1及び第2の半導体素子を駆動する半導体集積回路であって、
第1の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第1の遅延時間調整回路と、
該第1の遅延時間調整回路の出力信号を、所定の電圧と比較する第1の比較回路と、
該第1の比較回路の出力信号を、第1のローレベル基準電圧を基準とした信号へシフトする第1のローレベルシフト回路と、
該第1のローレベルシフト回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記第1の半導体素子を駆動する第1信号を出力する第1の出力増幅回路と、
第2の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第2の遅延時間調整回路と、
該第2の遅延時間調整回路の出力信号を、所定の電圧と比較する第2の比較回路と、
該第2の比較回路の出力信号を、第2のローレベル基準電圧を基準とした信号へシフトする第2のローレベルシフト回路と、
該第2のローレベルシフト回路の出力信号を増幅して、前記第2の半導体素子を駆動する第2信号を出力する第2の出力増幅回路とを備え、
前記第1の遅延時間調整回路、前記第1の比較回路、前記第1のローレベルシフト回路、前記ハイレベルシフト回路、前記第1の出力増幅回路、前記第2の遅延時間調整回路、前記第2の比較回路、前記第2のローレベルシフト回路及び前記第2の出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。
【0107】
(付記14)
第1及び第2の半導体素子を駆動する半導体集積回路であって、
第1の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第1の遅延時間調整回路と、
該第1の遅延時間調整回路の出力信号を、所定の電圧と比較する第1の比較回路と、
該第1の比較回路の出力信号を、第1のローレベル基準電圧を基準とした信号へシフトする第1のローレベルシフト回路と、
該第1のローレベルシフト回路の出力信号を、第1の出力基準電圧を基準とした信号へシフトする第1のハイレベルシフト回路と、
該第1のハイレベルシフト回路の出力信号を増幅して、前記第1の半導体素子を駆動する第1信号を出力する第1の出力増幅回路と、
第2の入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる第2の遅延時間調整回路と、
該第2の遅延時間調整回路の出力信号を、所定の電圧と比較する第2の比較回路と、
該第2の比較回路の出力信号を、第2のローレベル基準電圧を基準とした信号へシフトする第2のローレベルシフト回路と、
該第2のローレベルシフト回路の出力信号を、第2の出力基準電圧を基準とした信号へシフトする第2のハイレベルシフト回路と、
該第2のハイレベルシフト回路の出力信号を増幅して、前記第2の半導体素子を駆動する第2信号を出力する第2の出力増幅回路とを備え、
前記第1の遅延時間調整回路、前記第1の比較回路、前記第1のローレベルシフト回路、前記第1のハイレベルシフト回路、前記第1の出力増幅回路、前記第2の遅延時間調整回路、前記第2の比較回路、前記第2のローレベルシフト回路、前記第2のハイレベルシフト回路及び前記第2の出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。
【0108】
(付記15)
前記第1及び第2の遅延時間調整回路は、1チップの当該半導体集積回路内に形成された抵抗、スイッチ、又は容量を備える付記11から14のいずれかに記載の半導体集積回路。
【0109】
(付記16)
前記第1及び第2の遅延時間調整回路は、1チップの当該半導体集積回路内に形成され、直列に接続された抵抗及びスイッチの列を複数個並列に接続した抵抗列回路と、1チップの当該半導体集積回路内に形成され、前記抵抗列回路とグランド端子間に接続された容量とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する付記15に記載の半導体集積回路。
【0110】
(付記17)
前記第1及び第2の遅延時間調整回路は、1チップの当該半導体集積回路内に形成され、直列に接続された容量及びスイッチの列を複数個並列に接続した容量列回路と、1チップの当該半導体集積回路内に形成され、前記容量列回路と入力端子間に接続された抵抗とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する付記15に記載の半導体集積回路。
【0111】
(付記18)
前記スイッチは、バイポーラトランジスタを有し、導通状態にする時には、前記バイポーラトランジスタのエミッタ・ベース間に高電圧を印加することにより、前記エミッタ・ベース間接合を短絡させる付記15から17のいずれかに記載の半導体集積回路。
【0112】
(付記19)
前記スイッチは、1チップの当該半導体集積回路内に形成されたスイッチ用抵抗を有し、遮断状態にする時には、前記スイッチ用抵抗に過電流を流して切断する付記15から17のいずれかに記載の半導体集積回路。
【0113】
(付記20)
前記スイッチは、1チップの当該半導体集積回路内に形成されたスイッチ用抵抗を有し、遮断状態にする時には、前記スイッチ用抵抗をレーザで切断する付記15から17のいずれかに記載の半導体集積回路。
【0114】
(付記21)
前記スイッチは、1チップの当該半導体集積回路内に形成されたスイッチ用アルミニューム配線を有し、遮断状態にする時には、前記スイッチ用アルミニューム配線に過電流を流して切断する付記15から17のいずれかに記載の半導体集積回路。
【0115】
(付記22)
前記第1及び第2の遅延時間調整回路は、1チップの当該半導体集積回路内に形成されたトリミング抵抗と、前記トリミング抵抗に接続された容量とを備え、
前記トリミング抵抗をレーザでトリミングすることにより遅延時間を調整する付記11から14のいずれかに記載の半導体集積回路。
【0116】
(付記23)
入力端子、及び前記入力端子から入力された電気信号を光信号に変換する発光素子を備えた第1の半導体チップと、
前記発光素子から発光された光信号を電気信号に変換する受光素子、及び前記受光素子から得られた電気信号を増幅する増幅回路を備えた第2の半導体チップと、を1つのパッケージ内に収容した半導体集積回路であって、
前記第2の半導体チップは、前記受光素子から得られた電気信号の立上がりエッジ又は立下がりエッジを遅延させ、遅延時間を調整可能な遅延時間調整回路を備えることを特徴とする半導体集積回路。(7)
【0117】
(付記24)
前記第2の半導体チップは、テスト信号入力端子を備える付記23に記載の半導体集積回路。
【0118】
(付記25)
前記遅延時間調整回路は、前記第2の半導体チップ内に形成された抵抗、スイッチ、又は容量を備える付記23又は24に記載の半導体集積回路。
【0119】
(付記26)
前記遅延時間調整回路は、前記第2の半導体チップ内に形成され、直列に接続された抵抗及びスイッチの列を複数個並列に接続した抵抗列回路と、前記抵抗列回路とグランド端子間に接続された容量とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する付記25に記載の半導体集積回路。
【0120】
(付記27)
前記遅延時間調整回路は、前記第2の半導体チップ内に形成され、直列に接続され容量及びスイッチの列を複数個並列に接続した容量列回路と、前記容量列回路と入力端子間に接続された抵抗とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する付記25に記載の半導体集積回路。
【0121】
(付記28)
前記スイッチは、バイポーラトランジスタを有し、導通状態にする時には、前記バイポーラトランジスタのエミッタ・ベース間に高電圧を印加することにより、前記エミッタ・ベース間接合を短絡させる付記25から27のいずれかに記載の半導体集積回路。
【0122】
(付記29)
前記スイッチは、前記第2の半導体チップ内に形成されたスイッチ用抵抗又はスイッチ用アルミニューム配線を有し、遮断状態にする時には、前記スイッチ用抵抗又はスイッチ用アルミニューム配線を切断する付記25から27のいずれかに記載の半導体集積回路。
【0123】
(付記30)
前記遅延時間調整回路は、定電流回路と容量で構成され、前記定電流回路の電流値を変化することにより遅延時間が変化する付記23又は24に記載の半導体集積回路。
【0124】
(付記31)
前記定電流回路は、前記容量に出力端子が接続されたトランジスタと、前記トランジスタの入力端子に接続された電流調整抵抗と、前記トランジスタの制御端子に接続された定電圧回路とによって構成される付記30に記載の半導体集積回路。
【0125】
(付記32)
前記定電流回路は、前記電流調整抵抗と並列に設けられ、直列に接続された抵抗及びスイッチの少なくとも1つの列を備え、前記スイッチの開閉により前記容量へ供給する電流が変化する付記31に記載の半導体集積回路。
【0126】
(付記33)
前記遅延時間調整回路により生じる信号の遅延時間の温度特性と、前記遅延時間調整回路以外の回路により生じる信号の遅延時間の温度特性は、略一致している付記23から32のいずれかに記載の半導体集積回路。
【0127】
(付記34)
前記第2の半導体チップ上に形成された前記遅延時間調整回路により生じる信号の遅延時間の温度特性と、前記第2の半導体チップ上に形成された前記遅延時間調整回路以外の回路により生じる信号の遅延時間の温度特性は、略一致している付記23から32のいずれかに記載の半導体集積回路。
【0128】
(付記35)
プラズマディスプレイパネルの電極を駆動するための半導体素子のプリドライブ回路に、付記1から8及び10から34のいずれかに記載の半導体集積回路又は付記9に記載の駆動回路を使用したプラズマディスプレイ装置。(8)
【0129】
(付記36)
前記プリドライブ回路は、サステインパルスを供給するサステイン回路用出力素子を駆動する回路である付記35に記載のプラズマディスプレイ装置。(9)
【0130】
(付記37)
交互に隣接して配置された複数の第1電極及び複数の第2電極と、
前記複数の第1電極に放電電圧を印加する半導体素子を有する第1電極駆動回路と、
前記複数の第2電極に放電電圧を印加する半導体素子を有する第2電極駆動回路とを備え、隣接する前記第1電極と前記第2電極間で放電を発生させるプラズマディスプレイ装置であって、
前記第1電極駆動回路又は前記第2電極駆動回路は、前記半導体素子を駆動する駆動回路として、付記1から8及び10から34のいずれかに記載の半導体集積回路又は付記9に記載の駆動回路を備えることを特徴とするプラズマディスプレイ装置。(10)
【産業上の利用可能性】
【0131】
以上説明したように、本発明によれば、周囲温度が変動した場合でも、各出力用半導体素子を駆動する各ドライブ回路の出力信号は最適な状態に保持されるので、PDP装置における消費電力を低い状態に維持し、安定して動作させることが可能である。これにより、低消費電力の高信頼性のプラズマディスプレイ装置が実現できる。
【図面の簡単な説明】
【0132】
【図1】プラズマディスプレイ(PDP)装置のサステイン回路の従来例の構成を示す図である。
【図2】図1のサステイン回路の動作を示す図である。
【図3】電力回収回路でのタイミングずれの影響を説明する図である。
【図4】本発明の第1実施例のPDP装置の全体構成を示すブロック図である。
【図5】第1実施例のPDP装置の駆動波形を示す図である。
【図6】第1実施例のサステイン回路の構成を示す図である。
【図7】第1実施例のサステイン回路に使用する半導体集積回路(IC)の構成を示す図である。
【図8】第1実施例のハイレベルシフト回路と出力増幅回路の構成を示す図である。
【図9】第1実施例の動作波形を示す図である。
【図10】本発明の効果を説明する図である。
【図11】第1実施例の遅延時間調整回路の具体的な構成例を示す図である。
【図12】第1実施例の遅延時間調整回路の具体的な構成例を示す図である。
【図13】第1実施例の遅延時間調整回路の具体的な構成例を示す図である。
【図14】第1実施例の遅延時間調整回路の別の構成例を示す図である。
【図15】第1実施例で使用する半導体集積回路(IC)の遅延時間の設定方法を示す図である。
【図16】本発明の第2実施例のサステイン回路の構成を示す図である。
【図17】第2実施例のサステイン回路に使用する半導体集積回路(IC)の構成を示す図である。
【図18】第3実施例のサステイン回路に使用する半導体集積回路(IC)の構成を示す図である。
【図19】本発明の第4実施例のPDP装置の全体構成を示すブロック図である。
【図20】第4実施例のPDP装置における維持放電期間の駆動波系を示す図である。
【図21】第4実施例のサステイン回路の構成を示す図である。
【図22】第4実施例のサステイン回路に使用する半導体集積回路(IC)の構成を示す図である。
【図23】ローレベルシフト回路の構成を示す図である。
【図24】第5実施例のサステイン回路に使用する半導体集積回路(IC)の構成を示す図である。
【図25】第5実施例の半導体集積回路(IC)の動作波形を示す図である。
【図26】第6実施例のサステイン回路の構成を示す図である。
【図27】従来の光伝達回路を用いたプリドライブ回路の構成を示す図である。
【図28】本発明の第7実施例の光伝達回路を用いたプリドライブ回路の構成を示す図である。
【図29】第7実施例のプリドライブ回路の遅延時間の設定方法を示す図である。
【図30】第7実施例のプリドライブ回路の遅延時間の他の設定方法を示す図である。
【図31】第7実施例のプリドライブ回路の遅延時間の他の設定方法を示す図である。
【図32】第7実施例のプリドライブ回路の遅延時間の他の設定方法を示す図である。
【符号の説明】
【0133】
10 プラズマディスプレイパネル
14 スキャンドライバ
17 アドレス回路
18 Xサステイン回路
19 Yサステイン回路
31、33、37、40 出力用半導体素子(パワーMOSFET)
60、60A−60D、80、80A、80B、85、90 半導体集積回路(IC)
61 遅延時間調整回路
62 比較回路
63 ハイレベルシフト回路
64 出力増幅回路
65 ローレベルシフト回路
【特許請求の範囲】
【請求項1】
半導体素子を駆動する半導体集積回路であって、
入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる遅延時間調整回路と、
該遅延時間調整回路の出力信号を、所定の電圧と比較する比較回路と、
該比較回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記半導体素子を駆動する信号を出力する出力増幅回路とを備え、
前記遅延時間調整回路、前記比較回路、前記ハイレベルシフト回路及び前記出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。
【請求項2】
半導体素子を駆動する半導体集積回路であって、
入力信号の立ち上がりエッジ、又は立下りエッジの遅延量を変化させる遅延時間調整回路と、
該遅延時間調整回路の出力信号を所定電圧を比較する比較回路と、
該比較回路の出力信号を、ローレベル基準電圧を基準とした信号へシフトするローレベルシフト回路と、
該ローレベルシフト回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記半導体素子を駆動する信号を出力する出力増幅回路とを備え、
前記遅延時間調整回路、前記比較回路、前記ローレベルシフト回路、前記ハイレベルシフト回路及び前記出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。
【請求項3】
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成された抵抗、スイッチ、又は容量を備える請求項1又は2に記載の半導体集積回路。
【請求項4】
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成され、直列に接続された抵抗及びスイッチの列を複数個並列に接続した抵抗列回路と、1チップの当該半導体集積回路内に形成され、前記抵抗列回路とグランド端子間に接続された容量とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する請求項付記3に記載の半導体集積回路。
【請求項5】
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成され、直列に接続され容量及びスイッチの列を複数個並列に接続した容量列回路と、1チップの当該半導体集積回路内に形成され、前記容量列回路と入力端子間に接続された抵抗とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する請求項3に記載の半導体集積回路。
【請求項6】
半導体素子を駆動する駆動回路であって、
入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる遅延時間調整回路と、
該遅延時間調整回路の出力信号を、所定の電圧と比較する比較回路と、
該比較回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記半導体素子を駆動する信号を出力する出力増幅回路とを備え、
前記遅延時間調整回路により生じる信号の遅延時間の温度特性と、前記遅延時間調整回路以外の回路により生じる信号の遅延時間の温度特性は、略一致していることを特徴とする駆動回路。
【請求項7】
入力端子、及び前記入力端子から入力された電気信号を光信号に変換する発光素子を備えた第1の半導体チップと、
前記発光素子から発光された光信号を電気信号に変換する受光素子、及び前記受光素子から得られた電気信号を増幅する増幅回路を備えた第2の半導体チップと、を1つのパッケージ内に収容した半導体集積回路であって、
前記第2の半導体チップは、前記受光素子から得られた電気信号の立上がりエッジ又は立下がりエッジを遅延させ、遅延時間を調整可能な遅延時間調整回路を備えることを特徴とする半導体集積回路。
【請求項8】
プラズマディスプレイパネルの電極を駆動するための半導体素子のプリドライブ回路に、請求項1から5及び7のいずれかに記載の半導体集積回路又は請求項6に記載の駆動回路を使用したプラズマディスプレイ装置。
【請求項9】
前記プリドライブ回路は、サステインパルスを供給するサステイン回路用出力素子を駆動する回路である請求項8に記載のプラズマディスプレイ装置。
【請求項10】
交互に隣接して配置された複数の第1電極及び複数の第2電極と、
前記複数の第1電極に放電電圧を印加する半導体素子を有する第1電極駆動回路と、
前記複数の第2電極に放電電圧を印加する半導体素子を有する第2電極駆動回路とを備え、隣接する前記第1電極と前記第2電極間で放電を発生させるプラズマディスプレイ装置であって、
前記第1電極駆動回路又は前記第2電極駆動回路は、前記半導体素子を駆動する駆動回路として、請求項1から5及び7のいずれかに記載の半導体集積回路又は請求項6に記載の駆動回路を備えることを特徴とするプラズマディスプレイ装置。
【請求項1】
半導体素子を駆動する半導体集積回路であって、
入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる遅延時間調整回路と、
該遅延時間調整回路の出力信号を、所定の電圧と比較する比較回路と、
該比較回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記半導体素子を駆動する信号を出力する出力増幅回路とを備え、
前記遅延時間調整回路、前記比較回路、前記ハイレベルシフト回路及び前記出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。
【請求項2】
半導体素子を駆動する半導体集積回路であって、
入力信号の立ち上がりエッジ、又は立下りエッジの遅延量を変化させる遅延時間調整回路と、
該遅延時間調整回路の出力信号を所定電圧を比較する比較回路と、
該比較回路の出力信号を、ローレベル基準電圧を基準とした信号へシフトするローレベルシフト回路と、
該ローレベルシフト回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記半導体素子を駆動する信号を出力する出力増幅回路とを備え、
前記遅延時間調整回路、前記比較回路、前記ローレベルシフト回路、前記ハイレベルシフト回路及び前記出力増幅回路が1チップ上に形成されていることを特徴とする半導体集積回路。
【請求項3】
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成された抵抗、スイッチ、又は容量を備える請求項1又は2に記載の半導体集積回路。
【請求項4】
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成され、直列に接続された抵抗及びスイッチの列を複数個並列に接続した抵抗列回路と、1チップの当該半導体集積回路内に形成され、前記抵抗列回路とグランド端子間に接続された容量とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する請求項付記3に記載の半導体集積回路。
【請求項5】
前記遅延時間調整回路は、1チップの当該半導体集積回路内に形成され、直列に接続され容量及びスイッチの列を複数個並列に接続した容量列回路と、1チップの当該半導体集積回路内に形成され、前記容量列回路と入力端子間に接続された抵抗とを備え、
前記複数のスイッチの開閉によって遅延時間を調整する請求項3に記載の半導体集積回路。
【請求項6】
半導体素子を駆動する駆動回路であって、
入力信号の立ち上がりエッジ、又は立下りエッジを遅延させ、その遅延量を変化させる遅延時間調整回路と、
該遅延時間調整回路の出力信号を、所定の電圧と比較する比較回路と、
該比較回路の出力信号を、出力基準電圧を基準とした信号へシフトするハイレベルシフト回路と、
該ハイレベルシフト回路の出力信号を増幅して、前記半導体素子を駆動する信号を出力する出力増幅回路とを備え、
前記遅延時間調整回路により生じる信号の遅延時間の温度特性と、前記遅延時間調整回路以外の回路により生じる信号の遅延時間の温度特性は、略一致していることを特徴とする駆動回路。
【請求項7】
入力端子、及び前記入力端子から入力された電気信号を光信号に変換する発光素子を備えた第1の半導体チップと、
前記発光素子から発光された光信号を電気信号に変換する受光素子、及び前記受光素子から得られた電気信号を増幅する増幅回路を備えた第2の半導体チップと、を1つのパッケージ内に収容した半導体集積回路であって、
前記第2の半導体チップは、前記受光素子から得られた電気信号の立上がりエッジ又は立下がりエッジを遅延させ、遅延時間を調整可能な遅延時間調整回路を備えることを特徴とする半導体集積回路。
【請求項8】
プラズマディスプレイパネルの電極を駆動するための半導体素子のプリドライブ回路に、請求項1から5及び7のいずれかに記載の半導体集積回路又は請求項6に記載の駆動回路を使用したプラズマディスプレイ装置。
【請求項9】
前記プリドライブ回路は、サステインパルスを供給するサステイン回路用出力素子を駆動する回路である請求項8に記載のプラズマディスプレイ装置。
【請求項10】
交互に隣接して配置された複数の第1電極及び複数の第2電極と、
前記複数の第1電極に放電電圧を印加する半導体素子を有する第1電極駆動回路と、
前記複数の第2電極に放電電圧を印加する半導体素子を有する第2電極駆動回路とを備え、隣接する前記第1電極と前記第2電極間で放電を発生させるプラズマディスプレイ装置であって、
前記第1電極駆動回路又は前記第2電極駆動回路は、前記半導体素子を駆動する駆動回路として、請求項1から5及び7のいずれかに記載の半導体集積回路又は請求項6に記載の駆動回路を備えることを特徴とするプラズマディスプレイ装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【公開番号】特開2006−47953(P2006−47953A)
【公開日】平成18年2月16日(2006.2.16)
【国際特許分類】
【出願番号】特願2004−353595(P2004−353595)
【出願日】平成16年12月7日(2004.12.7)
【出願人】(599132708)富士通日立プラズマディスプレイ株式会社 (328)
【Fターム(参考)】
【公開日】平成18年2月16日(2006.2.16)
【国際特許分類】
【出願日】平成16年12月7日(2004.12.7)
【出願人】(599132708)富士通日立プラズマディスプレイ株式会社 (328)
【Fターム(参考)】
[ Back to top ]