【課題】本発明は、出力駆動回路及びトランジスタ出力回路を提供する。
【解決手段】第１のスイッチ１１３のオン動作によって駆動され、出力トランジスタのゲートに高電圧電源を供給する第１のトランジスタ１１１を含む第１の駆動回路部１１０と、第１のスイッチ１１３と相補的に動作する第２のスイッチ１３３のオン動作によって生成されたワンショットパルスによって駆動され、出力トランジスタのゲート−ソースのキャパシタンスを放電させる第２のトランジスタ１３１を含む第２の駆動回路部１３０と、第１の駆動回路部１１０と並列されるように高電圧電源端と出力トランジスタのゲートとの間に配置され、第２のスイッチ１３３のオン動作によって放電した出力トランジスタのゲート電位を保持させる出力駆動電圧クランピング部１５０とを含む。 （もっと読む）

【課題】半導体装置の消費電力を低減する。
【解決手段】内部回路（ＬＫ＃２）の内部ノードに対応して対応の内部ノードの信号をラッチする複数のラッチ回路（Ｆ１−Ｆ７）をテストパス（３０２）に配置する。内部回路のＭＩＳトランジスタは、ラッチ回路のＭＩＳトランジスタよりスタンバイ状態時にゲートトンネル電流が低減される状態に設定される。 （もっと読む）

【課題】電源電圧の変動の際に、半導体装置の製造ばらつきがあったとしても、容易に誤動作しない低電圧側回路から高電圧側回路に制御信号を伝達するレベルシフト回路を提供する。
【解決手段】レベルシフト回路において、高電圧側の電源電圧変動ｄＶ／ｄｔが回路のロジックレベルに影響を与える程度に発生した時において、この変動はセット側にもリセット側にも起こることを利用し、時定数生成回路、もしくは電源電圧変動が先に起こる個所からの信号によって、第１、第２の論理回路において、誤動作の信号が通過するのをマスクして防止する。このマスクするタイミングに充分、余裕をとることにより、半導体プロセスにおける製造ばらつきが個々の素子にあったとしても、高電圧側の電源電圧変動ｄＶ／ｄｔが発生時の誤信号がフリップフロップに伝わるのを防止でき、誤動作しない低電圧側回路から高電圧側回路に制御信号を伝達する。 （もっと読む）

【課題】どの条件下でも一定のパルス幅で駆動する電源回路を提供する
【解決手段】電源回路１０は、外部回路２０と接続可能である。電源回路１０は、一定の内部電圧を外部回路２０に印加するフィードバック回路１２と、パルスのパルス幅に応じた電荷を外部回路２０に供給する電荷供給回路１４と、外部回路２０のオペレーションに対応するオペレーション状態に依存しない一定のパルスを電荷供給回路１４に供給する電源制御回路１６と、備える。 （もっと読む）

【課題】１つの回路ブロックに対して設けた複数の電源スイッチを順次オンさせていく構成において、スイッチオンのタイミングを適切に制御可能な半導体装置を提供する。
【解決手段】半導体装置は、内部回路と、内部回路へ電流を供給する複数の並列な経路にそれぞれ設けられ、導通状態又は非導通状態に制御される複数の電源スイッチと、内部回路への電源を遮断する指示又は電源を供給する指示を行なう命令部と、内部回路に電源スイッチを介して供給される電流が定常状態であるか否かを検知して検知結果を出力する変動検知部と、命令部の電源供給指示に応答して、複数の電源スイッチを順次導通状態にして内部回路への電流供給量を増やしていく際に、複数の電源スイッチを導通させるタイミングを検知結果に応じて制御する論理回路とを含む。 （もっと読む）

【課題】消費電力の増大を防止することが可能な入出力回路を提供する。
【解決手段】本発明の入出力回路は、信号の入力部に接続された第１トランジスタと、前記第１トランジスタのゲートに接続されたノードの電位を制御するための第２トランジスタと、所定電圧に基づいて前記第２トランジスタを制御するためのバイアス電圧を生成し、当該バイアス電圧を前記第２トランジスタのゲートに印加するバイアス回路と、前記入力部と出力端子との間に設けられたインバータと、一方の入力に内部電圧が印加され、他方の入力に前記インバータの出力が接続された排他的論理積回路と、前記第１トランジスタのゲートと前記排他的論理積回路との間に設けられ、前記入力部の電位に基づいて前記第１トランジスタのゲートと前記排他的論理積回路との接続を導通／遮断するトランスファゲートとを有することを特徴とする。 （もっと読む）

【課題】データ転送レートを高く保ちつつ、構成が簡素な双方向バッファ回路及び信号レベル変換回路を提供する。
【解決手段】第１の端子からの信号が入力され、第２の端子へ出力する第１の出力バッファと、前記第１の端子からの信号と前記第２の端子からの信号との論理演算により、第１の制御信号を出力可能な第１の制御回路と、前記第１の制御信号により前記第２の端子を一時的に駆動可能な第１のワンショットバッファと、前記第２の端子からの信号が入力され、前記第１の端子へ出力する第２の出力バッファと、前記第１の端子からの信号と前記第２の端子からの信号との論理演算により、第２の制御信号を出力可能な第２の制御回路と、前記第２の制御信号により前記第１の端子を一時的に駆動可能な第２のワンショットバッファと、を備える。 （もっと読む）

【課題】レベルシフトを高速に動作させる。
【解決手段】入力部２は、入力信号の立ち上がりで第１のワンショットパルス信号を生成し、入力信号の立ち下がりで第１のワンショットパルス信号と同極性の第２のワンショットパルス信号を生成し、生成した第１および第２のワンショットパルス信号を出力信号によって消失させる。レベルシフト部３は、第１のワンショットパルス信号の信号レベルを変換するレベル変換回路ＬＳ１と、第２のワンショットパルス信号の信号レベルを変換するレベル変換回路ＬＳ２とを含む。出力反転部４は、レベル変換された第１および第２のワンショットパルス信号に対応して駆動され、出力信号を生成する。保持回路１は、生成された出力信号のレベルを保持する。 （もっと読む）

【課題】負荷を短時間で安定状態にすることが可能な半導体集積回路装置を提供する。
【解決手段】例えば、スタートアップ回路ＳＴ−ＵＰと、電流バイアス回路ＩＢＩＡＳと、温度補正回路Ｔ−ＣＰＳと、スイッチ回路ＳＷ１，ＳＷ２と、プリチャージ回路ＰＣ１，ＰＣ２と、ＰＭＯＳトランジスタＭＰ１，ＭＰ２を備えた定電流回路ＩＳを設ける。ＳＴ−ＵＰは、イネーブル信号ＥＮを受けて１ショットパルス信号を生成する。ＩＢＩＡＳは、ＭＰ１のゲートを駆動し、例えば正の温度特性を備えた電流Ｉ１を生成する。Ｔ−ＣＰＳは、ＭＰ２のゲートを駆動し、例えば負の温度特性を備えた電流Ｉ２を生成する。ＳＷ１，ＳＷ２は、ＥＮが非活性の際にＩＢＩＡＳおよびＴ−ＣＰＳの電源を遮断する。ＰＣ１，ＰＣ２は、ＳＴ−ＵＰからの１ショットパルス信号を受けて、ＭＰ１，ＭＰ２を一定期間オーバードライブする。 （もっと読む）

【課題】出力信号のリンギングを抑制することのできる出力回路を提供する。
【解決手段】ドライブトランジスタ（１）は、内部信号に応答して第１の電源ノード（３００）上の電圧を出力ノード（６）へ伝達する。比較回路（４９０）は、内部信号出力タイミングを規定するクロック信号（φｃｋ）に応答して活性化されて、第１の電源ノード（３００）上の電圧と基準電圧（Ｖｒｅｆ）とを比較する。トランジスタ素子（４９２）が、比較手段の出力信号に応答して第２の電源ノード（Ｖｃｃ）と第１の電源ノードとの間に電流の流れを生じさせる。このとき、第１の電源ノードの電位上昇時間は、クロック信号の遷移時間よりも長い。 （もっと読む）

【課題】 ｐｕｌｌ−ｄｏｗｎ抵抗が端子に設けられている場合においても、
ＡＣ特性を改善することを目的とする。
【解決手段】 半導体内部電源電圧よりも高電圧の外部信号線に接続される出力端子部６と、フローティングＮウェルを有し複数のＰチャネル型トランジスタ５２、５３、５４とアナログスイッチ５１ａにより構成され半導体内部信号を外部へ出力するハイ側出力回路部と、複数のＮチャネル型トランジスタ５５、５７が直列に接続され半導体内部信号を外部へ出力するロー側出力回路部とを備えた半導体装置の入出力回路において、前記アナログスイッチを構成するＰチャネル型トランジスタ５１ａの閾値電圧を他のトランジスタの閾値電圧より低く設定した。
（もっと読む）

エッジレートの制御回路及び方法は、多様な回路装置及び方法を用いてインプリメントされる。そのような方法の１つを使用して、バスの出力信号は、分離スイッチ(106)を用いてトランジスタ(108)のゲートから帰還コンデンサ(106)を切り離すことによって制御される。トランジスタ(108)は、出力信号を制御するのに用いられる。スイッチ(112)を用いて帰還コンデンサ(116)に選択的に結合される電荷分配コンデンサ(114)を用いて、所定量の電荷が、帰還コンデンサ(116)から取り除かれる。スイッチ(112)は、出力電圧に達した出力信号に応答してイネーブルとなり、かつ、基準電圧に達した電荷分配コンデンサ(114)に応答してディスエーブルとなる。
（もっと読む）

【課題】外部からの入力を完全に遮断して、低消費電力化を達成することが可能な実装基板の電源制御装置および半導体基板を提供することを目的とする。
【解決手段】集積回路を実装する実装基板の電源制御装置において、半導体基板１０１に実装されるＩ／Ｏパット１１１、１１２と、半導体基板に実装されるＶｃｃ１系、３系電気回路１２１、１３１と、Ｉ／Ｏパット１１１とＶｃｃ１系電気回路１２１間に接続されるＶｃｃ４系アイソレータ部１５０と、Ｉ／Ｏパット１１６とＶｃｃ３系電気回路１３１間に接続されるＶｃｃ４系アイソレータ部１６０とを備えている。 （もっと読む）

【課題】集積回路装置における出力ドライバの駆動強度を制御するためのシステムおよび方法を提供する。
【解決手段】集積回路装置における出力ドライバの駆動強度を制御するためのシステムおよび方法は、代表的な実施例において、不感帯を必要とすることなく単一の基準電圧および単一のコンパレータを用いる。この発明の技術は、出力電圧が常に、単一の基準電圧によって設定される目標レベルの駆動強度から最下位の１ビット以内にあることを保証する。 （もっと読む）

【課題】 消費電力の増大を防止することが可能な入出力回路および半導体入出力装置を提供する。
【解決手段】 トライステート出力回路（入出力回路）１は、イネーブル信号ｏｅに基づいて出力パッドＰＡＤｏを駆動するＰ−ＭＯＳトランジスタ６５と、Ｐ−ＭＯＳトランジスタ６５のゲートに接続されたノードｐｇの電位を制御するためのＰ−ＭＯＳトランジスタ６４と、イネーブル信号ｏｅの信号レベルが遷移した際に所定時間幅のパルス信号ｏｅ５および−ｏｅ５を出力するワンショットパルス発生回路１０と、パルス信号ｏｅ５および−ｏｅ５が出力されている期間、Ｐ−ＭＯＳトランジスタ６４を制御するためのバイアス電圧Ｖbiasを生成し、バイアス電圧ＶbiasをＰ−ＭＯＳトランジスタ６４のゲートに印加するバイアス回路３０とを有する。 （もっと読む）

【課題】 ヒューズ素子のプログラムにかける時間を短縮し、以てシステムＬＳＩの検査コストの増大を抑制する。
【解決手段】 ヒューズ素子３１とプログラムトランジスタ３２とを直列接続し、フリップフロップ２３が起動信号に応答してプログラムトランジスタ３２をオンさせることによりヒューズ素子３１のプログラムを開始し、ヒューズ素子３１とプログラムトランジスタ３２との接続点の電圧の変化を通じてヒューズ素子３１の抵抗値の変化を２入力ＮＡＮＤ回路３５にて監視しつつ、ヒューズ素子３１の抵抗値が所定の抵抗値まで増加した時点で２入力ＮＡＮＤ回路３５が終了信号を出力する。フリップフロップ２３は、この終了信号に応答してプログラムトランジスタ３２をオフさせることによりヒューズ素子３１のプログラムを自動的に終了する。これにより、ヒューズ素子３１の抵抗値を最小限のプログラム時間で所定値まで増加させる。 （もっと読む）

低速出力エッジを有するバッファ回路が記載されている。パルスのより高値の電流が、ワンショットタイミング回路から駆動されて、出力ＭＯＳＦＥＴのターンオンか又はターンオフの開始を加速させるために、電流パルスが前記バッファの該出力ＭＯＳＦＥＴの制御ゲート内へと注入される。前記開始とターンオン及びターンオフとに至る時には、より低値の電流源が、前記出力ＭＯＳＦＥＴの前記ゲートを駆動するために継続する。一実施形態において、ワンショットは、入力信号の立ち上がりエッジと立ち下がりエッジとからトリガされる。前記より高値の電流パルスの効果は、バッファによる回路遅延を低減することである。更にまた、温度、供給電圧、及びプロセスの変動が起きる時に、実質的に一定となるようバッファ回路の遅延を維持するために、温度に応じるように、及び供給電圧に応じるように、パルス幅を設計することができる。

（もっと読む）