【課題】駆動回路の低駆動電圧化に対応し、入力信号の電圧振幅が小さい場合にも十分な
振幅変換能力を有するレベルシフタを提供する。
【解決手段】信号の電圧振幅の変換部分に、カレントミラー回路１５０および差動回路１
６０を利用したレベルシフタを用いる。トランジスタ１０５、１０６を介して差動回路１
６０に入力された信号の電位差を増幅して出力するため、入力信号の電圧振幅が小さい場
合にも、トランジスタのしきい値の影響を受けることなく、正常な電圧振幅の変換を可能
とする。 （もっと読む）

【課題】駆動回路の低駆動電圧化に対応し、入力信号の電圧振幅が小さい場合にも十分な
振幅変換能力を有するレベルシフタを提供する。
【解決手段】信号の電圧振幅の変換部分に、カレントミラー回路１５０および差動回路１
６０を利用したレベルシフタを用いる。トランジスタ１０５、１０６を介して差動回路１
６０に入力された信号の電位差を増幅して出力するため、入力信号の電圧振幅が小さい場
合にも、トランジスタのしきい値の影響を受けることなく、正常な電圧振幅の変換を可能
とする。 （もっと読む）

【課題】広いダイナミックレンジと良好な周波数特性を得ることができる信号出力回路を提供する。
【解決手段】実施形態の信号出力回路は、ゲート端子へ一定の電圧Ｖｇが印加され、ソース端子へ入力信号ＩＮが印加されるゲート接地型のＮＭＯＳトランジスタ１と、ゲート端子がＮＭＯＳトランジスタ１のドレイン端子に接続され、ソース端子から出力信号ＯＵＴが出力されるソースフォロワであるＮＭＯＳトランジスタ２とを備える。この信号出力回路は、バックゲートバイアス生成部３が、ＮＭＯＳトランジスタ１およびＮＭＯＳトランジスタ２のバックゲート端子へ印加する共通のバックゲートバイアス電圧Ｖｂを生成する。 （もっと読む）

【課題】電源電圧などの回路の動作条件の変動に関わらず、デューティ比の変動を抑圧、低減する。
【解決手段】差動増幅回路１と、この差動増幅回路１において差動対を構成する２つのＭＯＳトランジスタ２１，２２のソース同士の接続点における電位に基づいて閾値電圧を生成する閾値電圧生成回路２と、インバータ動作における閾値電圧を、閾値電圧生成回路２により生成された閾値電圧に設定可能に構成された閾値電圧可変インバータ回路３とが設けられることにより、インバータ動作における閾値電圧が、差動増幅回路１の出力振幅の中心電圧に設定でき、電源電圧の変動などが生じてもインバータの入出力間におけるデューティ比の変動が抑圧、低減できるものとなっている。 （もっと読む）

【課題】単独の動作モード信号で動作モードを切り替えるコンパレータ回路において、コンペアモードでコンパレータ回路の出力値が確定した後も、入力部から出力部に向けて不要な電流が流れてしまう。
【解決手段】本発明の集積回路では、コンパレータ回路に、入力部および出力部の間の、リーク電流が通る電流パスに含まれるトランジスタを制御する論理回路を追加する。この論理回路は、動作モード信号と、コンパレータ回路の出力信号とを入力し、コンパレータ回路の出力信号が確定した後は電流パスを遮断状態にする。 （もっと読む）

ＢｉＣＭＯＳプロセストランジスタを用いる混合又はハイブリッドモードドライバが、ドライバのプルアップ部の電圧に調和するプルダウン電流を生成するため電流ステアリング回路（電圧駆動差動対の代わりに）を有する。ドライバは、速度を速め、生成する出力同相電圧ゆらぎが一層小さい。回路２００が、出力端子（ＯＵＴＰ、ＯＵＴＮ）を介して電流を供給して負荷１０４を駆動するドライバ２０２（これは、電圧モードと電流モードの組み合わせを用いる）を有する。ドライバ２０２は、ＮＰＮトランジスタ（Ｑ１、Ｑ２、Ｑ７、Ｑ８）、電流源（１０６、２０４、２０６）、及び電流ステアリング回路３０４を有する。電流ステアリング回路３０４は、フィードフォワード・レジスタ・キャパシタ（ＲＣ）ネットワーク（Ｒ５、Ｒ６、Ｃ２、Ｃ３）、入力ＮＰＮトランジスタ（Ｑ９、Ｑ１０）、出力ＮＰＮトランジスタ（Ｑ５、Ｑ６）、電流源（２０８、２１０）、レジスタ（Ｒｌ〜Ｒ４及びＲ７〜Ｒ８）、及びバイパスキャパシタＣ１を有する。ＮＰＮトランジスタはＰＮＰトランジスタで置き換えてもよい。
（もっと読む）

【課題】 波形整形のための信号処理機能を有するインターフェイス回路において、波形整形のために付加される回路の影響で、消費電力が大きくなってしまう。また、システム内では複数の基板がバックプレーンに接続されるため、距離が近いものから遠いものまでが混在することになるが、距離に応じて基板を換えるわけではなく、共通の基板を用いるため、インターフェイス回路は最も遠い場合に対応する構成で準備する必要がある。すなわち、最も距離が長いものに対応した波形整形回路を準備し、それらを伝送距離が短い場所でも使用することになり、全体の消費電力が増大するという問題が生じる。
【解決手段】 本発明のインターフェイス回路は、波形整形回路の一部または全ての動作を停止させる。これにより、伝送距離に応じて、インターフェイス回路内の波形整形回路の動作範囲の切りかえを可能とし、波形整形回路の中の動作範囲を制限することができ、インターフェイス回路、インターフェイス回路を含むＬＳＩやサーバ装置の消費電力を低減できる。 （もっと読む）

【課題】デプレション型の単極性のトランジスタでも動作可能な論理回路を提供することを課題とする。
【解決手段】ソースフォロワ回路と、該ソースフォロワ回路の出力部が入力部に接続され、具備するトランジスタのすべてが単極性の論理回路と、を有し、ソースフォロワ回路に接続されている低電位側の配線の電位は、該トランジスタのすべてが単極性の論理回路に接続されている低電位側の配線よりも低くして論理回路を構成する。このようにすることで、デプレション型の単極性のトランジスタでも動作可能な論理回路を提供することができる。 （もっと読む）

【課題】プロセスミスマッチ等によるサンプルごとの検出電圧レベルのばらつきを低減させることができ、高速動作を行うことが可能な検出回路を提供する。
【解決手段】１対のシリアルデータ信号の一方が反転入力端に入力され、他方が非反転入力端に入力される第１検出用レシーバ回路と、１対のシリアルデータ信号の一方が非反転入力端に入力され、他方が反転入力端に入力される第２検出用レシーバ回路と、第１検出用レシーバ回路及び第２検出用レシーバ回路の各出力信号に基づいて、入力検出及び切断検出の少なくとも一方を行う検出回路とを備え、第１検出用レシーバ回路及び第２検出用レシーバ回路は、それぞれ第１差動入力回路及び第１負荷回路を含む差動増幅回路と、差動増幅回路の閾値に設ける第１オフセット制御回路とを有し、第１負荷回路はドレインが独立でゲートを共通とし、ゲートに所定の電圧が印加される１対のＭＯＳトランジスタを含んで構成される。 （もっと読む）

【課題】 外部機器の出力タイプに合わせてシンク型とソース型とに容易に切換えることができ、且つ製作コストを低減できる入力インタフェース回路を提供すること。
【解決手段】 入力インタフェース回路は、外部機器５０に接続された端子Ａ，Ｂと、ディップＳＷ８，９と、端子Ａに接続されたＦＥＴ３０を含むＶＣＣバイパス回路２２と端子Ｂに接続されたＦＥＴ４０を含むＧＮＤバイパス回路２３と、ＶＣＣバイパス回路２２のＦＥＴ３０とＧＮＤバイパス回路２３のＦＥＴ４０を駆動する為のＦＥＴ駆動回路２１と、ディップＳＷ８，９の設定信号に基づいてＦＥＴ駆動回路２１を制御する制御部３と、ＮＰＮ入力対応モードのとき端子Ａからの入力信号レベルを低く変換して制御部３へ出力するシンク用レベル変換回路２４と、ＰＮＰ入力対応モードのとき端子Ｂからの入力信号レベルを低く変換して制御部３へ出力するソース用レベル変換回路２５とを設けた。 （もっと読む）

【課題】複雑な遅延回路を用いずにプリエンファシスの信号を生成し、また、プリエンファシスの強度を変化させても、出力のコモンモードレベルが変化しない出力回路を提供する。
【解決手段】信号入力に比例した出力電流を生成する相互コンダクタンス回路と、前記信号入力からプリエンファシス電流を生成するプリエンファシス電流出力回路と、プリエンファシス電流出力回路の出力のＡＣ電流成分を、調整電圧入力に基づく所定の係数で増幅するプリエンファシス電流調整回路と、前記相互コンダクタンス回路の出力電流と前記プリエンファシス電流調整回路の出力電流とが流れ、出力を生成する負荷回路とを備える。 （もっと読む）

【課題】増幅回路の利得を補償するためにＧｍ補償バイアス電圧を与えても、増幅回路の出力電流電圧の変動が少なく、出力信号の歪み特性が良好な半導体装置を提供する。
【解決手段】半導体装置において、利得制御回路と、前記利得制御回路により利得が一定に制御された第１の回路と、前記第１の回路に対するバイアス回路とを備え、前記第１の回路は、第１のトランジスタと負荷抵抗とを有し、前記第１の回路の増幅率又は減衰率は前記第１のトランジスタの相互コンダクタンスと前記負荷抵抗の抵抗値との積に比例し、前記負荷抵抗に印加される電圧を前記半導体装置の出力とし、前記バイアス回路は、前記第１のトランジスタに流れるドレイン電流に比例した電流と前記負荷抵抗値に反比例した電流との差分電流を生成して出力し、前記バイアス回路の出力は前記第１の回路の出力ノードに接続される。 （もっと読む）

【課題】差動回路の入力トランジスタのホットキャリア劣化を遅らすことができる差動制御回路を提供する。
【解決手段】動作モード設定回路をなすアップダウンカウンタ２４は、最上位ビット出力信号Ｓ０を動作モード設定信号として出力する。第１の分配回路２８は、最上位ビット出力信号Ｓ０がＨレベルとされる第１の動作モード時には、入力信号ＳＩＮを第１の入力トランジスタ１９のゲートに与えると共に、基準電圧ＶＲＥＦを第２の入力トランジスタ２０のゲートに与え、最上位ビット出力信号Ｓ０がＬレベルとされる第２の動作モード時には、入力信号ＳＩＮを第２の入力トランジスタ２０のゲートに与えると共に、基準電圧ＶＲＥＦを第１の入力トランジスタ１９のゲートに与える。 （もっと読む）

【課題】低電圧から動作し、回路電流の変化が少なく、低周波から信号を通せ、半導体集積回路上に形成して好適とされるバッファ回路を提供する。
【解決手段】電流駆動されたＭＯＳトランジスタＭ１のゲートには入力電圧が印加され、ソースから出力電圧を出力するソースフォロワ回路において、バックゲート電圧が印加され、バックゲート電圧を制御することで前記ソース電圧が所望の値になるようにする。ＯＰアンプＡ１の正相入力端子に、ゲートにバイアス電圧が印加されたＭＯＳトランジスタＭ２のソースが接続され、ＯＰアンプＡ１の出力電圧が前記バックゲート電圧として供給される。 （もっと読む）

【課題】高速シリアルデジタルデータ信号送信器ドライバ回路網を提供すること。
【解決手段】約１０Ｇｂｐｓの範囲のシリアルビットレートを有する高速シリアルデータ信号を出力するための送信器ドライバ回路網であって、メインドライバステージとポストタップドライバステージとだけを有するＨツリードライバ回路網を備えている、回路網であって、該Ｈツリードライバ回路網の一部分を形成する少なくとも１つのトランジスタが、さらに、該回路網に対する静電放電保護を提供する、回路網。 （もっと読む）

差動シグナリング回路網、電流源コントローラおよびトランジスタ実装電流源の対を有するディジタルデータ送信装置が開示される。前記電流源コントローラは、前記差動シグナリング回路網の検出された動作モードに基づいて電流源制御信号を生成する。前記トランジスタ実装電流源の対は、前記電流源制御信号に応答して、前記差動出力端子における前記出力電圧レベルを調整するために、供給源電流を選択的に生成する。また、前記ディジタルデータ送信装置は、電流源バルクバイアス信号を生成する電流源バルクバイアス回路も有し、前記電流源バルクバイアス信号は、前記差動シグナリング回路網がある動作モードで動作時に、前記トランジスタ実装電流源の対間の電流リークを遅延させる。
（もっと読む）

【課題】 入力回路の回路特性ばらつきが信号受信動作に与える影響が無視できないような信号伝送システムにおいて、半導体集積回路の端子数が増加せず、半導体集積回路の外部に新たな信号観測手段、ばらつき調整量計算手段を付加する必要がなく、高速動作が可能で、常時信号受信動作を続けることができる低オフセット入力回路の実現方法を提供する。
【解決手段】 入力回路４０と、オートゼロアンプ４２と、アナログディジタル変換回路４３と、符号化回路４４と、信号保持回路４５とからなる信号受信回路において、入力回路４０の出力誤差信号をオートゼロアンプ４２で増幅し、その信号をディジタル化および、必要に応じて符号化した信号を保持回路４５で保持し、その保持された信号で入力回路４０の回路特性ばらつきを調整する。 （もっと読む）

【課題】ＭＯＳトランジスタの温度特性に起因する出力電圧の変動を低減することが可能なソースフォロワ回路を低コストに提供する。
【解決手段】第１実施形態のソースフォロワ回路１０は、各トランジスタＭＮ２，ＭＰ４を組み合わせて両者の温度特性を相補させたカレントミラー回路である出力回路１２の前段に、出力回路１２の温度特性を補正するための温度特性補正回路１１が接続されている。そして、温度特性補正回路１１を構成する各抵抗Ｒ１，Ｒ２の抵抗比を０．５に設定することにより、ソースフォロワ回路１０の出力電圧ＶＯＵＴの温度特性を平坦化させ、温度特性に起因する出力電圧ＶＯＵＴの変動を無くすことができる。また、温度特性補正回路１１は簡単な構成であるため低コストに実現できる。 （もっと読む）

【課題】
従来のカレントモード出力ドライバ回路と比べてより消費電力の少ない、プリエンファシス機能を有する出力ドライバ回路を提供する。
【解決手段】
本発明に係る出力ドライバ回路は、第１のデータ信号を受信し、第１のデータ信号に基づいて第２のデータ信号を出力する複数の、電流減算を実施する第１の差動対をもつ、プリドライバ段と、電気的にプリドライバ段と接続され、プリドライバ段からの第２のデータ信号を受信する、伝送ラインに出力信号を伝送する第２の差動対をもつ、出力ドライバ段とを備えている。 （もっと読む）

【課題】信号の出力の有無に関わらず、終端されているかどうかを正しく検出するバッファ回路、そのようなバッファ回路を備えた終端検出装置、及び終端検出方法を提供する。
【解決手段】バッファ回路（１３０）は、出力端子（１３）を備えて、前記出力端子から０Ｖより大きな信号を出力する出力回路（１０）と、出力端子から流れ出る電流に基づいて、出力端子が終端されているか否かを判別する判別器（２０）と、を有する。 （もっと読む）