【課題】静電容量検出回路において、デルタシグマ型ＡＤ変換器の精度（量子化ノイズ）を劣化させることなく、データ更新レートを短縮する。
【解決手段】デルタシグマ型ＡＤ変換器１６から出力されるＮビットのデジタルデータAD_OUTのデータ更新レートを短縮するために、デルタシグマ型ＡＤ変換器１６のサンプリング・クロックADC_CLKの周波数は、電荷増幅器１４のアンプ・クロックAMP_CLKの周波数より高く設定される。また、トラックホールド回路１５を電荷増幅器１４とデルタシグマ型ＡＤ変換器１６の間に挿入することにより、電荷増幅器１４の電荷転送モードにおける出力電圧AMP_OUTだけを周期的に取り込んで保持するようにしている。 （もっと読む）

【課題】縞模様のような一定パターンの複数の画素からなる画像データがパケットをまたぐような期間続いた場合でも、復号値が縞模様を表す一定パターンとなるような符号化を行う。
【解決手段】予測符号化回路１００は、減算器１０１にパケットの先頭を示す画素データが入力され、かつ、一致検出部１１０からの一致検出信号が論理値「０」であるときは、先頭データをセレクタ１１６及び１１７を通して量子化することなくそのまま外部へ出力する。ここで、縞模様のような一定パターンの複数の画素からなる画像データがパケットをまたぐような期間続いた場合、一致検出部１１０は論理値「１」の検出信号を出力してレジスタ１１６を端子１の入力を選択するように切り替え、レジスタ１０８に保持されている直前のパケットの復号値をレジスタ１１６及び１１７を通して外部へ出力する。 （もっと読む）

【課題】情報処理に必要なビット操作が多様化し、必要な処理も複雑化している。
【解決手段】情報処理装置１０は入力レジスタ１２に格納されたデータをビットごとに操作し、その結果を出力レジスタ１４に格納する。セレクタ回路１８は、入力レジスタ１２からの１２８ビットの入力データから１ビットの出力データを選択する。アンド回路２０は、対応するセレクタ回路１８からのデータが有効な場合にのみ、当該データを出力レジスタ１４の対応するビットに出力する。制御信号生成器１６は各セレクタ回路１８に、選択すべきビットの番号を示すセレクト信号を入力するとともに、各アンド回路２０に、セレクタ回路１８から入力されたデータが有効か無効かを示す信号を入力する。 （もっと読む）

【課題】 アダマール変換係数のＤＣ係数と３つのＡＣ係数を各々２段の演算で計算して、それら４つの係数を同じタイミングで計算することができ、全体として高速な変換技術を提供する。
【解決手段】 加減算部１０６は、入力端子１０１乃至１０４から入力した変換対象の４つの整数データのそれぞれを加減算し、中間データを生成する。減算部１１１は入力端子１０１に入力したデータから中間データを減算してＤＣ係数データを生成し、出力端子１１２より出力する。加算部１１２乃至１１４は、減算部１１１と同じタイミングで、入力端子１０２乃至１０４に入力したそれぞれのデータに中間データを加算してＡＣ係数データを生成し、出力端子１２２乃至１２４から出力する。 （もっと読む）

【課題】１ビットオーディオ信号に対するイコライジングを高品質なままリアルタイムに実行可能な装置を提供すること。
【解決手段】イコライジング機能を有するフィルタ処理部２００を構成する４個のバイクワッドフィルタ２１０、２３０、２５０、２７０におけるフィルタ間に、並列処理可能にするタイミング合わせのための遅延器２９０、２９１、２９２を設けた構成としたので、各バイクワッドフィルタ２１０、２３０、２５０、２７０のフィルタリング演算を並列処理することができる。この結果、１ビットオーディオ信号に対するイコライジングを音質を劣化させずリアルタイムに実現可能となる。 （もっと読む）

【課題】特にマシン語のプログラムデータの圧縮符号化および復号処理を行うために用いて好適なデータ処理方法を提供する。
【解決手段】ＲＩＳＣによるマシン語のプログラムデータは、データ長が３２ビットの固定フォーマットで決められた所定領域に対して、同じ意味のコードが格納されるため、ＬＺ７７符号による符号化を行う際のスライドが４バイト毎に一致する可能性が高くなる。そこで、バイト単位でプログラムデータの４バイト毎に小さい値の変換アドレス値TAddressを割り当てる変換テーブルを用いて、アドレス値Addressを変換する。そして、値が「０」〜「１５」までの変換アドレス値TAddressを、符号長が４ビットの符号に符号化し、値が「１５」〜「２５５」の変換アドレス値TAddressを符号長が８ビットの符号に符号化する。 （もっと読む）

【課題】予定外に連続して割り込みが発生した場合に、後に発生した不要な割込みをマスクして正常に割込みを行い、ＡＤ変換データを読み込むことができる回路構成とし、より信頼性の高いＡＤ変換装置、電流検出器およびディジタルサーボ制御装置を提供する。
【解決手段】割込み信号セレクタ１９の後段にカウンタ２４によるマスク信号２５とＯＲ素子２６で構成された割込み信号マスク回路２７を備え、割込み信号発生後の一定時間、割込み信号をマスクする。 （もっと読む）

【課題】低消費電力で信号の歪みやＳＮＲ劣化が少ないディジタルアナログ変換器を提供する。
【解決手段】シフトレジスタＳＲＥＧ、１ビットディジタルΔΣ信号を入力し、一対の信号を出力するスイッチ回路ＳＷ１〜ＳＷ（Ｎ）、出力された一対の信号を入力して一対の信号として出力するインピーダンス素子ＩＭＰ１〜ＩＭＰ（Ｎ）、出力された一対の信号の一方を入力する反転入力端子ＯＰＡａ、他方を入力する非反転入力端子ＯＰＡｂ、１ビットディジタルΔΣ信号をディジタルアナログ変換した信号を出力する出力端子１０２を備える演算増幅器ＯＰＡ、反転入力端子ＯＰＡａと出力端子１０２とに接続されるインピーダンス素子ＩＭＰ０−Ｎ、非反転入力端子ＯＰＡｂに一端が接続され、他端に基準電圧が与えられるインピーダンス素子ＩＭＰ０−Ｐによりディジタルアナログ変換器を構成する。 （もっと読む）

【課題】２種類以上の固定長符号で構成される符号化画像データを、効率的に可変長符号化する。
【解決手段】固定長符号のそれぞれを、入力符号として取得する。入力符号の固定長符号化方法を判定する。入力符号を可変長符号に変換する。何れかが生成した可変長符号を、入力符号を可変長符号化した結果として出力する。対応する固定長符号化方法が予め設定されており、入力符号が対応する固定長符号化方法によって符号化されている場合に、対応する固定長符号化方法によって生成された固定長符号を可変長化する方法として予め設定された可変長符号化方法を用いて、入力符号を可変長符号に変換する。 （もっと読む）

【課題】従来、符号化装置内に復号装置を備えなければならない。
【解決手段】符号化装置は、メモリ１０１と、メモリ１０１に蓄積された複数のディジタル信号データをビット単位に比較し、ディジタル信号データの最上位ビットから最初に異なると判定したビットまでの位置情報を求める位置選定器１０４と、符号化に最適な符号語長となるｒビットを選択する符号語長選定器１０５と、位置情報及び符号語長に基づいて、メモリ１０１に蓄積された複数のディジタル信号データからｒビットを抽出して符号語列として出力する符号化器１０２と、位置情報、符号語長及び符号語列を所定規則に則ってフォーマット化し、ビットストリームとして出力するフォーマット器１０３と、出力されたビットストリームの符号長から次の連続した映像のディジタル信号データの符号化に使用する符号語長を算出する制御器１０６とを有する。 （もっと読む）

【課題】素子不整合を低減する改良型シグマデルタノイズ整形ＤＡＣを提供する。
【解決手段】符号付きバイナリデータを受け取り、符号付き指標データを供給する指標エンコーダを持ち、符号付き指標データは、正指標データおよび負指標データを含む。正指標データに応答して正入力データを受け取り、負指標データに応答して負入力データを受け取るシャッフラを持ち、デコーダはシャッフラ４０から出力データを受け取り、復号化データをアナログ出力ステージに供給する。 （もっと読む）

【課題】容易に既存の符号化方式と組み合わせることができ、かつ、送信側だけに機能を
追加するだけで、効果的に量子化ノイズの耳障り感を低減することが可能な符号化装置を
実現する。
【解決手段】第ｎサンプル目のディジタル音響信号サンプルｘ_ｎとフィードバック信号サンプルとを加算して加算結果を得るステップと、入力された信号をサンプル毎に符号化する所定の符号化方式により加算結果から符号化信号を生成するステップと、符号化信号から上記符号化方式に対応する復号化方式により復号化信号サンプルを生成するステップと、復号化信号サンプルからディジタル音響信号サンプルを減算して減算結果を得るステップと、減算結果を１サンプリング時間遅延させてフィードバック信号サンプルを得る遅延ステップと、をディジタル音響信号サンプルｘ_ｎの入力がｘ_ｎ＋１、ｘ_ｎ＋２、・・・と継続する間、繰り返し実行する。 （もっと読む）

【課題】 圧縮処理されたデータの復号化を単純な回路構成と簡易な制御により実現するデータ復号化装置およびデータ復号化方法を提供する。
【解決手段】 符号化データを受信するデータ受信部と、テーブル中の符号について下位側にビット値０が付加されて所定ビット長となった第１付加符号の値と、下位側にビット値１が付加されて所定ビット長となった第２付加符号の値とのそれぞれと大小比較する比較部と、比較部による比較の結果、データの値が、第１付加符号の値以上かつ第２付加符号の値以下であった場合に、それら第１付加符号および第２付加符号の元となった符号に対応テーブルで対応付けられているデータ値を復号化データとして出力する出力部を備えた。 （もっと読む）

【課題】バイナリコードで演算する加算器が不要で、高速、低消費電力で動作することが可能な線形性改善回路、ΣΔＡ／Ｄ変換器、および受信装置を提供する。
【解決手段】線形性改善回路１０は、ｎビットのＡ／Ｄ変換器の前回の出力コードに応じた第１シフト量を生成する第１シフト量生成部１２と、入力コードデータを、供給される第１シフト量をもってビットシフトして出力する第１シフタ回路１３と、第１シフタ回路の出力を格納し、格納データを第１シフタ回路の入力コードデータとして出力して第１シフタ回路とループ回路を形成し、かつ、格納コードデータを第２シフト量として出力するレジスタと、Ａ／Ｄ変換器の出力コードを供給される第２シフト量をもってビットシフトしてｎビットのＤ／Ａ変換器に出力する第２シフタ回路１６と、を有する。 （もっと読む）

【課題】予測符号化と可変長符号化とを併用した圧縮符号化アルゴリズムにより圧縮符号化された画像データをデコードする際のデコード性能を向上させる。
【解決手段】水平方向に並んだ２つの処理対象画素の各々についての予測誤差がゼロである場合に、各処理対象画素の真上に位置する画素の画素値、左側の処理対象画素の左上および左隣に位置する各画素の画素値から当該右側の処理対象画素の画素値を算出する。一方、上記２つの処理対象画素のうちの左側のものの画素値については、同右側の処理対象画素の画素値の算出過程で必然的に求まる。 （もっと読む）

【課題】データが記憶された複数の位置からそのデータが最近に書き込まれた位置を選択できる可能性を高める。
【解決手段】連想メモリセルアレイ２６内の特定の文字データが記憶された複数のアドレスを表す信号MATCHが入力されると、ラッチ９０、ＡＮＤ回路９２、ＯＲ回路９４によって、複数のアドレスの少なくとも一部がローアドレス領域内にあるかどうかが判定され、ラッチ９０、ＮＯＴ回路９６、ＮＡＮＤ回路９８、ＡＮＤ回路１００によって、複数のアドレスの少なくとも一部がローアドレス領域内にある場合にハイアドレス領域からの信号MATCHがマスクされ、プライオリティエンコーダ１０２が、マスクされずに入力された信号MATCHが表すアドレスのうちの最大のアドレスを、複数のアドレスのうちの選択すべきアドレスとして出力する。 （もっと読む）

【課題】複数の文字列の各々に割り当てられた複数のビット長を複数の符号に変換する際の処理時間を短縮する。
【解決手段】ハフマンテーブル復号回路において、文字に割り当てられたビット長の入力に応じて、各文字に割り当てられたビット長をｂｌ［Ｎ］に格納し、同じビット長が割り当てられた文字列の中での各文字列の順番をｃｏｄｅ＿ｆｉｎ［Ｎ］に格納する。また、同じビット長が割り当てられた文字の数をｂｌ＿ｃｏｕｎｔ［Ｍ］に格納し、これに基づき、同じビット長を有する最小符号をｃｏｄｅ＿ｍｉｎ［Ｍ］に格納する。これにより、セレクタ３１が、ｃｏｄｅ＿ｍｉｎ［Ｍ］に格納された複数の最小基準のうちｂｌ［Ｎ］で指定された最小符号を取り出し、加算回路３２が、これをｃｏｄｅ＿ｆｉｎ［Ｎ］に格納された値に加算する処理を並列に行い、その結果を文字に割り当てられた符号とする。 （もっと読む）

【課題】品質の低下を抑制しながら、簡素な処理でデジタルデータを圧縮または伸張する。
【解決手段】共通ビット数検出部１２０は、デジタルデータを構成する複数のデジタル値を、最上位ビットからビット単位で比較していくことにより、複数のデジタル値間でビット値が共通する、最上位ビットからのビット数を共通ビット数として検出する。圧縮部１３０は、デジタル値の最上位ビットから、共通ビット数検出部１２０により検出された共通ビット数分のビットデータを破棄し、かつ当該デジタル値の最下位ビットから、予め設定された全体破棄ビット数から共通ビット数を減算した下位側破棄ビット数分のビットデータを破棄する。 （もっと読む）

【課題】マーカと区別する判別データの削除および挿入を処理性能の低下を伴わずに処理するデコード装置およびエンコード装置を提供する。
【解決手段】本発明のデコード装置は、符号化データを保持するメモリと、前記符号化データを比較する比較器と前記符号化データからデータを削除する削除部を持つ第１のデコード回路と、前記第1のデコード回路の出力データを復号化する第２のデコード回路と、復号化されたデータを保持するメモリを備える。 （もっと読む）

【課題】高解像度テレビジョンシステムにおいて符号化データを伝送するのに用いられる、トランスポート・データパケットを組み立てる方法および装置を提供する。
【解決手段】不完全なデータ・パケットは空白（ゼロにされたビット）ワードで満たされて、規定された数のワードを備えた完全なデータ・パケットを構成する。完全パケットを使用することによって、可変長コードワード・システム等における任意のデータ状態においてもデータのサーチおよび同期化が可能になる。 （もっと読む）