【課題】ゲインの可変幅を大きくしてダイナミックレンジを拡大する。
【解決手段】AGC回路は、入力信号ＩＮを入力する入力端子１と、出力信号ＯＵＴを出力する出力端子３と、オペアンプ２と、反転回路１０と、制御回路１３，１４，１５とを備えている。オペアンプ２は、逆相入力端子とグランドとの間に接続され、制御信号Ｓ１に基づき抵抗値が変化するデプレッション型MOSトランジスタ（DMOS）４と、演算器出力端子と逆相入力端子との間に接続され、制御信号Ｓ２に基づき抵抗値が変化するDMOS７とを有している。反転回路１０は、制御信号Ｓ１を入力し、この入力した制御信号Ｓ１を反転して制御信号Ｓ２を生成してDMOS７に与える。制御回路１３，１４，１５は、出力信号ＯＵＴと基準信号ＶＴとの誤差を求め、この誤差に対応した制御信号Ｓ１を生成して反転回路１０に与える。 （もっと読む）

【課題】 外部端子を新たに設ける必要がなく、追加回路部分を最小限に留め、内部クロック信号の発振及び発振停止が行える発振バッファ回路を提供する。
【解決手段】 第１接続端子ＴＸ１と第２接続端子ＴＸ２を備え、インバータ３の入出力端子間に抵抗４が接続され、インバータ３の入力端子が第１接続端子ＴＸ１に、インバータ３の出力端子が第２接続端子ＴＸ２に接続された発振回路９と、第１接続端子ＴＸ１と第２接続端子ＴＸ２間に接続された発振周波数設定素子５を含む発振周波数設定回路１０と、第１接続端子ＴＸ１と回路基板上のノード間に接続されたダイオード２とを備え、ノードは、回路基板上の構成部品が通常動作時またはスタンバイ時に設定されたとき、高レベル電位または低レベル電位が選択的に印加され、それによりノードの電位によって発振回路９が発振状態または発振停止状態に切替えられる。
（もっと読む）

【課題】 クロック源内蔵型半導体集積回路デバイスにおいて、圧電体セラミックス化してセラミック振動子を形成し、半導体集積回路素子にセラミックパッケージ自身からクロック供給する。
【解決手段】 図１の半導体集積回路デバイスにおいてセラミックスパッケージ２の一部に対向電極３、４を設け、セラミックス基板２焼結後、シリコンチップＬＳｉ1搭載前に、電極間に高電圧を加えて分極処理、圧電体セラミックス化してセラミックス振動子を形成しする。その後シリコンチップＬＳｉ1を搭載してＬＳｉの内部回路に用意したインバータ等のドライバ回路に接続して発振回路を形成する。 （もっと読む）

【課題】発振ゲートの切り替えに伴うクロックパルス出力の欠損を防止しつつ、効率的な切り替えを行って低消費電流で且つ低電圧動作可能な発振回路を提供する。
【解決手段】発振開始当初は負荷回路２を第一の状態に、発振安定後は負荷回路２を第二の状態にする発振回路に、ＣＭＯＳ型発振ゲート１の出力端子からの発振パルス数に応じて負荷回路２を第一の状態から第二の状態に緩やかに遷移させる遷移手段を設けて、負荷回路２の等価インピーダンスを発振クロックパルス数によって緩やかに増大させる構成とした。 （もっと読む）

電圧制御発振器（２００）は、３端子デバイス（２０３）と、このデバイスの第１の端子（２０８）と第２の端子（２１０）とに跨って結合された回路（２０５）とを具備する。回路（２０５）は好ましくは、デバイス（２０３）をバイアスするとともに、デバイス（２０３）によって発生した選択量のノイズをデバイス（２０３）にフィードバックしてデバイス（２０３）の第３の端子（２１６）に存在する比例量の位相ノイズを低減する働きをする。

（もっと読む）