【課題】単一の回路仕様で世界各国の衛星放送に簡便に対応できる、ＬＮＢ用半導体集積回路を実現する。
【解決手段】半導体集積回路１００の所定の端子電圧を設定することで、ＰＬＬ回路１０８の可変分周器１１０の分周比を設定し、所望の局部発振周波数を得る。供給される直流電位に対応して可変分周器の分周比を制御する第１の分周比設定部と、供給されるパルス信号の有無に対応して可変分周器の分周比を制御する第２の分周比設定部とを備え、第１の分周比設定部または第２の分周比設定部による可変分周器の分周比制御により、局部発振器１０９の発振周波数を所望の周波数に設定する。 （もっと読む）

【課題】変調度が安定しない。
【解決手段】周波数変調した出力発振信号を出力するＰＬＬ回路を有するスペクトラム拡散信号生成回路であって、前記ＰＬＬ回路は、入力した発振制御信号の値に応じた周波数で前記出力発振信号を出力する発振回路を備え、前記ＰＬＬ回路によりフィードバックされたＰＬＬ信号の周波数を変調させる前記発振制御信号を生成し、この前記発振制御信号の最大値と最小値をモニタし、そのモニタ結果により前記発振制御信号の最大値と最小値を調整し、前記出力発振信号の変調度を所定の値に制御する周波数変調部を、有するスペクトラム拡散クロック生成回路。 （もっと読む）

【課題】設定された周波数に応じて、適切なバンドパスフィルタを選択することが可能な周波数シンセサイザシステム及び周波数信号の出力方法を提供する。
【解決手段】ミキサ５３は、第１、第２のシンセサイザ１、２から各々出力された第１、第２の周波数信号を混合して、予め設定された周波数の周波数信号を含む混合信号を出力し、周波数選択部４１は所定の式で表されるスプリアス成分が予め設定した周波数範囲内に存在しないこととなる第１の周波数信号及び第２の周波数信号の周波数の組み合わせを選択する。フィルタ選択部４２は周波数選択部４１にて選択された周波数の組み合わせから得られる混合信号に含まれるスプリアス成分の信号レベルが予め設定したレベル以下まで低減されるように、複数のバンドパスフィルタから当該混合信号を処理するバンドパスフィルタを選択する。 （もっと読む）

【課題】複数のクロック信号を出力するＰＬＬ回路において、その特性を問わず、リセットを従来よりも適切なタイミングで行うことを目的とする。
【解決手段】クロック装置は複数のクロック信号を出力するクロック回路を備え、出力するクロック信号を使用して動作している複数の周辺回路からエラー信号を受信し、受信したエラー情報を用いて、前記クロック回路をリセットするか否かを判定し、リセットすると判定した場合に、前記クロック回路をリセットする。 （もっと読む）

【課題】ＶＣＯを切り替えて使用するＰＬＬ回路において、位相雑音を減らすことである。
【解決手段】複数のＶＣＯ２２ａ〜２２ｎの内の１つを選択する際に、選択可能な複数のＶＣＯ内で、発振周波数帯域の最も低いＶＣＯを選択する。これにより、位相雑音の小さいＶＣＯを使用することができる。 （もっと読む）

【課題】
デジタル映像信号処理で必要となる所定周波数の基準クロック信号を得る手法として、ジッター発生要因を有する手法を用いた場合でも、このジッターに起因する画質劣化や音質劣化を出来る限り目立たなくすることを可能とする装置を提供する。
【解決手段】
映像信号や音声信号の信号レベルが低い期間か否かを検出し、信号レベルが低くない期間は、クロック信号を生成するＰＬＬ回路の構成要素である帰還分周器５の分周比率を固定値とし、信号レベルが低い期間は、帰還分周器５の分周比率を可変して、これら各期間よりも十分に長い期間で積分すると、全体的にみれば所定周波数となる基準クロック信号を生成する。 （もっと読む）

【課題】制御部による分周器の制御に起因したノイズの発生を抑え、受信特性の良好な受信機を実現可能なシンセサイザを提供することを目的とする。
【解決手段】制御部７は、温度を検出する温度検出部８の出力信号に基づいて第２の分周器６へ適当な整数分周数Ｍや分数分周数Ｎの制御信号を送り、第２の分周器６の分周比を変化させる。つまり、第２の分周器６は、分周数Ｍが入力される整数部分と、分周数Ｎが入力される分数部分により構成される。制御部７は、温度を検出する温度検出部８の温度信号に基づいて第２分周器６の分周比を不均一な時間間隔で変化させる。これにより、第２分周器６の制御に伴い特定周波数に多数発生するノイズを抑圧することができ、シンセサイザの位相雑音を低減することができる。 （もっと読む）

共通の基準周波数信号に位相同期した２つ以上の信号を合成（シンセサイズ）するための方法と回路とを開示する。１つの実施例では、その方法は、第１と第２の位相同期ループ回路（２００′，２００″）を使用して、基準クロック信号に位相同期する第１と第２の出力信号（３５０，３７０）を生成する工程を備える。第１の出力信号において検出された周波数誤差に応じて、第１の出力信号（３５０）は、第１の位相同期ループ回路における周波数分周比を調整することにより補正される。第２の出力信号（３７０）は、検出した周波数誤差から算出される調整パラメータを使用して、第２の位相同期ループ回路における周波数分周比を調整することにより、第１の出力信号への補正とは別個に補正される。別の代表的な方法では、第１と第２の出力信号は、第１と第２の位相同期ループ回路を使用して、上述したように生成される。第１の出力信号において検出された周波数誤差に応じて、第１の位相同期ループ回路における周波数分周比を調整し、制御信号（３６０）を生成して基準クロック信号の周波数を調整することにより、第１の出力信号が補正される。第２の出力信号（３７０）は共通の基準クロック信号から導出されるので、基準クロック周波数（ＦＲＥＦ）に対する調整はまた、第２の出力信号の周波数も調整するであろう。いくつかの実施例においては、第２の位相同期ループ回路における周波数分周比を調整することにより、第２の出力信号（３７０）に対する付加的な調整を施すことができる。記述した方法を実施するための回路もまた開示される。
（もっと読む）

【課題】分周器の広帯域かつ低電圧動作を保障する。
【解決手段】信号分配装置は、第２制御信号に従って動作し、参照周波数に従って発振周波数を調整する調整部を有する位相同期ループ回路１０１と、電流源負荷を有し、前記調整部によって調整された発振周波数を分周してＩ／Ｑ信号を生成する分周器１０２と、第１制御信号に従って自走発振周波数を生成する自走発振周波数生成器１０５と、前記参照周波数と前記自走発振周波数を比較する比較部１０３Ａ及び前記比較部１０３Ａの比較結果に従って前記第１制御信号又は前記第２制御信号を生成する制御部１０３Ｂを有する自走発振周波数制御回路１０３と、前記分周器１０２によって生成された前記Ｉ／Ｑ信号を用いて送信又は受信を行う通信回路１０４と、を備えている。 （もっと読む）

【課題】広い周波数領域に渡って妨害波を低減できる入力妨害波低減回路の小型化、およびそのような入力妨害波低減回路を備える無線受信回路の小型化を図る。
【解決手段】受信信号は、トランジスタＱ１のゲートに与えられる。トランジスタＱ１はトランジスタＱＡ〜ＱＤに接続され、トランジスタＱ１、ＱＡ〜ＱＤにより４個の増幅器が構成される。トランジスタＱＡ〜ＱＤには、それぞれ調整回路１３Ａ〜１３Ｄが接続されている。調整回路１３Ａ〜１３Ｄは、ＬＣ共振回路であり、その共振周波数は調整信号および微調整信号により調整される。選択信号は、４個の増幅器の中から使用すべき増幅器を選択する。選択された増幅器の利得周波数は、対応する調整回路（１３Ａ〜１３Ｄ）の共振周波数に応じて決まる。選択された増幅器により増幅された信号が出力される。 （もっと読む）

【課題】 本発明は、スタート周波数からストップ周波数まで、階段状に周波数を高速変化させ、且つスイープタイミングに同期した同期パルスを出力することができる同期掃引周波数シンセサイザを提供する。
【解決手段】 電圧制御発振器１１が、位相比較制御部でロックが検出されるまでは、特定のスタート周波数を提供し、ロックが検出された後は、階段波形となるスイープ周波数を提供し、位相比較制御部が、スイープのタイミングに同期した掃引同期パルスを出力する同期掃引周波数シンセサイザとしている。 （もっと読む）

【課題】任意の基準信号周波数により所望のフィルタ帯域特性を得ることができ、そのフィルタ帯域を可変することができるフィルタ装置およびそれを用いた送受信機を提供する。
【解決手段】信号を処理するフィルタ１３と、フィルタ１３の周波数特性を所定の特性に調整するフィルタ調整回路１６ａと、フィルタ調整回路１６ａに基準信号を供給する基準信号源とを備える。この基準信号源は、周波数シンセサイザ２０であり、周波数シンセサイザ２０は、フィルタ調整回路１６ａがフィルタ１３の調整を行う際に、フィルタ調整回路１６ａに必要な周波数で発振した発振信号を出力し、発振信号をフィルタ調整回路１６ａの基準信号として用いる。 （もっと読む）

【課題】複数の通信システムのための基準信号を生成する技術について説明する。
【解決手段】装置は基準発振器、周波数制御部及び複数の周波数シンセサイザを含む。基準発振器は、水晶発振器または他のある形式の発振器であり、主基準信号を生成する。周波数制御部は、主基準信号の周波数誤差を推定し、周波数誤差推定値を出力する。複数の周波数シンセサイザは、主基準信号を受け取り、複数のシステムのための複数のシステム基準信号を生成する。少なくとも一つの（例えば各々の）周波数シンセサイザは、周波数制御部からの周波数誤差推定値に基づいて主基準信号の周波数誤差を補正する。各周波数シンセサイザは、位相同期ループ（ＰＬＬ）のための分周器制御信号を生成するために使用されるシグマ・デルタ変調器を含む。分周器制御信号は、主基準信号の周波数誤差を補正する。 （もっと読む）

【課題】 周波数設定者の利用形態に応じて発振周波数の設定を容易できるシンセサイザモジュールを提供する。
【解決手段】 ＣＰＵ１０は、ロータリーＳＷ１１の状態を判断し、ロータリーＳＷ１１で設定されたＣＨ番号が有効な値であれば、スイッチによる周波数設定を行い、有効な値でなければ、パワーオフ直前の最終設定周波数を再設定し、その後にシリアルバス１３から入力されたシリアル信号による周波数設定を行うものであり、ロータリーＳＷ１１による設定とシリアル信号による設定をぶつかることなく周波数設定者の利用形態に応じて適正に行うことができるシンセサイザモジュールである。 （もっと読む）

【課題】数ＭＨｚから数ＧＨｚの周波数領域にわたる高周波信号を、非常に低いＳＳＢノイズで安定して発生することができる高周波信号発生装置を提供する。
【解決手段】搬送波周波数ｆ_１の１／ｎにほぼ相当する第１高周波信号ａを発振する高周波発振器１１と、搬送波周波数ｆ_１にほぼ相当する第２高周波信号ｅを発振する電圧制御発振器１５と、電圧制御発振器１５の出力周波数ｆを１／ｎに分周する分周回路１６と、第１高周波信号ａと出力周波数ｆの１／ｎの第２高周波信号ｇの位相差に比例した誤差信号Ｖ_ｅを出力する位相比較器１２と、誤差信号Ｖ_ｅに応じて制御電圧を電圧制御発振器１５に入力するＶＣＯ制御回路１３とを備え、ＶＣＯ制御回路１３は、ＳＳＢノイズが第１高周波信号ａの方が第２高周波信号ｅのものより小さい周波数帯域では、誤差信号Ｖ_ｅに比例する制御電圧を出力し、大きい周波数帯域では制御電圧を０にする。 （もっと読む）

【課題】クロック変換時の収束時間を短縮し安定性を向上する。
【解決手段】位相比較部１０は基準クロックをカウントした基準クロックカウンタ値と、供給された再生クロックステップ値を加算して再生クロックのタイミングでラッチした再生クロックステップ値加算結果との位相比較を行い、位相誤差を検出する。ループフィルタ１１は検出された位相誤差を平滑化し位相誤差に対応した電圧値を出力する。電圧制御発振部１２はループフィルタ１１により出力された電圧値により再生クロックを生成する。 （もっと読む）

【課題】基準周波数の制御電位をモニターし、モニターした制御電圧に直接変調をかけ、任意の時間に渡り安定した被変調波を生成し、その被変調信号を所定の偏差内の送信チャネル周波数に逓倍して送信を行うことができるＦＭ変調装置の提供を目的とする。
【解決手段】基準周波数を発振し、且つ第１被変調信号を生成する基準信号部１０と、基準信号部１０の基準周波数を制御する制御電圧をモニターし、モニターした制御電圧を変調信号に加算し、その加算信号を基準信号部１０に出力する制御部３０と、基準信号部１０において加算信号により生成された第１被変調信号と、制御部３０から出力される制御信号とを入力して、第２被変調信号及び第３被変調信号を生成するメインＰＬＬ部２０とから成る。 （もっと読む）

【課題】高速動作する複数の回路ブロック間で同時に割り込み処理をおこなう場合のタイミング設計を容易化し、回路規模・消費電力を低減する。
【解決手段】クロック信号発生回路５と、クロック信号clkに同期して動作する複数の回路ブロック６とを有し、複数の回路ブロックのそれぞれは、周波数引き込み過程のクロック信号に同期して出力した割り込み信号reset_inを受けてリセット処理を行う。
【効果】タイミングマージンを大幅に向上させる。 （もっと読む）

多重周波数源システムが、既定の目標周波数に同調可能な少なくとも１つの周波数源と、目標周波数より高い、又は低い周波数の第２の信号を生成するように動作する少なくとも１つの追加周波数源を含む。同調可能周波数源を、第２の信号の同時生成の間に目標周波数に同調させる方法は、（ｉ）第２の信号の周波数が目標周波数より高いときに、同調可能周波数源を、目標周波数より低い少なくとも１つの周波数点周波数に同調するように制御し、その後、発振器を目標周波数に同調するように制御すること、又は（ｉｉ）第２の信号の周波数が目標周波数より低いときに、同調可能周波数源を、目標周波数より高い少なくとも１つの周波数点に同調するように制御し、その後、同調可能周波数源を、目標周波数に同調するように制御することを含む。 （もっと読む）

【課題】 高速動作メモリを用いる場合であっても拡散スペクトル・クロック信号を用いて、ＥＭＩを効果的に低減することができるクロック発生装置及び半導体集積回路装置を提供する。
【解決手段】 拡散スペクトル・クロック発生器２１０は、ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセスを判定し、ＤＤＲ ＳＤＲＡＭ１１２Ａのデータ読み出し時の連続アクセスでは拡散ＯＦＦにする状態判定器２２０を備える。 （もっと読む）