【課題】素子ばらつきや周波数特性に対して鈍感であり低損失な電力増幅器を得る。
【解決手段】入力端子ＩＮから入力した入力信号を増幅素子Ｔｒ１が増幅する。増幅素子Ｔｒ１の出力信号を増幅素子Ｔｒ２が増幅する。増幅素子Ｔｒ２の出力信号は出力端子ＯＵＴから出力される。増幅素子Ｔｒ２の出力と出力端子ＯＵＴとの間に整合回路Ｍ３が接続されている。増幅素子Ｔｒ１の出力と増幅素子Ｔｒ２の入力との間にスイッチＳＷ１が接続されている。増幅素子Ｔｒ１の出力にスイッチＳＷ２の一端が接続されている。整合回路Ｍ４の一端がスイッチＳＷ２の他端に接続され、整合回路Ｍ４の他端が増幅素子Ｔｒ２の出力に直接に接続されている。 （もっと読む）

【課題】熱抵抗が下がり高周波増幅器全体の放熱性能が向上する高周波増幅器を提供する。
【解決手段】高周波増幅器１０は、複数のトランジスタセル１ａ−１ｇで構成され、平面上に配置されている複数のトランジスタセル１ａ−１ｇのうち隣接している２つの各トランジスタセルにおけるｘ軸方向の各中心はｙ軸方向にずれている。 （もっと読む）

【課題】利得の低下を防止して、高利得、高出力、高効率及び広帯域特性を実現することができる分布形増幅器を得ることを目的とする。
【解決手段】並列に接続されている複数のトランジスタ１ａ〜１ｊと、複数のトランジスタ１ａ〜１ｊに対して入力側バイアス電圧を供給する電圧源２と、複数のトランジスタ１ａ〜１ｊに対して出力側バイアス電圧を供給する電圧源５，７とを備え、電圧源５，７から複数のトランジスタ１ａ〜１ｊに供給される出力側バイアス電圧のうち、トランジスタ１ａに供給される出力側バイアス電圧が、トランジスタ１ｂ〜１ｊに供給される出力側バイアス電圧と異なるように構成する。 （もっと読む）

【課題】単一のスイッチング素子でインンダクタンス素子をスイッチングすることにより、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いたプッシュプルの増幅器よりも高周波且つ大電力の増幅が可能なスイッチング回路、及び該スイッチング回路を備える包絡線信号増幅器を提供する。
【解決手段】スイッチング回路３３ａは、炭化珪素（ＳｉＣ）を半導体材料とするｎ個のトランジスタ（ＦＥＴ）Ｍ１，Ｍ２，・・ＭｎのゲートをコイルＬ１を介して縦続接続する入力側伝送線路と、各トランジスタＭ１，Ｍ２，・・ＭｎのドレインをコイルＬ２を介して縦続接続する出力側伝送線路とを備える。入力端３３１から与えられて入力側伝送線路を伝播するＰＷＭ信号によってトランジスタＭｍ（ｍは１からｎまでの整数）を順次オンさせ、トランジスタＭｍのドレインに流入する電流と、出力側伝送線路を出力端３３２の方向に伝播する電流とを加算する。 （もっと読む）

【課題】伝送ラインや分布増幅器などの分配電子回路を開示する。
【解決手段】本発明は、インプットターミナル（２）と、アウトプットターミナル（３）と、電力供給ライン（４、５）と、インプットターミナル（２）とアウトプットターミナル（３）との間に設けられ一つのセクションから別のセクションへ電気信号を伝送するように配置された一連セクション（６１、６２、６３、６４、６５）とを含み、個々のセクション（６１、６２、６３、６４、６５）は、電子放電静電（ＥＳＤ）イベントの発生の際に対応するＥＳＤ電流を電力供給ライン（４、５）に運ぶように構成されたＥＳＤ保護（９）を含み、個々のセクション（６１、６２、６３、６４、６５）のＥＳＤ保護要素（９）は、ＥＳＤイベントの発生の際に、最初のセクション（６１）の前に後続のセクション（６２、６３、６４、６５）が起動されるように選択されている分配電子回路である。 （もっと読む）

【課題】出力振幅を低減した際の出力波形品質の劣化を抑圧する。
【解決手段】ドライバ回路は、出力信号の振幅を調整可能な振幅可変増幅器ＶＡと、少なくとも１つの増幅器ＤＩＦＦａから構成される増幅回路とを備える。振幅可変増幅器ＶＡは、入力信号ＤＩＮＰ，ＤＩＮＮが入力される増幅用トランジスタを含む増幅部と、増幅用トランジスタとカスコード接続された振幅調整用トランジスタを含み、振幅調整用トランジスタに入力される振幅調整信号に応じて増幅用トランジスタの出力信号の振幅を調整する振幅調整部と、増幅部および振幅調整部に定電流を供給する電流源とから構成される。増幅器ＤＩＦＦａは、振幅可変増幅器ＶＡの出力信号を入力とする増幅用トランジスタを含む出力部と、この出力部に定電流を供給する電流源とから構成される。 （もっと読む）

【課題】反射特性や利得特性の劣化を小さくすることができる高周波増幅器を得ることを目的とする。
【解決手段】入力端子１から入力された信号を増幅する複数のトランジスタ９のドレイン側と接続されている複数のショートスタブ１２と、出力側伝送線路６と並列に接続されている複数の容量１０とを備え、複数のショートスタブ１２における何れかのショートスタブ１２にドレインバイアス端子１３を接続するように構成する。これにより、反射特性や利得特性の劣化を小さくすることができるとともに、レイアウトの自由度を高めることができる。 （もっと読む）

【課題】増幅されるＲＦ信号の電力出力を効率的及び経済的に増加させる、分布型電力増幅器のトポロジー及びデバイスを提供する。
【解決手段】電力増幅器は、新規の環状で相互に接続された複数のプッシュプル増幅器を具えており、等しい大きさ及び逆相の入力信号で駆動される隣接する増幅デバイスの信号入力を有する能動素子の１次巻線として機能することが好ましい。また、そのトポロジーは、１次巻線の形状に適合する２次巻線１５０の使用と、個々の電力増幅器の電力を効率的に合成する働きをする変化に適応する変化を開示している。新規の構造は、ＲＦ、マイクロ波、ミリ波の周波数で低コストで、高集積で、ハイパワーである増幅器のデザインを可能としている。 （もっと読む）

【課題】 広帯域・高出力特性が得られ、かつ入力反射特性に優れた分布型増幅器を提供する。
【解決手段】 順次直列に接続される複数の伝送線路と、この複数の伝送線路を介して伝播された入力信号がゲート電極に入力される複数のFETを備え、入力信号の増幅を行う分布型増幅器であって、
複数の前記伝送線路の入力端子に直列にカットオフ周波数を基準として低周波数側では直列に抵抗が挿入され、高周波数側ではショートした特性を示すイコライザ回路を備えると共に、このイコライザ回路と直列にカットオフ周波数以上の周波数においてインピーダンス整合を行う入力側無損失整合回路を備える。 （もっと読む）

分散型低雑音増幅器（ＤＬＮＡ）（１０）は少なくとも、増幅器の入力（１４）から増幅器の出力（２２）までの第１パス（３６．１）を形成する第１増幅部（３０．１）と、上記入力（１４）から上記出力（２２）まで第２パスを形成する第２増幅部（３０．２）とを備える。上記第１パスおよび上記第２パスのそれぞれは、異なる位相の変化と関連付けられる。上記第１パスに沿って伝搬する、増幅器構成によって生成される雑音と、上記第２パスに沿って伝搬する、増幅器構成によって生成される雑音との間の位相差、及び、ＤＬＮＡの出力（２２）の前における雑音の相殺的干渉を発生させ、これによって雑音抑制帯域における雑音を抑制するために、上記差は雑音抑制帯域における周波数について３０度よりも大きい。増幅部（３０．１）から（３０．ｎ）における各ゲインは、上記増幅器（１０）の上記入力（１４）から上記出力（１０）までの方向に減少し得る。
（もっと読む）

【課題】高周波電力増幅器における渦電流損失を、回路占有面積を増大させることなく低減する。
【解決手段】２つのゲインブロック（３ａａ，３ａｂ−３ｄａ，３ｄｂ）が各々に接続される１次インダクティブパス（２ａ−２ｄ，４ａ−４ｄ）および１次インダクティブパスと磁気結合する２次インダクティブパスに屈曲部（５）を設け、この屈曲部が中心を向くように配置する。２次インダクティブパス（４ａ−４ｄ）を、順次配線（１１ａ−１１ｃ）により相互接続し、未接続の２次インダクティブパス端部を出力端（１５ａ、１５ｂ）として利用する。 （もっと読む）

【課題】分布型環状増幅器の出力波形歪を低減する。
【解決手段】環状に配置されるプッシュプル増幅段（ＰＡＳ０−ＰＡＳ３）において、一次側スラブ型トランスとして確保された領域（１ａ，１ｂ）と交差しないように二次側トランスから出力を取出す。 （もっと読む）

【課題】マッハツェンダ型ＬＮ光変調器を駆動するための増幅器等として使用される増幅器に関し、高利得特性を持ち、かつ、出力段の差動型分布増幅器の入力側動作バイアスポイントを容易に調整できるようにする。
【解決手段】ソースフォロア回路部６８には電流源を設けず、ソースフォロアトランジスタ１１、１４のソースを本発明の差動型増幅器の第１実施形態６９の入力端子１８、１９に接続する。差動型増幅器６９の入力側伝送線路２０、２１の終端抵抗２２、２３の接続点２５にソースフォロア回路部６８に必要な電流源７０を接続する。 （もっと読む）

【課題】 設計性及び製造性に優れた高周波数帯域を有する分布型増幅器を提供する。
【解決手段】 カスコード型トランジスタを構成するゲート接地トランジスタ１１のゲート端子を、伝送線路ＬｇＡと抵抗ＲｇＡからなる直列回路を介して高周波接地用キャパシタＣｇＡに接続するとともに、伝送線路ＬｇＢと抵抗ＲｇＢからなる直列回路を介して高周波接地用キャパシタＣｇＢに接続するようにして、伝送線路ＬｇＡ、ＬｇＢの伝送線路長及び抵抗ＲｇＡ、ＲｇＢの抵抗値に対する回路性能の感度を従来と比較して低下させて伝送線路長及び抵抗値の変化に対する回路特性への影響を低減し、伝送線路及び抵抗における設計マージン及び製造マージンを拡大する。 （もっと読む）

電気回路が形成されているウェハ上にアクティブ・バイアス（１０）が形成され、電気回路に追加的に印加される入力信号に印加されるバイアス電圧（Ｖｏｕｔ）を生成する。具体的には、アクティブ・バイアス（１０）は、少なくとも１つのトランジスタを備え、電気回路に影響を及ぼすウェハ・ロット変動がアクティブ・バイアスの特性に対し相応して影響を及ぼすように、電気回路を形成するトランジスタ（１０）と同型であることが好ましい。アクティブ・バイアス（１０）は、ドレインが電気回路の出力に電気的に接続された１つの電界効果トランジスタ（１０）を備える。加えて、ドレインはトランジスタのゲートに電気的に接続される。この点において、トランジスタ（１０）を流れる電流は、トランジスタ（１０）のドレインおよびトランジスタのゲートにそれぞれ電圧（Ｖｏｕｔ）を生成する。この電圧（Ｖｏｕｔ）は次いで、電気回路にバイアス電圧として印加される。この回路で、トランジスタ（１０）を流れる電流はウェハ・ロット変動のため変動し、その結果、電気回路に印加されるバイアス電圧（Ｖｏｕｔ）が相応して変化する。アクティブ・バイアス（１０）はさらに追加トランジスタを備えることができ、各トランジスタ（１０）のチャネルは他のトランジスタのゲートに電気的に接続される。この点において、トランジスタを流れる電流は、トランジスタが流れる電流を過度に増減させるのを防止するために相互に調整される。
（もっと読む）