分布型環状電力増幅器の構造
【課題】増幅されるＲＦ信号の電力出力を効率的及び経済的に増加させる、分布型電力増幅器のトポロジー及びデバイスを提供する。
【解決手段】電力増幅器は、新規の環状で相互に接続された複数のプッシュプル増幅器を具えており、等しい大きさ及び逆相の入力信号で駆動される隣接する増幅デバイスの信号入力を有する能動素子の１次巻線として機能することが好ましい。また、そのトポロジーは、１次巻線の形状に適合する２次巻線１５０の使用と、個々の電力増幅器の電力を効率的に合成する働きをする変化に適応する変化を開示している。新規の構造は、ＲＦ、マイクロ波、ミリ波の周波数で低コストで、高集積で、ハイパワーである増幅器のデザインを可能としている。
【解決手段】電力増幅器は、新規の環状で相互に接続された複数のプッシュプル増幅器を具えており、等しい大きさ及び逆相の入力信号で駆動される隣接する増幅デバイスの信号入力を有する能動素子の１次巻線として機能することが好ましい。また、そのトポロジーは、１次巻線の形状に適合する２次巻線１５０の使用と、個々の電力増幅器の電力を効率的に合成する働きをする変化に適応する変化を開示している。新規の構造は、ＲＦ、マイクロ波、ミリ波の周波数で低コストで、高集積で、ハイパワーである増幅器のデザインを可能としている。
【発明の詳細な説明】
【技術分野】
【０００１】
１.発明の属する技術分野
本発明は、高周波電力増幅器に関し、さらに詳細には、モノリシックな又はその他の個々の電力増幅器を組み合わせて、電力合成及びインピーダンス変換を達成する技術に関する。
【背景技術】
【０００２】
２．関係する技術分野の説明
シングルチップ集積トランシーバの追求において、十分な電力レベル、効率及びゲインを有する高周波電力増幅器のデザインは、大きな問題の一つとして残っている。この問題に幾つかの進歩がなされてきたが、シリコン又はシリコンゲルマニウムのような損失基板に、高集積電力増幅器をデザインすることは、到達し難いゴールのままである。
【０００３】
ＣＭＯＳトランジスタを用いて１Ｗを超える出力電力レベルを発生させる際に、同調要素として、ボンディングワイヤや外部バランなどの多様な外付け部品が使用されてきた。例えば、K.C.TsaiとP.R.Grayによる「“A 1.9 GHz, 1-W CMOS Class-E Power Amplifier for Wireless Communications,”IEEE Journal of Solid-State Circuits,vol.34,no.7,pp.962-969,July 1999」[1]、及びC.YooとQ.Huangによる「“A Common-Gate Switched, 0.9W Class-E Power Amplifier with 41% PAE in 0.25mm CMOS,”Symposium on VLSI Circuits Digest,pp.56-57,Honolulu,June 2000」[2]を参照のこと。同様な性能レベルは、Ｓｉバイポーラトランジスタで達成されている。例えば、W.Simburgerらによる「“A Monolithic Transformer Coupled 5-W Silicon Power Amplifier with 59% PAE at 0.9 GHz,”IEEE Journal of Solid-State Circuits,vol.34,no.12,pp.1881-1892,Dec.1999」[3]、及びW.Simburgerらによる「“A Monolithic 2.5V,1W Silicon Bipolar Power Amplifier with 55% PAE at 1.9 GHz,”IEEE MTT-S Digest,vol.2 pp.853-856,Boston,June 2000」[4]を参照のこと。
【０００４】
さらに、一方で、集積増幅器の出力電力及び効率を増加させるために、より高い耐電圧及びより高い基板抵抗を有する能動素子のための技術が用いられてきた。例えば、耐電圧が２０ＶであるＬＤＭＯＳトランジスタが、半絶縁基板上に用いられているが、このデザインは、まだ２００ｍＷしか実現していない。Y.Tanらによる「“A 900-MHz Fully Integrated SOI Power Amplifier for Single-Chip Wireless Transceiver Applications,”IEEE Solid-State Circ.,vol.35,no.10,pp.1481-1485,Oct.2000」[5]を参照のこと。さらに、絶縁基板上のＧａＡｓＭＥＳＦＥＴが、電力増幅器を集積するために用いられてきた。J.Portilla、H.Garcia及びE.Artalによる「“High Power-Added Efficiency MMIC Amplifier for 2.4 GHz Wireless Communications,”IEEE Journal of Solid-State Circuits,vol.34,no.1,pp.120-123,Jan.1999」[6]を参照のこと。不幸にして、これらの技術は、ＣＭＯＳのような一般的なシリコンベースのトランジスタよりも、製造が著しく高コストであり困難である。
【０００５】
高周波低電圧電力増幅器のデザインにおけるこれら先行技術のまとめを、表１に示す。
【表１】
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＣＭＯＳのような従来のシリコン技術を用いる高集積高速固体電力増幅器のデザインには、２つの重大な問題がある。（１）損失基板の低抵抗率が、オンチップのインダクタ及びトランスフォーマの損失を増加させること、及び（２）トランジスタの耐電圧が低いことである。より高速に動作するために（ＣＭＯＳのような）トランジスタの最小形状のサイズが小さくなるにつれて、これらの問題は深刻になる。
【０００７】
さらに詳細には、損失基板の高導電率は、同じ基板上に作成された一般的なスパイラルインダクタを含む長い金属線を、電力に対して高損失にする。抵抗を減らすように金属線が広くされると、金属と基板間の容量結合効果によって電流の一部が基板に流れて、電力の散逸が増加する。一方で、この問題を事実上克服するために金属線を細くすると、金属抵抗は著しく増加して、同じく電力の大半は吸収される（散逸される）。
【０００８】
ＣＭＯＳのような一般的なトランジスタの低い耐電圧により、最大で許されるトランジスタのドレイン電圧振幅は制限される。これにより、ある形態のインピーダンス変換を行って、より大きい出力電力を得る必要が生じる。例えば、このようなインピーダンス変換が行われない場合、±２Ｖのドレイン電圧振幅は、５０Ωの負荷に僅か４０ｍＷしか供給しない。１：ｎトランスフォーマを用いてインピーダンス変換が可能である一方で、不幸にして、一般的なＣＭＯＳ基板上のオンチップのスパイラル１：ｎトランスフォーマは高損失であり、トランスフォーマの増幅性能は大きく低下する。代わりに、オンチップの共振マッチ(match)が使用できるが、この手法でも、電力損は大きくなる。
【０００９】
つまり、全ての高周波電力増幅器が、整合目的に幾つかの導体、特に長い金属線と、電源への接続と、ある形態の電力合成とを表向き必要とする場合、一般的な電力増幅器回路は、電力効率が非常に悪くなり、ある電力及び周波数レベルを超えると商業的に実施できない。
【００１０】
従って、低コストなシリコンベースのプロセスで作成でき、マイクロ波及びミリ波周波数域で大きな出力電力レベルを与える、電力増幅器の低コストで高集積化されたトポロジーを得ることが、非常に望まれる。このようなトポロジーは、モノリシック集積技術と同様に、個別の電力増幅器で実施できることも望まれる。理想的には、この構成は、非損失基板のＩＣと同様に損失基板のＩＣにも使用可能であろう。
【００１１】
本発明は、これらの要求を解決するものであり、電力合成及びインピーダンス整合の手段としての分布型環状電力増幅器に属しており、小さなパッケージで非常に高い出力電力が得られ、短チャンネルＭＯＳトランジスタのような一般的な受動素子における低い耐電圧を克服する。
【課題を解決するための手段】
【００１２】
より具体的には、本発明は、複数の小さなプッシュプル増幅器を具える、ＲＦ入力信号を増幅する分布型環状電力増幅器に属する。各増幅器は、２つのゲインブロックを含んでおり、これらゲインブロックの各々は、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具えている。各プッシュプル増幅器における２つのゲインブロックは、各々の出力ポートの正極で、インダクティブパスにより相互に接続されており、各々の出力ポートの正極で、共通の電源電圧を共有している。各プッシュプル増幅器における各ゲインブロックの出力ポートの負極は、隣接するプッシュプル増幅器におけるゲインブロックの出力ポートの負極に接続されており、増幅器は、相互に連結された環状に構成されている。隣接するゲインブロックの負極は、仮想ａｃ接地を形成するように互いに接続されている。
【００１３】
動作中、各ゲインブロックの入力ポートは、隣接するゲインブロックの入力ポートに対して少なくともほぼ等しい振幅であって逆相であるａｃ入力信号を、受信するのに適している。プッシュプル増幅器は、相互に接続されており、基本動作周波数で、仮想ａｃ接地は、ゲインブロックの出力ポートの負極に現れる。
【００１４】
本発明のさらに具体的な態様では、分布型環状電力増幅器は、ＲＦ信号を増幅するようにデザインされた少なくとも２つのプッシュプル増幅器を具えている。第１プッシュプル増幅器は、第１ゲインブロック及び第２ゲインブロックを具えており、各ブロックは、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを有しており、これらブロックは、インダクティブパスにより、各々の出力ポートの正極で相互に接続されている。第２プッシュプル増幅器は、第２ゲインブロックに隣接する第３ゲインブロックと第４ゲインブロックとを含んでおり、第３及び第４ゲインブロックは、正極及び負極を有する入力ポートと正極及び負極を有する出力ポートとを夫々具えている。第２プッシュプル増幅器のゲインブロックは、インダクティブパスで、各々の出力ポートの正極と相互に接続されている。「環型」閉ループをもたらすために、第２及び第３ゲインブロックは、各々の出力ポートの負極で相互に接続されており、第４ゲインブロックの出力ポートの負極は、第１ゲインブロックの出力ポートの負極と接続されている。これにより、第４ゲインブロックから流れるほぼ全てのａｃ電流が、第１ゲインブロックに流れる。第４及び第１ゲインブロックは、典型的には異なるであろうが、互いに直接接続されてもよい。典型的な構成では、相互に接続された一対のゲインブロックを具える少なくとも一つの（好ましくは２以上の）追加のプッシュプル増幅器が、第４ゲインブロックと第１ゲインブロック間に設けられて、第４ゲインブロックの出力ポートの負極は、この少なくとも一つの追加のプッシュプル増幅器によって、第１ゲインブロックの出力ポートの負極に、間接的に接続されている。
【００１５】
さらに具体的な実施例では、電力増幅器は、第３及び第４プッシュプル増幅器をさらに含んでおり、その結果、８つのゲインブロックを有するクワッド(quad)プッシュプル増幅器がもたらされている。具体的には、第３プッシュプル増幅器は、第５及び第６ゲインブロックを具えており、これら各々は、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具えている。第５及び第６ブロックは、インダクティブパスにより、各々の出力ポートの正極で相互に接続されている。同様に、第４のプッシュプル増幅器は、第７及び第８のゲインブロックを具えており、これら各々は、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具えている。第７及び第８ブロックは、インダクティブパスにより、各々の出力ポートの正極で相互に接続されている。クワッド増幅器デバイスは、第４ゲインブロックの出力ポートの負極が第５ゲインブロックの出力ポートの負極に接続され、第６ゲインブロックの出力ポートの負極が第７ゲインブロックの出力ポートの負極に接続され、第８ゲインブロックの出力ポートの負極が第１ゲインブロックの出力ポートの負極に接続されるように、相互に接続されている。
【００１６】
ゲインブロックは、本発明で使用されるプッシュプル増幅器を具えており、所望のゲイン、回路の複雑さ、コスト及び他の因子により様々な構成を取り得る。基本的なある実施例では、各プッシュプル増幅器の各ゲインブロックは、ＣＭＯＳのような、単一の３端子能動素子を具えている。この３端子能動素子は、カソード、アノード、及び制御ターミナルを有する。別の実施例では、各プッシュプル増幅器の各ゲインブロックは、少なくとも最初及び最後の３端子能動素子を有する複合素子を具えている。各ゲインブロックの能動素子は、縦続に互いに接続されているので、最初の能動素子のカソードは、各ゲインブロック出力ポートの負極として働き、最後の能動素子のアノードは、各ゲインブロックの出力ポートの正極として働き、最初の能動素子の制御端子はゲインブロックの入力ポートとなる。この構成では、各プッシュプル増幅器、すなわち電力増幅器は、１つのゲインブロックのデザイン当たり、単一のトランジスタよりも多くのゲインを有利に供給できる。
【００１７】
本発明の電力増幅器により、プッシュプル増幅器は、モノリシックに単一のチップに集積される。さらに、各プッシュプル増幅器のインダクティブパスは、簡単に金属スラブとしてよく、さらに具体的には、ほぼ真っ直ぐな金属スラブとしてよい。
【００１８】
本発明のデザインがさらに一層改良されると、電力増幅器は、共振高調波同調コンデンサをさらに含み、該コンデンサは、隣接するプッシュプル増幅器における隣接するゲインブロックの出力ポートの正極間に接続される。また、増幅器は、ＲＦ入力信号に現れるインピーダンスを調整するために、隣接するプッシュプル増幅器の隣接するゲインブロックの入力ポート間に配置された、インダクティブループを含んでいる。
【００１９】
ＲＦ入力側に目を向けると、回路を適切に動作させるために、全てのゲインブロックの全ての入力ポートに、平衡入力が供給される必要がある。これに対応するために、入力電力分配ネットワークが加えられる。この入力電力分配ネットワークは、全てのゲインブロックの入力ポートに、増幅される同相の平衡入力信号を対称的に接続する。入力電力分配ネットワークは、電力増幅器の環形状内の点から、又は電力増幅器の環形状外の点から送られる同相の平衡入力信号を、対称的に接続してもよい。
【００２０】
好ましい実施例では、電力増幅器は、プッシュプル増幅器に接続された電力合成回路をさらに含んでいる。この電力合成回路は、これらプッシュプル増幅器の各々で増幅された信号を合成する。電力結合を行うために、プッシュプル増幅器は、第１閉ループとして構成されて、アクティブトランスフォーマの環状１次巻線を形成することが好ましい。電力合成回路は、アクティブトランスフォーマの２次巻線を形成する第２閉ループとして構成される。このアクティブトランスフォーマは、１次巻線に近接して配置され、１次巻線と磁気的に結合される。従って、２次巻線は、第１閉ループ内のプッシュプル増幅器の合計された出力を与える１つの出力を有している。２次巻線は、シングルターン回路、又はマルチプルターン回路としてよい。
【００２１】
さらに、２次巻線は、幅が変化する金属線で形成された、シングル又はマルチプルターンインダクタを具えることが有利である。金属線は、基板に対して低いａｃ電圧である相対的に広い部分と、基板に対して高いａｃ電圧である相対的に狭い部分とを有する。この形状により、電力損失がさらに低減される利点が得られる。ａｃ電圧信号が低い広い金属における低金属抵抗を利用して、損失は低減され、ａｃ電圧信号が高い狭い金属における、基板への低容量結合を利用して、損失は同じく低減される。この方式では、金属抵抗損失及び容量結合損失の両方が低減される。
【００２２】
一時的に入力回路に戻ると、先に述べた入力電力分配ネットワークは、２次巻線に近接する多数のツイスト入力ループを具えることが有利であり、その結果、第２巻線から磁気結合が得られる。この形状により、電力増幅器内の各プッシュプル増幅器のゲイン又は線形性をさらに高める利点が得られる。
【００２３】
本発明の好ましい実施例のさらに具体的な態様では、１次巻線及び２次巻線の付近に配置され、これらと磁気的に結合される追加の２次巻線は、インタディジタル型(interdigitated)トランスフォーマをもたらすために与えられて、低電力損失の利益が付随的に得られる。あるいは、又は２次巻線を複数とする改良にて、本発明の電力増幅器は、さらに、少なくとも一つの追加の環状１次巻線を含んでおり、この１次巻線は、１次及び２次巻線の付近に配置されて、これらと磁気的に結合し、インタディジタル型トランスフォーマがもたらされる。
【００２４】
複数のプッシュプル増幅器の増幅された出力を合成して、電力増幅器を形成する方法も、開示されている。この方法では、各増幅器は、インダクティブパスで相互に結合された２つのインダクティブゲイン(inductively-gain)ブロックを含んでいる。この方法は、隣接する増幅器の隣接するゲインブロックが相互に接続され、それにより、それらの接点で仮想ａｃ接地を形成するように、第１閉ループを形成する複数の増幅器を構成する工程を含んでいる。また、その方法は、少なくともほぼ等しく反対の入力信号で、隣接するプッシュプル増幅器の隣接するゲインブロックを駆動する工程を含んでいる。本発明のさらに具体的な態様では、その方法は、さらに、２次コイルの第１閉ループのプッシュプル増幅器の出力を合成する工程を含んでいる。２次コイルは、第１閉ループに近接して配置され、これと磁気的に結合されている。
【００２５】
また、電圧信号を処理する集積回路の基板に堆積された低損失インダクタも、説明されている。そのインダクタは、基板に堆積された細長い伝導部材であり、第１及び第２端を有している。伝導部分は、それら端の間に堆積されている。これにより、伝導部材に亘る平均ａｃ信号電圧よりも信号電圧が低いと判断される部分は、伝導部材に亘る平均ａｃ信号電圧よりも信号電圧が高いと判断される伝導部材の他の部分よりも、相対的に広くなる。
【００２６】
加えて、集積回路の基板に堆積されたインダクタの電気的損失を低減する方法も説明されている。インダクタは、細長い部材を具えており、その部材は、相互に接続された伝導部分と、平均幅及び該部材に亘る平均ａｃ信号電圧とを有する。その方法は、インダクタ部材の一部分の幅を、その部分のａｃ電圧信号が、インダクタ部材に亘る平均ａｃ信号電圧よりも相対的に高いところで、平均幅に対して低減する工程を含んでいる。そして、その方法は、インダクタ部材の別の部分の幅を、その部分の平均ａｃ信号電圧が、インダクタ部材に亘る平均ａｃ信号電圧よりも相対的に低い箇所で、増加させる工程を含んでいる。
【００２７】
本発明の他の特徴及び利点は、本発明の原理を例示して表す添付図面と共に、以下の詳細な説明から明らかになるであろう。
【図面の簡単な説明】
【００２８】
【図１ａ】図１aは、本発明の基本的な構成単位として用いられる、１対のゲインブロックを具えるプッシュプル増幅器の説明図である。
【図１ｂ】図１bは、ゲインブロックが、インダクティブパスで相互に結合された単一のトランジスタである、図１aに示されたプッシュプル増幅器の一実施例の図である。
【図１ｃ】図１cは、図１bに示されたプッシュプル増幅器と等価な回路の図である。
【図１ｄ】図１dは、各ゲインブロックが、共に縦続された複数のトランジスタを具える、図１aに示すプッシュプル増幅器の第２実施例を示す回路図である。
【図２ａ】図２aは、図１aに示されたタイプの４つのプッシュプル増幅器が、隣接する増幅器の出力の隣接する負極で「環状」に相互に接続されている、本発明に係る分布型電力合成増幅器の構造の一実施例を示す高レベルな回路図である。
【図２ｂ】図２bは、図１bに示されたタイプの４つのプッシュプル増幅器が、隣接するカソードで「環状」に相互に接続されている、本発明に係る分布型電力合成増幅器の構造の一実施例を示す回路図である。
【図３ａ】図３aは、インピーダンス変換用ワンターン伝導コイルが、４つのプッシュプル増幅器構造によって囲まれており、共振キャパシタが隣接するトランジスタ対のアノード間に接合された、図２bに示す分布型増幅器の改良例の回路図である。
【図３ｂ】図３bは、幅が変化するインピーダンス変換用ワンターン伝導コイルが、４つのプッシュプル増幅器構造により囲まれており、共振キャパシタが隣接するトランジスタ対のアノード間に接合された、図３aに示す分布型増幅器の改良例の説明図である。
【図４】図４は、シングルループインダクタが隣接するトランジスタの制御電極に相互に接続しているクワッドプッシュプル増幅器デザインにおける、ある代表的な角部を示す、図３に示す分布型増幅器の改良例の説明図である。
【図５】図５は、新規な入力回路と、各能動素子への入力信号の新規な接続形状とを示す、本発明の集積化環状電力増幅器の説明図である。
【図６】図６は、ポジティブフィードバックが能動素子に供給されている改良された入力接続形状を示す、本発明のクワッドプッシュプルアクティブトランスフォーマ電力増幅器の平面図である。
【図７ａ】図７aは、アクティブトランスフォーマの入力コイルが出力コイルとインタディジタル化されている、本発明のクワッドプッシュプルアクティブトランスフォーマ電力増幅器のさらなる改良例を示す。
【図７ｂ】図７bは、マルチプルな第２ループが、マルチプルな第１ループとインタディジタル化されている、図７aに示す構造に代わるインタディジテーション構造を示す。
【図８】図８は、信号入力回路が示された、本発明のクワッドプッシュプル環状電力増幅器の電気回路図である。
【図９】図９は、２ボルト電源で電力供給された場合における、本発明に従ってデザインされている、作成された２.２Ｗ、２.４ＧＨｚのシングルステージ高集積電力増幅器の出力に対する、ゲイン及び電力付加効率（ＰＡＥ）を示すグラフである。
【図１０】図１０は、１ボルト電源で電力供給された場合における、本発明に従ってデザインされている、作成された２.２Ｗ、２.４ＧＨｚのシングルステージ高集積電力増幅器の出力に対する、ゲイン及びＰＡＥを示すグラフである。
【発明を実施するための形態】
【００２９】
本発明は、高周波電力増幅器の性能及び効率を改善し、特に、現代の通信デバイス及びシステムに使用される高周波電力増幅器に関する。
【００３０】
本発明は、増幅器若しくはスイッチとして、又は増幅器若しくはスイッチの構成要素として使用される３端子能動素子の新規な組合せを開示する。本明細書では、用語「ゲインブロック」は、ゲインを与えるあらゆる構成要素、又は構成要素の組合せを総称的に示すために用いられる。すなわち、ゲインブロックは、トランジスタのような単一の３端子能動素子、又はその組合せを含む。能動素子の３端子は、本明細書では、「制御端子」、「アノード」及び「カソード」と称される。これらは、例えば、ＦＥＴトランジスタのゲート、g、ドレイン、ｄ、ソース、ｓに、また、ＢＪＴトランジスタのベース、コレクタ、エミッタに夫々対応している。つまり、これらの用語は、これらの最も広い意味で理解されるべきである。それ故に、ＦＥＴトランジスタを含む、以下で説明及び開示される実施例は、単に説明のためのものであり、発明を限定することを全く意図していない。
【００３１】
本発明の好ましい実施例に導くデザインの進歩は、以下で説明される。
【００３２】
Ａ）プッシュプルドライバ
図１は、基本的なプッシュプルドライバのデザイン１に関する、高レベルの概略的な回路図である。このプッシュプルドライバは、本発明の分布型電力増幅器の主な基本構成要素として使用される。増幅器は、正極及び負極を有する入力ポート3と、正極及び負極を有する出力ポート4とを具える第１ゲインブロック2を具えている。そして、増幅器は、正極及び負極を有する入力ポート7と、正極及び負極を有する出力ポート8とを具える第２ゲインブロック6を具えている。増幅器は、インダクティブパス9によって、それらの出力の各々における正極で互いに接続されている。入力ポート3の符号「＋」及び入力ポート7の符号「−」により示されているように、このデザインを「プッシュプル増幅器」とする特徴は、ゲインブロック2の入力ポート3とゲインブロック6の入力ポート7とは、差動的に、すなわち振幅は等しいが逆位相であるＲＦ信号で駆動されることである。このトポロジーは、所望により電源ｄｃバイアスＶddを供給する点として使用され得る、インダクティブパス9の中心5の付近で、「仮想ａｃ接地」をもたらし、その結果、電源のフィルタリングの要請が低減される。
【００３３】
図１bは、図１aに示すプッシュプル増幅器の具体的な一実施形態を示している。この実施形態では、各ゲインブロックは、ここではＦＥＴトランジスタとして示されている単一の３端子能動素子である。具体的には、増幅器は、制御端子（ゲート）14、アノード（ドレイン）16及びカソード（ソース）18を有する第１トランジスタ12と、制御端子（ゲート）24、アノード（ドレイン）26及びカソード（ソース）28を有する第２トランジスタ22とを具えている。アノード16及び26は、金属スラブ20により相互に接続されており、共通のｄｃドレイン電圧Ｖdd29でバイアスされている。図１cに描かれた電気的等価回路に見られるように、金属スラブ20は、ドレイン同調インダクタとして機能し、トランジスタの寄生キャパシタンスを共振させて、高調波信号を制御する。以下で述べるように、スラブは、また分布型能動素子の１次回路として、又は１次回路の一部として機能し得る。入力が別個に駆動されるので、このトポロジーは、ドレイン電圧の基本周波数及び奇高調波について、Ｖdd電源ノード21（必須ではないが、金属スラブ20のほぼ中心点である）にて仮想ａｃ接地をもたらす。この仮想接地は、プッシュプルドライバの重要な特徴であり、電源にて分配チョークインダクタ及び/又は大きなオンチップバイパスキャパシタを不要にする。
【００３４】
図１bに示すプッシュプル増幅器は、以下で展開され、示される環状アクティブトランスフォーマ電力増幅器の好ましい一実施例における基本的構成として使用される。しかしながら、本発明で使用されるプッシュプル増幅器は、図１bに示される単一のトランジスタ対に限定されないことは明確に理解されるべきである。基本的に、本発明のトポロジーは、プッシュプル増幅器として駆動される、適切に相互に接続された如何なるゲインブロック対をも含んでいる。例えば、図１aに示す各ゲインブロック2及び6は、複合能動素子構造を成しており、単一のトランジスタ対よりも高いゲインが得られる。
【００３５】
このような好ましい実施例の一つは、２又はそれより多い能動素子が共に縦続されたカスコードデザインであり、さらにゲインが高いプッシュプル増幅器をもたらす。具体的には、図１dに示すカスコードゲインブロック30において、最初の共通カソード能動素子32のカソード33は、ゲインブロックの出力ポートの負極として働き、最後の共通カソード能動素子38のアノード38は、ゲインブロックの出力ポートの正極として働き、最初の共通カソード素子32の制御端子34は、ゲインブロックの正入力となる。図にさらに示されているように、１又はそれより多い追加の能動素子が最初と最後の能動素子の間に接続されて、さらに一層ゲインブロックのゲインが増加されている。
【００３６】
本発明にで実施されるゲインブロックとして、ダーリントントランジスタ対のような、他の公知の複合能動素子が使用されて良いことは理解されるであろう。
【００３７】
Ｂ）クワッドプッシュプル環形状
好ましい一実施例では、図２aに示すように、「環状」増幅器は、４つのプッシュプル増幅器40、60、80及び100を含んでいる。合計で、図１aに示すタイプのゲインブロックが８つとなっている。図示されたように、隣接する増幅器のゲインブロックが、各々の出力ポートの負極で相互に接続されて、閉ループを形成するように素子は配置されている。従って、ある角部で見られるように、増幅器40のゲインブロック50における出力ポートの負極は、増幅器60のゲインブロック70における出力ポートの負極に接続されている。
【００３８】
図２bは、図２aの増幅器の一実施形態を示す。図１aに示されたタイプの各プッシュプル増幅器は、図１bに示されたタイプである単一の２トランジスタプッシュプル増幅器であり、正方形の一辺を形成する。４つのプッシュプル増幅器40、60、80及び100の戦略的な配置により、ドレインインダクタとして、夫々４つの直線上の広い金属線42、62、82及び102の使用が可能となる。スラブインダクタは、Ｑ〜５から１０であるスパイラルインダクタよりも高いＱ値、例えばＱ〜２０から３０を示し、ゆえに受動ネットワークで電力損失を低くする。また、図示されたように、スラブインダクタは、本質的に低抵抗の経路を与えているので、ｄｃ電流は電源からトランジスタのドレインまで流れる。
【００３９】
角部では、隣接する増幅器の隣接するトランジスタのソースは、互いに接続されて、また、共通のグランドを共有している。「＋」及び「−」の記号で示されたように、各角部で、２つの隣接するトランジスタは、逆相で駆動される。例えば、プッシュプル増幅器40のトランジスタ50のカソード（ソース）58と、増幅器60のトランジスタ70のカソード（ソース）72とは、相互に接続され、また、ＧＮＤなる符号のグランドに接続されている。さらに、プッシュプル増幅器40のトランジスタ50の制御端子（ゲート）56が正位相の信号で駆動される場合、プッシュプル増幅器60のトランジスタ70の制御端子（ゲート）71は、負位相の信号で駆動される。このように、仮想ａｃ接地は、正方形の各角部にもたらされる。このことは、環形状の顕著な特徴である。図２bの電流ループに示すように、ａｃ信号の基本波及び奇高調波は、４つの金属スラブを具えるループを離れない。つまり、この正方形から電源電圧又はグランドへの接続がどのようであっても、基本周波数又は奇高調波でａｃ信号が運ばれることはない。このことにより、電源接続の損失は、ほとんど接続線のｄｃ抵抗損に留められる。接続線のｄｃ抵抗損は、広い金属線を用いて簡単に最小化できる。さらに、電源にフィルタをかけるためには、キャパシタが非常に小さいこと又は全く存在しないことが要求される。図２a及び図２bのトポロジーは、電源及び偶高調波用の接地ノードで仮想接地を形成していないことは注目に値する。すなわち、トランジスタは、基本波及び奇高調波に対して偶高調波で相対的に高インピーダンスを見る。また、これらの隣接するトランジスタは、共通の電源を共有している。
【００４０】
図２a及び図２bに示され、残りの図面でも示される４つのプッシュプル増幅器のデザインは、本発明の環状トポロジーの一例であることは、理解されるべきである。本発明のトポロジーは、相互に結合されて上述のように駆動される、最小で２つのプッシュプル増幅器を含んでいる。各プッシュプル増幅器対は、２つのゲインブロックを具えている。相互に接続されたプッシュプル対の数を増やすと、２つの有利な効果が得られる。第１に、プッシュプル増幅器の数の増加に伴い、回路全体の出力電力の能力は、明らかに増加する。第２に、回路はますます円形を呈する。このことは、回路が真円の形により近くなるにつれて、トポロジーが効果を増加することから望ましい。
【００４１】
このトポロジーは、個々に発せられるＲＦ出力を有する分布型増幅器をもたらす。「Ｄ」節以降で説明されている実施例では、それら出力は合成されて、一つの出力が得られる。該出力は、本質的に個々の出力の和であり、従来手法で得られる効率よりも遙かに大きい効率を有している。しかしながら、これら出力は、用途に応じて電磁的に合成されてもされなくてもよいことは理解されるべきである。例えば、出力は、単に自由空間に放出されてもよく、又は別個に設けられた負荷を駆動してもよい。
【００４２】
Ｃ）インピーダンス及び高調波制御
電力増幅器に正しいインピーダンスを与えることは、正常動作にとって重要である。全ての増幅器は、基本周波数にてトランジスタに対して正しいインピーダンスを示す必要があり、増幅器内で信号に含まれる高次の高調波を制御することは、スイッチング増幅器の性能に大きな役割を果たす。図３a及び図３bに描かれたように、これらの機能は、隣接するトランジスタ間に４つのキャパシタ110、120、130及び140を接続することにより達成される。これらキャパシタは、正方形の各角部に１個ずつ配置される。これらキャパシタは、基本周波数でトランジスタで見られるインピーダンスを制御することに関与し、出力にて倍音のレベルを低減し、スイッチング増幅器として使用されるために適切なインピーダンスをトランジスタに与えることに関与する。インダクタが基本的なプッシュ/プル回路で使用されることにより、適当な測定がされないにも拘わらず、基本周波数でトランジスタに示されるインピーダンスは、ほとんどインダクティブである。これらキャパシタをインダクタンスに並列に配置することにより、インピーダンスは、使用される動作クラスに対して適切に変化する。例えば、クラスＡ動作は、通常、コンデンサの大きさを合わせて、基本波のインピーダンスを完全にレジスティブにする。キャパシタの第２の利益は、倍音で低いそれらのインピーダンスが、これらの周波数を出力信号からフィルタリングすることに役立つので、増幅器後のフィルタリングを追加する必要性が低減されることである。第３の利益は、高効率スイッチング増幅器として駆動される場合に当てはまるものであって、高調波同調が、このキャパシタ配置によってＥ/Ｆ動作を得るために適切になることである。それらが２つのトランジスタのドレイン間に接続されていることから、偶高調波の電圧はキャパシタの両端子にて大きさ及び位相が等しいので、それらは基本波及び奇高調波のみに影響する。つまり、これらのキャパシタは、偶高調波の高インピーダンスが維持される上に、基本周波数で所望のインダクティブインピーダンスを得るために、そして、奇高調波で非常に低いインピーダンスを与えるために使用される。この選択的なインピーダンス制御により、各プッシュプル増幅器は、クラス「逆Ｆ」で、又は、例えばクラスＥ/Ｆ3及びクラスＥ/Ｆoddを含む「クラスＥ/Ｆ」と称されるクラスの群で動作する電力効率スイッチング増幅器として駆動され得る。線形のクラスＡ、ＡＢ、Ｂ及びＣ、又は非線形の増幅器クラスのような他の多くの増幅器クラスでも、このトポロジーは、ドレインインダクタンス及び角部のキャパシタンスを調整し、トランジスタのドレインバルクキャパシタンスを共振させて、これらクラスに適切な負荷を与えることによって使用できる。
【００４３】
Ｄ）出力電力合成
好ましい実施例では、図２bに示すクワッドプッシュプル増幅器のデザインは、正方形の形状をもたらす比較的大きい４つのスラブインダクタを有しており、磁気的に結合されたアクティブトランスフォーマの主回路として使用されることによって、これら４つのプッシュプル増幅器の出力を合成し、それらの小さなドレインインピーダンスを、一般的な５０Ωの不平衡又は平衡負荷に整合する。不平衡負荷を駆動する能力は、広く使用されるシングルエンドアンテナ、伝送線、フィルタ及びＲＦスイッチを駆動するために、外付けバランを避けることには必須である。図２bに示すように、これら４つのプッシュプル増幅器は、互い違いな位相で駆動されて、正方形回りの基本周波数の平衡環状電流を生成し、その結果、正方形を通る強い磁束が生ずる。
【００４４】
図３aに見られるように、この１次コイル電力増幅器の正方形内のワンターン金属コイル150は、この交流磁束を利用するために使用でき、トランスフォーマの２次ループとして機能する。また、それは、８：１のインピーダンス変換比を与え、約６.２５Ω（５０Ω/８）のインピーダンスをトランジスタのドレインに示す。これらの損失を無視すると、線形の動作モードにおける±２Ｖのドレイン電圧の振幅では、この変換及び合成過程は、５０Ωの負荷へ送られる増幅器の可能な出力を、Ｐout Ｖdd2/(２ｘＲout)＝２2/(２ｘ５０Ω)＝４０ｍＷから、Ｐout ８ｘＶdd2/(２ｘＲout/８)＝８ｘ２Ｖ2/(２ｘ５０/８)＝２.５６Ｗに上昇させる。トランスフォーマ結合因子ｋは１より低いので（通常、ｋ＝０.６〜０.８付近）、キャパシタ204が出力と並列に接続されて（図８参照）、トランスフォーマの漏れインダクタンスを補償する。
【００４５】
図３aに示す２次巻線150の変形例としては、２次巻線を、幅が変化する金属線で構成することが有利である。概念的には、金属線は、金属線が堆積されている基板に対してａｃ電圧が低い相対的に広い部分と、基板に対してａｃ電圧が高い相対的に狭い部分とを有している。この形状は、さらに電力損失を低減する利点を与える。それは、（基板に対して）ａｃ電圧信号が低い広い金属における低い金属抵抗を利用して、損失を低減し、（基板に対して）ａｃ電圧が高い狭い金属における基板との低い容量結合を利用して、さらに損失を低減する。この方式では、金属抵抗損失及び容量結合損失の両方が低減される。
【００４６】
つまり、例えば、図３bに示すように、金属幅が変化する、１次コイル内のワンターン正方形コイルは、交流磁束を利用するために用いられ、トランスフォーマの２次ループとして機能し、さらに、デバイスの効率を改善する。具体的には、出力から半時計回りに見ると、比較的正方形である２次コイルの直線部分150a-150eは、徐々に広くなり、一様でないシングルターン正方形インダクタがもたらされる。全経路に沿ったインダクタの平均幅は、図３aに示す変化しない２次ループのものと同じとしてよく、合計損失が低減される一方で、同じ全コンダクタ抵抗が維持される。この及びその他の集積回路への応用では、幅を変化させることなくインダクタでの損失を低減する別の形状が可能である。例えば、マルチプルターン正方形スパイラル、マルチプルターン環状スパイラル、次第に変化する段を有するラインインダクタ、テーパー状ラインインダクタ、及び曲がりくねった線状インダクタがある。
【００４７】
図３aに戻ると、プッシュプルのトポロジーの対称性により、偶高調波は、ほとんどはね除けられて、したがって、ほとんど２次150に結合されない。また、バルクキャパシタンス及び角部のキャパシタに向かうトランジスタのドレインは、基本周波数を除く全ての奇高調波をほとんど短絡させて、出力の奇高調波を減衰させる。
【００４８】
本発明の環状アクティブトランスフォーマのトポロジーは、一般的な高調波制御(harmonically-controlled)増幅器クラス（例えば、クラスＦ、逆クラスＦ）のデザインにもう一つの利益を与える。各高調波を個々に調節することを要求するこれらのシングルエンド型高調波制御増幅器クラスとは異なり、このトポロジーは、クラスＥ/Ｆデザインを実現するために、デザイン過程において基本周波数で調節することのみを要求する。基本周波数が設定されると、他の全ての高調波は、自動的に所望のインピーダンスを見る。これは、選択された奇高調波で低いインピーダンスを、偶高調波でキャパシティブインピーダンス１/(ｊωＣs)を、基本波で、適切な大きさのインダクタンスを有する負荷インピーダンスを示すことによって、Ｅ/Ｆ動作モードが達成されるからである。奇高調波の低インピーダンスは、比較的大きな同調キャパシタ110、120、130及び140を用いて達せられ、これらは、奇高調波でトランジスタのドレインと効果的に並列になる。しかしながら、偶高調波では、トランジスタは、それら自身の出力キャパシタンスのみを「見る」。これは、各トランジスタが、これら周波数で同じ信号出力及び位相を有しており、従って、トランジスタ間に接続された回路の他の全ての構成要素が、これら高調波で電流を流さず、それらをインピーダンスに何の影響も与えないようにするからである。インダクティブな基本波のインピーダンスは、基本波よりも若干高い周波数で共振する、トランジスタのドレイン間に接続された並列ＲＬＣ回路を同調させることにより得られる。この同調を変化させることにより、基本周波数での負荷インダクタンスが変化して、高効率動作をもたらすゼロ電圧スイッチング条件が得られる。すなわち、回路の対称性を使って偶高調波と奇高調波とを分離することにより、奇高調波で低インピーダンスを、偶高調波でキャパシティブインピーダンスを与え、基本周波数インピーダンスのみが慎重に同調される方法で、回路は、適切なインダクティブ負荷を与える。
【００４９】
Ｅ）入力電力分配及び整合
入力信号に目を向けると、図２a、２b及び３に示すクワッドプッシュプルデザインでは、一般的な５０Ωの不平衡入力が、整合されて、８つのゲートで４つの平衡駆動信号に変換される必要があるので、出力ネットワークに関して説明した課題と同様な課題に至る。これを解決するために、計４つのゲートマッチングインダクティブループが、正方形の各角部のゲート間に接続され、基本周波数でゲートキャパシタンスを共振させる。このような角部の一つを図４に示す。本図では、インダククティブループ180は、トランジスタ160及び170のゲート162と172の間に夫々接続されており、インダクタ180として回路的に示されている。差動的に駆動される単一のループのインダクタは、通常のスパイラルインダクタよりも良いＱ（１０−１５）を示す。これらインダクティブループの中間点は、仮想ａｃ接地を形成し、ｄｃ電圧をブロックする一方で、この点をａｃ接地するために大きなキャパシタを用いる必要はない。
【００５０】
図５に示すように、入力電力分配ネットワークは、以下の３つの部分からなる。すなわち、（１）１：１入力スパイラルトランスフォーマバラン190。（２）接続している差動ライン192a及び192b。これらは、正方形の中心点195に平衡信号を送る。（３）全てのトランジスタのゲートに、中心点195に対称的に接続する分配ネットワーク194。つまり、分配ネットワークは194は、同相の平衡入力信号を各プッシュプルペアトランジスタのゲートに与える。図６に図示した好ましい一実施例では、分配ネットワークは、慎重に加工された金属線194a-194fを具えている。これらは、所定のツイスト経路をトランジスタへ到達させる。これにより、出力トランスフォーマ（２次コイル）から各入力接続部に正の磁気結合が与えられ、その結果、各増幅器個々の、すなわち増幅器全体のゲインがさらに高められる。
【００５１】
また、並列キャパシタ205（図８に示す）及び直列キャパシタ206、207a及び207bが、入力に挿入されると、漏れインダクタンスが共振されて、スパイラル１：１オンチップバラン190の入力側が５０Ωに整合される。ボンディングワイヤは、インダクタとして使用されておらず、最適動作のためにそれらの値を微調整する必要はないことに留意すべきである。
【００５２】
代わりに、入力供給を、ループの外側から行うことも可能であり、これによって、出力からの磁気結合によって金属線に生じた電流による電力損失は減少する。
【００５３】
Ｆ）インタディジタル化(Interdigitation)
本発明のアクティブトランスフォーマ電力増幅器をさらに改良した実施例は、図７aに示されている。ここで説明されている高周波平面型アクティブトランスフォーマでは、１次ループ200の電流は、２次回路204に向いているそれらの金属伝導体の端部で集まる傾向がある。さらに、２次回路の電流も、１次巻線に向いているその伝導体の端部で集まる。この「カレントクラウディング(current crowding)」は、比較的に広い金属伝導体で損失を増加させる。それら伝導体は、実際には、高い抵抗を有する比較的に狭い伝導体として使用されているからである。
【００５４】
これら損失を減らすために、１次回路は、２次又は出力ループ204の内側トラックに配置される第２ループ202を含んでおり、コイルを「インタディジタル化」している。この方式では、１次の電流は、入力ループ200及び202の対の端部間で分割又は分配されて、電流が流れる端部の数を事実上２倍にしている。これにより、全体的な金属抵抗が効果的に低くなり、ゆえに全体的な損失が低くなる。２次ループは、互いに接続されてもされなくともよいことは理解されるべきである。このような仕組みの一つは、図７bに示されており、複数の２次ループは、複数の１次ループとインタディジタル化されている。
【００５５】
Ｇ）実験結果
上述したように、本発明の新規な環状トポロジーは、線形及びスイッチング電力増幅器の両方を実施するために用いることができる。本発明の考え方の実証として、ＢｉＣＭＯＳ製造技術において０.３５μｍＣＭＯＳトランジスタを用いて、クラスＥ/Ｆ3の２.２−Ｗ、２.４−ＧＨｚシングルステージ高集積スイッチング電力増幅器が作成及び測定された。
【００５６】
製造工程では、３つの金属層が作成された。最上層は、３μｍの厚さであり、基板から４.３μｍの距離にある。基板は、８Ω・ｃｍの抵抗率を有する。チップ領域は１.３ｍｍｘ２.０ｍｍであり、パッドを含んでいる。増幅器の性能を証明するために、ＳＯＮＮＥＴを使用した準３次元電磁シミュレーションと、ＡＤＳを用いた回路シミュレーションとが、デザイン周期の一部である完結した構造について行われた。
【００５７】
デザインされた回路の全電気回路図は、図８に示されている。電気的構成要素は、総じて、図２乃至５に図示されている物理的構成要素に対応している。具体的には、図２bに示すアクティブトランスフォーマの１次コイルを具える４つのプッシュプル増幅器40、60、80及び100は、図８において、各端部でトランジスタと共にドレインインダクタＬdとして図示されている。これらは、互いに反対の位相で駆動される。図４のトランジスタ入力マッチングループ180は、ゲートインダクタＬg180及び180として示されており、正方形の各角部に繰り返されている。図３乃至５に示す正方形２次コイル150は、トランスフォーマ151、152、153及び154からなる４つの直列に接続された２次コイルで示されており、夫々、プッシュプル増幅器40、60、80及び100の一部である４つの１次コイルの各々に対応している。入力マッチングトランスフォーマ又はバラン190は、トランスフォーマＴ１、190として示されている。図で示されたように（物理的接続は明示されていない）、変換された平衡入力信号は、正入力210及び負入力212を有しており、対応する符号が付された増幅器の入力に分配されている。具体的には、正入力210は、各プッシュプル増幅器のしかるべきトランジスタの「＋」位相ゲートに接続されており、「−」位相入力212は、各プッシュプル増幅器のしかるべきトランジスタの「−」位相ゲートに接続されている。このプロトタイプは、また、図６に示された、入力電力を分配するためのツイスト入力ループを実施している。
【００５８】
デザイン性能の測定において、十分な熱拡散を得るために、導電性接着剤を用いて、チップは、ブラスヒートシンクにメッキされた金に直接接着された。チップのグランドパッドは、ヒートシンクにワイヤーボンディングされた。入力及び出力は、プリント回路基板（ＰＣＢ）の５０Ωマイクロストリップ線路にワイヤーボンディングされた。電源及びゲートバイアスパッドもまた、ワイヤーボンディングされた。入力の反射減衰量を測定するために、入力は、方向性結合器を介して回路入力に接続された一般的な電力増幅器を用いて駆動された。高調波信号の電力を測定することを避けるために、出力は、２０ｄＢ減衰器及び２.９ＧＨｚローパスフィルタを介してパワーメータに接続された。全てのシステム電力損は、コネクタ及びデュロイド基板損失を含むように較正された。ボンディングワイヤの電力損は、測定された増幅器性能に含められた。
【００５９】
２.４ＧＨｚで２.２Ｗの出力電力が、２Ｖ電源を用いて８.５ｄＢゲインで得られた。対応する電力負荷効率（ＰＡＥ）は３１％であり、ドレイン効率は３６％であった。出力が差動的に得られる場合、１.９ＷのＰout、８.７ｄｂのゲイン及び４８％のドレイン効率で、４１％のＰＡＥが達成された。図８及び９は、夫々、２Ｖと１Ｖとで供給される出力電力に対するゲイン及びＰＡＥを示す。小信号ゲインは１４ｄＢであり、入力反射係数は、−９ｄＢである。３ｄＢの帯域幅は、２.４４ＧＨｚを中心として５１０ＭＨｚある。２０ＧＨｚまでの全ての高調波は、６４ｄＢよりもさらに小さく、基本波より小さい。このチップは、従来のデザインと比較して、本発明のモノリシックデザインの実行力及び性能の向上を証明している。
【００６０】
本発明は、能動素子の出力電力をモノリシックに合成する技術を明らかにしている。説明された本発明の典型的な実施例を用いて、さらなる変更、修正及び改良が、当該技術の通常の知識を有する者にできることは明らかであろう。さらに、本発明は、ＣＭＯＳ技術に限定されず、如何なる特定の周波数帯に、如何なる特定の出力電力レベルに、如何なる数の能動素子に、如何なるクラスの動作又は高調波同調方式にも限定されないことは明らかである。つまり、本発明は、特許請求の範囲によってのみ定められる。
【技術分野】
【０００１】
１.発明の属する技術分野
本発明は、高周波電力増幅器に関し、さらに詳細には、モノリシックな又はその他の個々の電力増幅器を組み合わせて、電力合成及びインピーダンス変換を達成する技術に関する。
【背景技術】
【０００２】
２．関係する技術分野の説明
シングルチップ集積トランシーバの追求において、十分な電力レベル、効率及びゲインを有する高周波電力増幅器のデザインは、大きな問題の一つとして残っている。この問題に幾つかの進歩がなされてきたが、シリコン又はシリコンゲルマニウムのような損失基板に、高集積電力増幅器をデザインすることは、到達し難いゴールのままである。
【０００３】
ＣＭＯＳトランジスタを用いて１Ｗを超える出力電力レベルを発生させる際に、同調要素として、ボンディングワイヤや外部バランなどの多様な外付け部品が使用されてきた。例えば、K.C.TsaiとP.R.Grayによる「“A 1.9 GHz, 1-W CMOS Class-E Power Amplifier for Wireless Communications,”IEEE Journal of Solid-State Circuits,vol.34,no.7,pp.962-969,July 1999」[1]、及びC.YooとQ.Huangによる「“A Common-Gate Switched, 0.9W Class-E Power Amplifier with 41% PAE in 0.25mm CMOS,”Symposium on VLSI Circuits Digest,pp.56-57,Honolulu,June 2000」[2]を参照のこと。同様な性能レベルは、Ｓｉバイポーラトランジスタで達成されている。例えば、W.Simburgerらによる「“A Monolithic Transformer Coupled 5-W Silicon Power Amplifier with 59% PAE at 0.9 GHz,”IEEE Journal of Solid-State Circuits,vol.34,no.12,pp.1881-1892,Dec.1999」[3]、及びW.Simburgerらによる「“A Monolithic 2.5V,1W Silicon Bipolar Power Amplifier with 55% PAE at 1.9 GHz,”IEEE MTT-S Digest,vol.2 pp.853-856,Boston,June 2000」[4]を参照のこと。
【０００４】
さらに、一方で、集積増幅器の出力電力及び効率を増加させるために、より高い耐電圧及びより高い基板抵抗を有する能動素子のための技術が用いられてきた。例えば、耐電圧が２０ＶであるＬＤＭＯＳトランジスタが、半絶縁基板上に用いられているが、このデザインは、まだ２００ｍＷしか実現していない。Y.Tanらによる「“A 900-MHz Fully Integrated SOI Power Amplifier for Single-Chip Wireless Transceiver Applications,”IEEE Solid-State Circ.,vol.35,no.10,pp.1481-1485,Oct.2000」[5]を参照のこと。さらに、絶縁基板上のＧａＡｓＭＥＳＦＥＴが、電力増幅器を集積するために用いられてきた。J.Portilla、H.Garcia及びE.Artalによる「“High Power-Added Efficiency MMIC Amplifier for 2.4 GHz Wireless Communications,”IEEE Journal of Solid-State Circuits,vol.34,no.1,pp.120-123,Jan.1999」[6]を参照のこと。不幸にして、これらの技術は、ＣＭＯＳのような一般的なシリコンベースのトランジスタよりも、製造が著しく高コストであり困難である。
【０００５】
高周波低電圧電力増幅器のデザインにおけるこれら先行技術のまとめを、表１に示す。
【表１】
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＣＭＯＳのような従来のシリコン技術を用いる高集積高速固体電力増幅器のデザインには、２つの重大な問題がある。（１）損失基板の低抵抗率が、オンチップのインダクタ及びトランスフォーマの損失を増加させること、及び（２）トランジスタの耐電圧が低いことである。より高速に動作するために（ＣＭＯＳのような）トランジスタの最小形状のサイズが小さくなるにつれて、これらの問題は深刻になる。
【０００７】
さらに詳細には、損失基板の高導電率は、同じ基板上に作成された一般的なスパイラルインダクタを含む長い金属線を、電力に対して高損失にする。抵抗を減らすように金属線が広くされると、金属と基板間の容量結合効果によって電流の一部が基板に流れて、電力の散逸が増加する。一方で、この問題を事実上克服するために金属線を細くすると、金属抵抗は著しく増加して、同じく電力の大半は吸収される（散逸される）。
【０００８】
ＣＭＯＳのような一般的なトランジスタの低い耐電圧により、最大で許されるトランジスタのドレイン電圧振幅は制限される。これにより、ある形態のインピーダンス変換を行って、より大きい出力電力を得る必要が生じる。例えば、このようなインピーダンス変換が行われない場合、±２Ｖのドレイン電圧振幅は、５０Ωの負荷に僅か４０ｍＷしか供給しない。１：ｎトランスフォーマを用いてインピーダンス変換が可能である一方で、不幸にして、一般的なＣＭＯＳ基板上のオンチップのスパイラル１：ｎトランスフォーマは高損失であり、トランスフォーマの増幅性能は大きく低下する。代わりに、オンチップの共振マッチ(match)が使用できるが、この手法でも、電力損は大きくなる。
【０００９】
つまり、全ての高周波電力増幅器が、整合目的に幾つかの導体、特に長い金属線と、電源への接続と、ある形態の電力合成とを表向き必要とする場合、一般的な電力増幅器回路は、電力効率が非常に悪くなり、ある電力及び周波数レベルを超えると商業的に実施できない。
【００１０】
従って、低コストなシリコンベースのプロセスで作成でき、マイクロ波及びミリ波周波数域で大きな出力電力レベルを与える、電力増幅器の低コストで高集積化されたトポロジーを得ることが、非常に望まれる。このようなトポロジーは、モノリシック集積技術と同様に、個別の電力増幅器で実施できることも望まれる。理想的には、この構成は、非損失基板のＩＣと同様に損失基板のＩＣにも使用可能であろう。
【００１１】
本発明は、これらの要求を解決するものであり、電力合成及びインピーダンス整合の手段としての分布型環状電力増幅器に属しており、小さなパッケージで非常に高い出力電力が得られ、短チャンネルＭＯＳトランジスタのような一般的な受動素子における低い耐電圧を克服する。
【課題を解決するための手段】
【００１２】
より具体的には、本発明は、複数の小さなプッシュプル増幅器を具える、ＲＦ入力信号を増幅する分布型環状電力増幅器に属する。各増幅器は、２つのゲインブロックを含んでおり、これらゲインブロックの各々は、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具えている。各プッシュプル増幅器における２つのゲインブロックは、各々の出力ポートの正極で、インダクティブパスにより相互に接続されており、各々の出力ポートの正極で、共通の電源電圧を共有している。各プッシュプル増幅器における各ゲインブロックの出力ポートの負極は、隣接するプッシュプル増幅器におけるゲインブロックの出力ポートの負極に接続されており、増幅器は、相互に連結された環状に構成されている。隣接するゲインブロックの負極は、仮想ａｃ接地を形成するように互いに接続されている。
【００１３】
動作中、各ゲインブロックの入力ポートは、隣接するゲインブロックの入力ポートに対して少なくともほぼ等しい振幅であって逆相であるａｃ入力信号を、受信するのに適している。プッシュプル増幅器は、相互に接続されており、基本動作周波数で、仮想ａｃ接地は、ゲインブロックの出力ポートの負極に現れる。
【００１４】
本発明のさらに具体的な態様では、分布型環状電力増幅器は、ＲＦ信号を増幅するようにデザインされた少なくとも２つのプッシュプル増幅器を具えている。第１プッシュプル増幅器は、第１ゲインブロック及び第２ゲインブロックを具えており、各ブロックは、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを有しており、これらブロックは、インダクティブパスにより、各々の出力ポートの正極で相互に接続されている。第２プッシュプル増幅器は、第２ゲインブロックに隣接する第３ゲインブロックと第４ゲインブロックとを含んでおり、第３及び第４ゲインブロックは、正極及び負極を有する入力ポートと正極及び負極を有する出力ポートとを夫々具えている。第２プッシュプル増幅器のゲインブロックは、インダクティブパスで、各々の出力ポートの正極と相互に接続されている。「環型」閉ループをもたらすために、第２及び第３ゲインブロックは、各々の出力ポートの負極で相互に接続されており、第４ゲインブロックの出力ポートの負極は、第１ゲインブロックの出力ポートの負極と接続されている。これにより、第４ゲインブロックから流れるほぼ全てのａｃ電流が、第１ゲインブロックに流れる。第４及び第１ゲインブロックは、典型的には異なるであろうが、互いに直接接続されてもよい。典型的な構成では、相互に接続された一対のゲインブロックを具える少なくとも一つの（好ましくは２以上の）追加のプッシュプル増幅器が、第４ゲインブロックと第１ゲインブロック間に設けられて、第４ゲインブロックの出力ポートの負極は、この少なくとも一つの追加のプッシュプル増幅器によって、第１ゲインブロックの出力ポートの負極に、間接的に接続されている。
【００１５】
さらに具体的な実施例では、電力増幅器は、第３及び第４プッシュプル増幅器をさらに含んでおり、その結果、８つのゲインブロックを有するクワッド(quad)プッシュプル増幅器がもたらされている。具体的には、第３プッシュプル増幅器は、第５及び第６ゲインブロックを具えており、これら各々は、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具えている。第５及び第６ブロックは、インダクティブパスにより、各々の出力ポートの正極で相互に接続されている。同様に、第４のプッシュプル増幅器は、第７及び第８のゲインブロックを具えており、これら各々は、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具えている。第７及び第８ブロックは、インダクティブパスにより、各々の出力ポートの正極で相互に接続されている。クワッド増幅器デバイスは、第４ゲインブロックの出力ポートの負極が第５ゲインブロックの出力ポートの負極に接続され、第６ゲインブロックの出力ポートの負極が第７ゲインブロックの出力ポートの負極に接続され、第８ゲインブロックの出力ポートの負極が第１ゲインブロックの出力ポートの負極に接続されるように、相互に接続されている。
【００１６】
ゲインブロックは、本発明で使用されるプッシュプル増幅器を具えており、所望のゲイン、回路の複雑さ、コスト及び他の因子により様々な構成を取り得る。基本的なある実施例では、各プッシュプル増幅器の各ゲインブロックは、ＣＭＯＳのような、単一の３端子能動素子を具えている。この３端子能動素子は、カソード、アノード、及び制御ターミナルを有する。別の実施例では、各プッシュプル増幅器の各ゲインブロックは、少なくとも最初及び最後の３端子能動素子を有する複合素子を具えている。各ゲインブロックの能動素子は、縦続に互いに接続されているので、最初の能動素子のカソードは、各ゲインブロック出力ポートの負極として働き、最後の能動素子のアノードは、各ゲインブロックの出力ポートの正極として働き、最初の能動素子の制御端子はゲインブロックの入力ポートとなる。この構成では、各プッシュプル増幅器、すなわち電力増幅器は、１つのゲインブロックのデザイン当たり、単一のトランジスタよりも多くのゲインを有利に供給できる。
【００１７】
本発明の電力増幅器により、プッシュプル増幅器は、モノリシックに単一のチップに集積される。さらに、各プッシュプル増幅器のインダクティブパスは、簡単に金属スラブとしてよく、さらに具体的には、ほぼ真っ直ぐな金属スラブとしてよい。
【００１８】
本発明のデザインがさらに一層改良されると、電力増幅器は、共振高調波同調コンデンサをさらに含み、該コンデンサは、隣接するプッシュプル増幅器における隣接するゲインブロックの出力ポートの正極間に接続される。また、増幅器は、ＲＦ入力信号に現れるインピーダンスを調整するために、隣接するプッシュプル増幅器の隣接するゲインブロックの入力ポート間に配置された、インダクティブループを含んでいる。
【００１９】
ＲＦ入力側に目を向けると、回路を適切に動作させるために、全てのゲインブロックの全ての入力ポートに、平衡入力が供給される必要がある。これに対応するために、入力電力分配ネットワークが加えられる。この入力電力分配ネットワークは、全てのゲインブロックの入力ポートに、増幅される同相の平衡入力信号を対称的に接続する。入力電力分配ネットワークは、電力増幅器の環形状内の点から、又は電力増幅器の環形状外の点から送られる同相の平衡入力信号を、対称的に接続してもよい。
【００２０】
好ましい実施例では、電力増幅器は、プッシュプル増幅器に接続された電力合成回路をさらに含んでいる。この電力合成回路は、これらプッシュプル増幅器の各々で増幅された信号を合成する。電力結合を行うために、プッシュプル増幅器は、第１閉ループとして構成されて、アクティブトランスフォーマの環状１次巻線を形成することが好ましい。電力合成回路は、アクティブトランスフォーマの２次巻線を形成する第２閉ループとして構成される。このアクティブトランスフォーマは、１次巻線に近接して配置され、１次巻線と磁気的に結合される。従って、２次巻線は、第１閉ループ内のプッシュプル増幅器の合計された出力を与える１つの出力を有している。２次巻線は、シングルターン回路、又はマルチプルターン回路としてよい。
【００２１】
さらに、２次巻線は、幅が変化する金属線で形成された、シングル又はマルチプルターンインダクタを具えることが有利である。金属線は、基板に対して低いａｃ電圧である相対的に広い部分と、基板に対して高いａｃ電圧である相対的に狭い部分とを有する。この形状により、電力損失がさらに低減される利点が得られる。ａｃ電圧信号が低い広い金属における低金属抵抗を利用して、損失は低減され、ａｃ電圧信号が高い狭い金属における、基板への低容量結合を利用して、損失は同じく低減される。この方式では、金属抵抗損失及び容量結合損失の両方が低減される。
【００２２】
一時的に入力回路に戻ると、先に述べた入力電力分配ネットワークは、２次巻線に近接する多数のツイスト入力ループを具えることが有利であり、その結果、第２巻線から磁気結合が得られる。この形状により、電力増幅器内の各プッシュプル増幅器のゲイン又は線形性をさらに高める利点が得られる。
【００２３】
本発明の好ましい実施例のさらに具体的な態様では、１次巻線及び２次巻線の付近に配置され、これらと磁気的に結合される追加の２次巻線は、インタディジタル型(interdigitated)トランスフォーマをもたらすために与えられて、低電力損失の利益が付随的に得られる。あるいは、又は２次巻線を複数とする改良にて、本発明の電力増幅器は、さらに、少なくとも一つの追加の環状１次巻線を含んでおり、この１次巻線は、１次及び２次巻線の付近に配置されて、これらと磁気的に結合し、インタディジタル型トランスフォーマがもたらされる。
【００２４】
複数のプッシュプル増幅器の増幅された出力を合成して、電力増幅器を形成する方法も、開示されている。この方法では、各増幅器は、インダクティブパスで相互に結合された２つのインダクティブゲイン(inductively-gain)ブロックを含んでいる。この方法は、隣接する増幅器の隣接するゲインブロックが相互に接続され、それにより、それらの接点で仮想ａｃ接地を形成するように、第１閉ループを形成する複数の増幅器を構成する工程を含んでいる。また、その方法は、少なくともほぼ等しく反対の入力信号で、隣接するプッシュプル増幅器の隣接するゲインブロックを駆動する工程を含んでいる。本発明のさらに具体的な態様では、その方法は、さらに、２次コイルの第１閉ループのプッシュプル増幅器の出力を合成する工程を含んでいる。２次コイルは、第１閉ループに近接して配置され、これと磁気的に結合されている。
【００２５】
また、電圧信号を処理する集積回路の基板に堆積された低損失インダクタも、説明されている。そのインダクタは、基板に堆積された細長い伝導部材であり、第１及び第２端を有している。伝導部分は、それら端の間に堆積されている。これにより、伝導部材に亘る平均ａｃ信号電圧よりも信号電圧が低いと判断される部分は、伝導部材に亘る平均ａｃ信号電圧よりも信号電圧が高いと判断される伝導部材の他の部分よりも、相対的に広くなる。
【００２６】
加えて、集積回路の基板に堆積されたインダクタの電気的損失を低減する方法も説明されている。インダクタは、細長い部材を具えており、その部材は、相互に接続された伝導部分と、平均幅及び該部材に亘る平均ａｃ信号電圧とを有する。その方法は、インダクタ部材の一部分の幅を、その部分のａｃ電圧信号が、インダクタ部材に亘る平均ａｃ信号電圧よりも相対的に高いところで、平均幅に対して低減する工程を含んでいる。そして、その方法は、インダクタ部材の別の部分の幅を、その部分の平均ａｃ信号電圧が、インダクタ部材に亘る平均ａｃ信号電圧よりも相対的に低い箇所で、増加させる工程を含んでいる。
【００２７】
本発明の他の特徴及び利点は、本発明の原理を例示して表す添付図面と共に、以下の詳細な説明から明らかになるであろう。
【図面の簡単な説明】
【００２８】
【図１ａ】図１aは、本発明の基本的な構成単位として用いられる、１対のゲインブロックを具えるプッシュプル増幅器の説明図である。
【図１ｂ】図１bは、ゲインブロックが、インダクティブパスで相互に結合された単一のトランジスタである、図１aに示されたプッシュプル増幅器の一実施例の図である。
【図１ｃ】図１cは、図１bに示されたプッシュプル増幅器と等価な回路の図である。
【図１ｄ】図１dは、各ゲインブロックが、共に縦続された複数のトランジスタを具える、図１aに示すプッシュプル増幅器の第２実施例を示す回路図である。
【図２ａ】図２aは、図１aに示されたタイプの４つのプッシュプル増幅器が、隣接する増幅器の出力の隣接する負極で「環状」に相互に接続されている、本発明に係る分布型電力合成増幅器の構造の一実施例を示す高レベルな回路図である。
【図２ｂ】図２bは、図１bに示されたタイプの４つのプッシュプル増幅器が、隣接するカソードで「環状」に相互に接続されている、本発明に係る分布型電力合成増幅器の構造の一実施例を示す回路図である。
【図３ａ】図３aは、インピーダンス変換用ワンターン伝導コイルが、４つのプッシュプル増幅器構造によって囲まれており、共振キャパシタが隣接するトランジスタ対のアノード間に接合された、図２bに示す分布型増幅器の改良例の回路図である。
【図３ｂ】図３bは、幅が変化するインピーダンス変換用ワンターン伝導コイルが、４つのプッシュプル増幅器構造により囲まれており、共振キャパシタが隣接するトランジスタ対のアノード間に接合された、図３aに示す分布型増幅器の改良例の説明図である。
【図４】図４は、シングルループインダクタが隣接するトランジスタの制御電極に相互に接続しているクワッドプッシュプル増幅器デザインにおける、ある代表的な角部を示す、図３に示す分布型増幅器の改良例の説明図である。
【図５】図５は、新規な入力回路と、各能動素子への入力信号の新規な接続形状とを示す、本発明の集積化環状電力増幅器の説明図である。
【図６】図６は、ポジティブフィードバックが能動素子に供給されている改良された入力接続形状を示す、本発明のクワッドプッシュプルアクティブトランスフォーマ電力増幅器の平面図である。
【図７ａ】図７aは、アクティブトランスフォーマの入力コイルが出力コイルとインタディジタル化されている、本発明のクワッドプッシュプルアクティブトランスフォーマ電力増幅器のさらなる改良例を示す。
【図７ｂ】図７bは、マルチプルな第２ループが、マルチプルな第１ループとインタディジタル化されている、図７aに示す構造に代わるインタディジテーション構造を示す。
【図８】図８は、信号入力回路が示された、本発明のクワッドプッシュプル環状電力増幅器の電気回路図である。
【図９】図９は、２ボルト電源で電力供給された場合における、本発明に従ってデザインされている、作成された２.２Ｗ、２.４ＧＨｚのシングルステージ高集積電力増幅器の出力に対する、ゲイン及び電力付加効率（ＰＡＥ）を示すグラフである。
【図１０】図１０は、１ボルト電源で電力供給された場合における、本発明に従ってデザインされている、作成された２.２Ｗ、２.４ＧＨｚのシングルステージ高集積電力増幅器の出力に対する、ゲイン及びＰＡＥを示すグラフである。
【発明を実施するための形態】
【００２９】
本発明は、高周波電力増幅器の性能及び効率を改善し、特に、現代の通信デバイス及びシステムに使用される高周波電力増幅器に関する。
【００３０】
本発明は、増幅器若しくはスイッチとして、又は増幅器若しくはスイッチの構成要素として使用される３端子能動素子の新規な組合せを開示する。本明細書では、用語「ゲインブロック」は、ゲインを与えるあらゆる構成要素、又は構成要素の組合せを総称的に示すために用いられる。すなわち、ゲインブロックは、トランジスタのような単一の３端子能動素子、又はその組合せを含む。能動素子の３端子は、本明細書では、「制御端子」、「アノード」及び「カソード」と称される。これらは、例えば、ＦＥＴトランジスタのゲート、g、ドレイン、ｄ、ソース、ｓに、また、ＢＪＴトランジスタのベース、コレクタ、エミッタに夫々対応している。つまり、これらの用語は、これらの最も広い意味で理解されるべきである。それ故に、ＦＥＴトランジスタを含む、以下で説明及び開示される実施例は、単に説明のためのものであり、発明を限定することを全く意図していない。
【００３１】
本発明の好ましい実施例に導くデザインの進歩は、以下で説明される。
【００３２】
Ａ）プッシュプルドライバ
図１は、基本的なプッシュプルドライバのデザイン１に関する、高レベルの概略的な回路図である。このプッシュプルドライバは、本発明の分布型電力増幅器の主な基本構成要素として使用される。増幅器は、正極及び負極を有する入力ポート3と、正極及び負極を有する出力ポート4とを具える第１ゲインブロック2を具えている。そして、増幅器は、正極及び負極を有する入力ポート7と、正極及び負極を有する出力ポート8とを具える第２ゲインブロック6を具えている。増幅器は、インダクティブパス9によって、それらの出力の各々における正極で互いに接続されている。入力ポート3の符号「＋」及び入力ポート7の符号「−」により示されているように、このデザインを「プッシュプル増幅器」とする特徴は、ゲインブロック2の入力ポート3とゲインブロック6の入力ポート7とは、差動的に、すなわち振幅は等しいが逆位相であるＲＦ信号で駆動されることである。このトポロジーは、所望により電源ｄｃバイアスＶddを供給する点として使用され得る、インダクティブパス9の中心5の付近で、「仮想ａｃ接地」をもたらし、その結果、電源のフィルタリングの要請が低減される。
【００３３】
図１bは、図１aに示すプッシュプル増幅器の具体的な一実施形態を示している。この実施形態では、各ゲインブロックは、ここではＦＥＴトランジスタとして示されている単一の３端子能動素子である。具体的には、増幅器は、制御端子（ゲート）14、アノード（ドレイン）16及びカソード（ソース）18を有する第１トランジスタ12と、制御端子（ゲート）24、アノード（ドレイン）26及びカソード（ソース）28を有する第２トランジスタ22とを具えている。アノード16及び26は、金属スラブ20により相互に接続されており、共通のｄｃドレイン電圧Ｖdd29でバイアスされている。図１cに描かれた電気的等価回路に見られるように、金属スラブ20は、ドレイン同調インダクタとして機能し、トランジスタの寄生キャパシタンスを共振させて、高調波信号を制御する。以下で述べるように、スラブは、また分布型能動素子の１次回路として、又は１次回路の一部として機能し得る。入力が別個に駆動されるので、このトポロジーは、ドレイン電圧の基本周波数及び奇高調波について、Ｖdd電源ノード21（必須ではないが、金属スラブ20のほぼ中心点である）にて仮想ａｃ接地をもたらす。この仮想接地は、プッシュプルドライバの重要な特徴であり、電源にて分配チョークインダクタ及び/又は大きなオンチップバイパスキャパシタを不要にする。
【００３４】
図１bに示すプッシュプル増幅器は、以下で展開され、示される環状アクティブトランスフォーマ電力増幅器の好ましい一実施例における基本的構成として使用される。しかしながら、本発明で使用されるプッシュプル増幅器は、図１bに示される単一のトランジスタ対に限定されないことは明確に理解されるべきである。基本的に、本発明のトポロジーは、プッシュプル増幅器として駆動される、適切に相互に接続された如何なるゲインブロック対をも含んでいる。例えば、図１aに示す各ゲインブロック2及び6は、複合能動素子構造を成しており、単一のトランジスタ対よりも高いゲインが得られる。
【００３５】
このような好ましい実施例の一つは、２又はそれより多い能動素子が共に縦続されたカスコードデザインであり、さらにゲインが高いプッシュプル増幅器をもたらす。具体的には、図１dに示すカスコードゲインブロック30において、最初の共通カソード能動素子32のカソード33は、ゲインブロックの出力ポートの負極として働き、最後の共通カソード能動素子38のアノード38は、ゲインブロックの出力ポートの正極として働き、最初の共通カソード素子32の制御端子34は、ゲインブロックの正入力となる。図にさらに示されているように、１又はそれより多い追加の能動素子が最初と最後の能動素子の間に接続されて、さらに一層ゲインブロックのゲインが増加されている。
【００３６】
本発明にで実施されるゲインブロックとして、ダーリントントランジスタ対のような、他の公知の複合能動素子が使用されて良いことは理解されるであろう。
【００３７】
Ｂ）クワッドプッシュプル環形状
好ましい一実施例では、図２aに示すように、「環状」増幅器は、４つのプッシュプル増幅器40、60、80及び100を含んでいる。合計で、図１aに示すタイプのゲインブロックが８つとなっている。図示されたように、隣接する増幅器のゲインブロックが、各々の出力ポートの負極で相互に接続されて、閉ループを形成するように素子は配置されている。従って、ある角部で見られるように、増幅器40のゲインブロック50における出力ポートの負極は、増幅器60のゲインブロック70における出力ポートの負極に接続されている。
【００３８】
図２bは、図２aの増幅器の一実施形態を示す。図１aに示されたタイプの各プッシュプル増幅器は、図１bに示されたタイプである単一の２トランジスタプッシュプル増幅器であり、正方形の一辺を形成する。４つのプッシュプル増幅器40、60、80及び100の戦略的な配置により、ドレインインダクタとして、夫々４つの直線上の広い金属線42、62、82及び102の使用が可能となる。スラブインダクタは、Ｑ〜５から１０であるスパイラルインダクタよりも高いＱ値、例えばＱ〜２０から３０を示し、ゆえに受動ネットワークで電力損失を低くする。また、図示されたように、スラブインダクタは、本質的に低抵抗の経路を与えているので、ｄｃ電流は電源からトランジスタのドレインまで流れる。
【００３９】
角部では、隣接する増幅器の隣接するトランジスタのソースは、互いに接続されて、また、共通のグランドを共有している。「＋」及び「−」の記号で示されたように、各角部で、２つの隣接するトランジスタは、逆相で駆動される。例えば、プッシュプル増幅器40のトランジスタ50のカソード（ソース）58と、増幅器60のトランジスタ70のカソード（ソース）72とは、相互に接続され、また、ＧＮＤなる符号のグランドに接続されている。さらに、プッシュプル増幅器40のトランジスタ50の制御端子（ゲート）56が正位相の信号で駆動される場合、プッシュプル増幅器60のトランジスタ70の制御端子（ゲート）71は、負位相の信号で駆動される。このように、仮想ａｃ接地は、正方形の各角部にもたらされる。このことは、環形状の顕著な特徴である。図２bの電流ループに示すように、ａｃ信号の基本波及び奇高調波は、４つの金属スラブを具えるループを離れない。つまり、この正方形から電源電圧又はグランドへの接続がどのようであっても、基本周波数又は奇高調波でａｃ信号が運ばれることはない。このことにより、電源接続の損失は、ほとんど接続線のｄｃ抵抗損に留められる。接続線のｄｃ抵抗損は、広い金属線を用いて簡単に最小化できる。さらに、電源にフィルタをかけるためには、キャパシタが非常に小さいこと又は全く存在しないことが要求される。図２a及び図２bのトポロジーは、電源及び偶高調波用の接地ノードで仮想接地を形成していないことは注目に値する。すなわち、トランジスタは、基本波及び奇高調波に対して偶高調波で相対的に高インピーダンスを見る。また、これらの隣接するトランジスタは、共通の電源を共有している。
【００４０】
図２a及び図２bに示され、残りの図面でも示される４つのプッシュプル増幅器のデザインは、本発明の環状トポロジーの一例であることは、理解されるべきである。本発明のトポロジーは、相互に結合されて上述のように駆動される、最小で２つのプッシュプル増幅器を含んでいる。各プッシュプル増幅器対は、２つのゲインブロックを具えている。相互に接続されたプッシュプル対の数を増やすと、２つの有利な効果が得られる。第１に、プッシュプル増幅器の数の増加に伴い、回路全体の出力電力の能力は、明らかに増加する。第２に、回路はますます円形を呈する。このことは、回路が真円の形により近くなるにつれて、トポロジーが効果を増加することから望ましい。
【００４１】
このトポロジーは、個々に発せられるＲＦ出力を有する分布型増幅器をもたらす。「Ｄ」節以降で説明されている実施例では、それら出力は合成されて、一つの出力が得られる。該出力は、本質的に個々の出力の和であり、従来手法で得られる効率よりも遙かに大きい効率を有している。しかしながら、これら出力は、用途に応じて電磁的に合成されてもされなくてもよいことは理解されるべきである。例えば、出力は、単に自由空間に放出されてもよく、又は別個に設けられた負荷を駆動してもよい。
【００４２】
Ｃ）インピーダンス及び高調波制御
電力増幅器に正しいインピーダンスを与えることは、正常動作にとって重要である。全ての増幅器は、基本周波数にてトランジスタに対して正しいインピーダンスを示す必要があり、増幅器内で信号に含まれる高次の高調波を制御することは、スイッチング増幅器の性能に大きな役割を果たす。図３a及び図３bに描かれたように、これらの機能は、隣接するトランジスタ間に４つのキャパシタ110、120、130及び140を接続することにより達成される。これらキャパシタは、正方形の各角部に１個ずつ配置される。これらキャパシタは、基本周波数でトランジスタで見られるインピーダンスを制御することに関与し、出力にて倍音のレベルを低減し、スイッチング増幅器として使用されるために適切なインピーダンスをトランジスタに与えることに関与する。インダクタが基本的なプッシュ/プル回路で使用されることにより、適当な測定がされないにも拘わらず、基本周波数でトランジスタに示されるインピーダンスは、ほとんどインダクティブである。これらキャパシタをインダクタンスに並列に配置することにより、インピーダンスは、使用される動作クラスに対して適切に変化する。例えば、クラスＡ動作は、通常、コンデンサの大きさを合わせて、基本波のインピーダンスを完全にレジスティブにする。キャパシタの第２の利益は、倍音で低いそれらのインピーダンスが、これらの周波数を出力信号からフィルタリングすることに役立つので、増幅器後のフィルタリングを追加する必要性が低減されることである。第３の利益は、高効率スイッチング増幅器として駆動される場合に当てはまるものであって、高調波同調が、このキャパシタ配置によってＥ/Ｆ動作を得るために適切になることである。それらが２つのトランジスタのドレイン間に接続されていることから、偶高調波の電圧はキャパシタの両端子にて大きさ及び位相が等しいので、それらは基本波及び奇高調波のみに影響する。つまり、これらのキャパシタは、偶高調波の高インピーダンスが維持される上に、基本周波数で所望のインダクティブインピーダンスを得るために、そして、奇高調波で非常に低いインピーダンスを与えるために使用される。この選択的なインピーダンス制御により、各プッシュプル増幅器は、クラス「逆Ｆ」で、又は、例えばクラスＥ/Ｆ3及びクラスＥ/Ｆoddを含む「クラスＥ/Ｆ」と称されるクラスの群で動作する電力効率スイッチング増幅器として駆動され得る。線形のクラスＡ、ＡＢ、Ｂ及びＣ、又は非線形の増幅器クラスのような他の多くの増幅器クラスでも、このトポロジーは、ドレインインダクタンス及び角部のキャパシタンスを調整し、トランジスタのドレインバルクキャパシタンスを共振させて、これらクラスに適切な負荷を与えることによって使用できる。
【００４３】
Ｄ）出力電力合成
好ましい実施例では、図２bに示すクワッドプッシュプル増幅器のデザインは、正方形の形状をもたらす比較的大きい４つのスラブインダクタを有しており、磁気的に結合されたアクティブトランスフォーマの主回路として使用されることによって、これら４つのプッシュプル増幅器の出力を合成し、それらの小さなドレインインピーダンスを、一般的な５０Ωの不平衡又は平衡負荷に整合する。不平衡負荷を駆動する能力は、広く使用されるシングルエンドアンテナ、伝送線、フィルタ及びＲＦスイッチを駆動するために、外付けバランを避けることには必須である。図２bに示すように、これら４つのプッシュプル増幅器は、互い違いな位相で駆動されて、正方形回りの基本周波数の平衡環状電流を生成し、その結果、正方形を通る強い磁束が生ずる。
【００４４】
図３aに見られるように、この１次コイル電力増幅器の正方形内のワンターン金属コイル150は、この交流磁束を利用するために使用でき、トランスフォーマの２次ループとして機能する。また、それは、８：１のインピーダンス変換比を与え、約６.２５Ω（５０Ω/８）のインピーダンスをトランジスタのドレインに示す。これらの損失を無視すると、線形の動作モードにおける±２Ｖのドレイン電圧の振幅では、この変換及び合成過程は、５０Ωの負荷へ送られる増幅器の可能な出力を、Ｐout Ｖdd2/(２ｘＲout)＝２2/(２ｘ５０Ω)＝４０ｍＷから、Ｐout ８ｘＶdd2/(２ｘＲout/８)＝８ｘ２Ｖ2/(２ｘ５０/８)＝２.５６Ｗに上昇させる。トランスフォーマ結合因子ｋは１より低いので（通常、ｋ＝０.６〜０.８付近）、キャパシタ204が出力と並列に接続されて（図８参照）、トランスフォーマの漏れインダクタンスを補償する。
【００４５】
図３aに示す２次巻線150の変形例としては、２次巻線を、幅が変化する金属線で構成することが有利である。概念的には、金属線は、金属線が堆積されている基板に対してａｃ電圧が低い相対的に広い部分と、基板に対してａｃ電圧が高い相対的に狭い部分とを有している。この形状は、さらに電力損失を低減する利点を与える。それは、（基板に対して）ａｃ電圧信号が低い広い金属における低い金属抵抗を利用して、損失を低減し、（基板に対して）ａｃ電圧が高い狭い金属における基板との低い容量結合を利用して、さらに損失を低減する。この方式では、金属抵抗損失及び容量結合損失の両方が低減される。
【００４６】
つまり、例えば、図３bに示すように、金属幅が変化する、１次コイル内のワンターン正方形コイルは、交流磁束を利用するために用いられ、トランスフォーマの２次ループとして機能し、さらに、デバイスの効率を改善する。具体的には、出力から半時計回りに見ると、比較的正方形である２次コイルの直線部分150a-150eは、徐々に広くなり、一様でないシングルターン正方形インダクタがもたらされる。全経路に沿ったインダクタの平均幅は、図３aに示す変化しない２次ループのものと同じとしてよく、合計損失が低減される一方で、同じ全コンダクタ抵抗が維持される。この及びその他の集積回路への応用では、幅を変化させることなくインダクタでの損失を低減する別の形状が可能である。例えば、マルチプルターン正方形スパイラル、マルチプルターン環状スパイラル、次第に変化する段を有するラインインダクタ、テーパー状ラインインダクタ、及び曲がりくねった線状インダクタがある。
【００４７】
図３aに戻ると、プッシュプルのトポロジーの対称性により、偶高調波は、ほとんどはね除けられて、したがって、ほとんど２次150に結合されない。また、バルクキャパシタンス及び角部のキャパシタに向かうトランジスタのドレインは、基本周波数を除く全ての奇高調波をほとんど短絡させて、出力の奇高調波を減衰させる。
【００４８】
本発明の環状アクティブトランスフォーマのトポロジーは、一般的な高調波制御(harmonically-controlled)増幅器クラス（例えば、クラスＦ、逆クラスＦ）のデザインにもう一つの利益を与える。各高調波を個々に調節することを要求するこれらのシングルエンド型高調波制御増幅器クラスとは異なり、このトポロジーは、クラスＥ/Ｆデザインを実現するために、デザイン過程において基本周波数で調節することのみを要求する。基本周波数が設定されると、他の全ての高調波は、自動的に所望のインピーダンスを見る。これは、選択された奇高調波で低いインピーダンスを、偶高調波でキャパシティブインピーダンス１/(ｊωＣs)を、基本波で、適切な大きさのインダクタンスを有する負荷インピーダンスを示すことによって、Ｅ/Ｆ動作モードが達成されるからである。奇高調波の低インピーダンスは、比較的大きな同調キャパシタ110、120、130及び140を用いて達せられ、これらは、奇高調波でトランジスタのドレインと効果的に並列になる。しかしながら、偶高調波では、トランジスタは、それら自身の出力キャパシタンスのみを「見る」。これは、各トランジスタが、これら周波数で同じ信号出力及び位相を有しており、従って、トランジスタ間に接続された回路の他の全ての構成要素が、これら高調波で電流を流さず、それらをインピーダンスに何の影響も与えないようにするからである。インダクティブな基本波のインピーダンスは、基本波よりも若干高い周波数で共振する、トランジスタのドレイン間に接続された並列ＲＬＣ回路を同調させることにより得られる。この同調を変化させることにより、基本周波数での負荷インダクタンスが変化して、高効率動作をもたらすゼロ電圧スイッチング条件が得られる。すなわち、回路の対称性を使って偶高調波と奇高調波とを分離することにより、奇高調波で低インピーダンスを、偶高調波でキャパシティブインピーダンスを与え、基本周波数インピーダンスのみが慎重に同調される方法で、回路は、適切なインダクティブ負荷を与える。
【００４９】
Ｅ）入力電力分配及び整合
入力信号に目を向けると、図２a、２b及び３に示すクワッドプッシュプルデザインでは、一般的な５０Ωの不平衡入力が、整合されて、８つのゲートで４つの平衡駆動信号に変換される必要があるので、出力ネットワークに関して説明した課題と同様な課題に至る。これを解決するために、計４つのゲートマッチングインダクティブループが、正方形の各角部のゲート間に接続され、基本周波数でゲートキャパシタンスを共振させる。このような角部の一つを図４に示す。本図では、インダククティブループ180は、トランジスタ160及び170のゲート162と172の間に夫々接続されており、インダクタ180として回路的に示されている。差動的に駆動される単一のループのインダクタは、通常のスパイラルインダクタよりも良いＱ（１０−１５）を示す。これらインダクティブループの中間点は、仮想ａｃ接地を形成し、ｄｃ電圧をブロックする一方で、この点をａｃ接地するために大きなキャパシタを用いる必要はない。
【００５０】
図５に示すように、入力電力分配ネットワークは、以下の３つの部分からなる。すなわち、（１）１：１入力スパイラルトランスフォーマバラン190。（２）接続している差動ライン192a及び192b。これらは、正方形の中心点195に平衡信号を送る。（３）全てのトランジスタのゲートに、中心点195に対称的に接続する分配ネットワーク194。つまり、分配ネットワークは194は、同相の平衡入力信号を各プッシュプルペアトランジスタのゲートに与える。図６に図示した好ましい一実施例では、分配ネットワークは、慎重に加工された金属線194a-194fを具えている。これらは、所定のツイスト経路をトランジスタへ到達させる。これにより、出力トランスフォーマ（２次コイル）から各入力接続部に正の磁気結合が与えられ、その結果、各増幅器個々の、すなわち増幅器全体のゲインがさらに高められる。
【００５１】
また、並列キャパシタ205（図８に示す）及び直列キャパシタ206、207a及び207bが、入力に挿入されると、漏れインダクタンスが共振されて、スパイラル１：１オンチップバラン190の入力側が５０Ωに整合される。ボンディングワイヤは、インダクタとして使用されておらず、最適動作のためにそれらの値を微調整する必要はないことに留意すべきである。
【００５２】
代わりに、入力供給を、ループの外側から行うことも可能であり、これによって、出力からの磁気結合によって金属線に生じた電流による電力損失は減少する。
【００５３】
Ｆ）インタディジタル化(Interdigitation)
本発明のアクティブトランスフォーマ電力増幅器をさらに改良した実施例は、図７aに示されている。ここで説明されている高周波平面型アクティブトランスフォーマでは、１次ループ200の電流は、２次回路204に向いているそれらの金属伝導体の端部で集まる傾向がある。さらに、２次回路の電流も、１次巻線に向いているその伝導体の端部で集まる。この「カレントクラウディング(current crowding)」は、比較的に広い金属伝導体で損失を増加させる。それら伝導体は、実際には、高い抵抗を有する比較的に狭い伝導体として使用されているからである。
【００５４】
これら損失を減らすために、１次回路は、２次又は出力ループ204の内側トラックに配置される第２ループ202を含んでおり、コイルを「インタディジタル化」している。この方式では、１次の電流は、入力ループ200及び202の対の端部間で分割又は分配されて、電流が流れる端部の数を事実上２倍にしている。これにより、全体的な金属抵抗が効果的に低くなり、ゆえに全体的な損失が低くなる。２次ループは、互いに接続されてもされなくともよいことは理解されるべきである。このような仕組みの一つは、図７bに示されており、複数の２次ループは、複数の１次ループとインタディジタル化されている。
【００５５】
Ｇ）実験結果
上述したように、本発明の新規な環状トポロジーは、線形及びスイッチング電力増幅器の両方を実施するために用いることができる。本発明の考え方の実証として、ＢｉＣＭＯＳ製造技術において０.３５μｍＣＭＯＳトランジスタを用いて、クラスＥ/Ｆ3の２.２−Ｗ、２.４−ＧＨｚシングルステージ高集積スイッチング電力増幅器が作成及び測定された。
【００５６】
製造工程では、３つの金属層が作成された。最上層は、３μｍの厚さであり、基板から４.３μｍの距離にある。基板は、８Ω・ｃｍの抵抗率を有する。チップ領域は１.３ｍｍｘ２.０ｍｍであり、パッドを含んでいる。増幅器の性能を証明するために、ＳＯＮＮＥＴを使用した準３次元電磁シミュレーションと、ＡＤＳを用いた回路シミュレーションとが、デザイン周期の一部である完結した構造について行われた。
【００５７】
デザインされた回路の全電気回路図は、図８に示されている。電気的構成要素は、総じて、図２乃至５に図示されている物理的構成要素に対応している。具体的には、図２bに示すアクティブトランスフォーマの１次コイルを具える４つのプッシュプル増幅器40、60、80及び100は、図８において、各端部でトランジスタと共にドレインインダクタＬdとして図示されている。これらは、互いに反対の位相で駆動される。図４のトランジスタ入力マッチングループ180は、ゲートインダクタＬg180及び180として示されており、正方形の各角部に繰り返されている。図３乃至５に示す正方形２次コイル150は、トランスフォーマ151、152、153及び154からなる４つの直列に接続された２次コイルで示されており、夫々、プッシュプル増幅器40、60、80及び100の一部である４つの１次コイルの各々に対応している。入力マッチングトランスフォーマ又はバラン190は、トランスフォーマＴ１、190として示されている。図で示されたように（物理的接続は明示されていない）、変換された平衡入力信号は、正入力210及び負入力212を有しており、対応する符号が付された増幅器の入力に分配されている。具体的には、正入力210は、各プッシュプル増幅器のしかるべきトランジスタの「＋」位相ゲートに接続されており、「−」位相入力212は、各プッシュプル増幅器のしかるべきトランジスタの「−」位相ゲートに接続されている。このプロトタイプは、また、図６に示された、入力電力を分配するためのツイスト入力ループを実施している。
【００５８】
デザイン性能の測定において、十分な熱拡散を得るために、導電性接着剤を用いて、チップは、ブラスヒートシンクにメッキされた金に直接接着された。チップのグランドパッドは、ヒートシンクにワイヤーボンディングされた。入力及び出力は、プリント回路基板（ＰＣＢ）の５０Ωマイクロストリップ線路にワイヤーボンディングされた。電源及びゲートバイアスパッドもまた、ワイヤーボンディングされた。入力の反射減衰量を測定するために、入力は、方向性結合器を介して回路入力に接続された一般的な電力増幅器を用いて駆動された。高調波信号の電力を測定することを避けるために、出力は、２０ｄＢ減衰器及び２.９ＧＨｚローパスフィルタを介してパワーメータに接続された。全てのシステム電力損は、コネクタ及びデュロイド基板損失を含むように較正された。ボンディングワイヤの電力損は、測定された増幅器性能に含められた。
【００５９】
２.４ＧＨｚで２.２Ｗの出力電力が、２Ｖ電源を用いて８.５ｄＢゲインで得られた。対応する電力負荷効率（ＰＡＥ）は３１％であり、ドレイン効率は３６％であった。出力が差動的に得られる場合、１.９ＷのＰout、８.７ｄｂのゲイン及び４８％のドレイン効率で、４１％のＰＡＥが達成された。図８及び９は、夫々、２Ｖと１Ｖとで供給される出力電力に対するゲイン及びＰＡＥを示す。小信号ゲインは１４ｄＢであり、入力反射係数は、−９ｄＢである。３ｄＢの帯域幅は、２.４４ＧＨｚを中心として５１０ＭＨｚある。２０ＧＨｚまでの全ての高調波は、６４ｄＢよりもさらに小さく、基本波より小さい。このチップは、従来のデザインと比較して、本発明のモノリシックデザインの実行力及び性能の向上を証明している。
【００６０】
本発明は、能動素子の出力電力をモノリシックに合成する技術を明らかにしている。説明された本発明の典型的な実施例を用いて、さらなる変更、修正及び改良が、当該技術の通常の知識を有する者にできることは明らかであろう。さらに、本発明は、ＣＭＯＳ技術に限定されず、如何なる特定の周波数帯に、如何なる特定の出力電力レベルに、如何なる数の能動素子に、如何なるクラスの動作又は高調波同調方式にも限定されないことは明らかである。つまり、本発明は、特許請求の範囲によってのみ定められる。
【特許請求の範囲】
【請求項１】
電力合成回路と複数のプッシュプル増幅器とを具えており、各増幅器は２つのゲインブロックを含み、各ゲインブロックは、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具えており、ＲＦ入力信号を増幅するモノリシックに集積された分布型環状電力増幅器であって、
（i）各プッシュプル増幅器の２つのゲインブロックは、金属スラブにより各々の出力ポートの正極で相互に接続されると共に、各々の出力ポートの正極で共通の電源電圧を共有しており、
（ii）各プッシュプル増幅器における各ゲインブロックの出力ポートの負極は、これら増幅器が環状に相互に接続されて１次巻線を形成するように、隣接するプッシュプル増幅器におけるゲインブロックの出力ポートの負極に接続され、
（iii）電力合成回路は、１次巻線の少なくとも２つの金属スラブに近接して配置されると共にこれら金属スラブと磁気的に結合される連続的な金属帯体である２次巻線として構成され、該２次巻線は、複数のプッシュプル増幅器の合成出力を与える出力を有している、
分布型環状電力増幅器。
【請求項２】
電力合成回路を具えており、モノリシックに集積された分布型環状電力増幅器であって、
（a）第１ゲインブロック及び第２ゲインブロックを含み、各ゲインブロックは、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具え、これらブロックは、金属スラブにより各々の出力ポートの正極で相互に接続されている第１プッシュプル増幅器と、
（b）第２ゲインブロックに隣接する第３ゲインブロックと、第４ゲインブロックとを含み、第３ゲインブロック及び第４ゲインブロックは、夫々、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具えている第２プッシュプル増幅器と、
を具えており、
第２プッシュプル増幅器のゲインブロックは、金属スラブにより各々の出力ポートの正極で相互に接続され、
第１プッシュプル増幅器と第２プッシュプル増幅器は、環状に相互に接続されて１次巻線を形成し、
電力合成回路は、１次巻線の２つの金属スラブに近接して配置されると共にこれら金属スラブと磁気的に結合される連続的な金属帯体である２次巻線として構成され、該２次巻線は、第１及び第２プッシュプル増幅器の合成出力を与える出力を有している電力増幅器。
【請求項３】
基本動作周波数で、仮想ａｃ接地がゲインブロックの出力ポートの負極に現れるように、プッシュプル増幅器が相互に接続されている、請求項２に記載の電力増幅器。
【請求項４】
相互に接続された１対のゲインブロックを有する、少なくとも１つの追加のプッシュプル増幅器をさらに含んでおり、第４ゲインブロックの出力ポートの負極は、その少なくとも１つの追加のプッシュプル増幅器を介して、第１ゲインブロックの出力ポートの負極に間接的に接続されている、請求項２に記載の電力増幅器。
【請求項５】
（a）第５及び第６ゲインブロックを有し、各ブロックは、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具え、第５及び第６ブロックは、金属スラブにより各々の出力ポートの正極で相互に接続されている第３プッシュプル増幅器と、
（b）第７及び第８ゲインブロックを有し、各ブロックは、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具え、第７及び第８ブロックは、金属スラブにより各々の出力ポートの正極で相互に接続されている第４プッシュプル増幅器と、
を具えており、
第４ゲインブロックの出力ポートの負極は、第５ゲインブロックの出力ポートの負極に接続され、
第６ゲインブロックの出力ポートの負極は、第７ゲインブロックの出力ポートの負極に接続され、
第８ゲインブロックの出力ポートの負極は、第１ゲインブロックの出力ポートの負極に接続されており、
２次巻線の連続的な金属帯体はまた、３番目と４番目の金属スラブに近接して配置されると共にこれら金属スラブと磁気的に結合される、
請求項２に記載の電力増幅器。
【請求項６】
各ゲインブロックは、カソード、アノード及び制御端子を夫々有する少なくとも最初及び最後の３端子能動素子を具えており、各ゲインブロックの能動素子は互いにカスコードに接続され、最初の能動素子のカソードは、各ゲインブロックの出力ポートの負極として働き、最後の能動素子のアノードは、各ゲインブロックの出力ポートの正極として働き、最初の能動素子の制御端子は、ゲインブロックの入力ポートである、請求項２に記載の電力増幅器。
【請求項７】
金属スラブは、ほぼ直線状の金属スラブである、請求項２に記載の電力増幅器。
【請求項８】
隣接するプッシュプル増幅器における隣接するゲインブロックの出力ポートの正極間に接続された共振高調波同調コンデンサをさらに含む、請求項２に記載の電力増幅器。
【請求項９】
隣接するプッシュプル増幅器の隣接するゲインブロックの入力ポート間に堆積されたインダクティブループをさらに含んでおり、ＲＦ入力信号に示されるインピータンスが調整される、請求項２に記載の電力増幅器。
【請求項１０】
同相の平衡入力信号を、全てのゲインブロックの入力ポートへ増幅されるように対称的に接続する入力電力分配ネットワークをさらに含む、請求項２に記載の電力増幅器。
【請求項１１】
入力電力分配ネットワークは、電力増幅器の環形状内の点からの同相の平衡入力信号を対称的に接続する、請求項１０に記載の電力増幅器。
【請求項１２】
入力電力分配ネットワークは、電力増幅器の環形状外の点からの同相の平衡入力信号を対称的に接続する、請求項１０に記載の電力増幅器。
【請求項１３】
隣接する第２及び第３ゲインブロックは、各々の出力ポートの負極で相互に接続されて仮想ａｃ接地を形成し、第４ゲインブロックの出力ポートの負極は、第４ゲインブロックから流れるほぼ全てのａｃ電流が第１ゲインブロックに流れるように、第１ゲインブロックの出力ポートの負極に接続され、
隣接する各ゲインブロックの入力ポートは、少なくともほぼ等しい振幅であって逆相である入力信号を受信する、請求項２に記載の電力増幅器。
【請求項１４】
プッシュプル増幅器は、アクティブトランスフォーマの環状の１次巻線を形成する第１閉ループとして構成され、電力合成回路は、１次巻線に近接して配置されると共にこれと磁気的に結合されるアクティブトランスフォーマの２次巻線として構成され、該２次巻線は、閉じた第１ループ内にあるプッシュプル増幅器の合成出力を与える出力を有している、請求項２に記載の電力増幅器。
【請求項１５】
２次巻線はシングルターン回路である、請求項２に記載の電力増幅器。
【請求項１６】
２次巻線は幅が変化する部分を有する伝導部材である、請求項２に記載の増幅器。
【請求項１７】
同相の平衡入力信号を、電力増幅器の環形状内の点から各ゲインブロックの各入力ポートに増幅されるように対称的に接続する入力電力分配ネットワークをさらに含む、請求項２に記載の電力増幅器。
【請求項１８】
入力電力分配ネットワークが、２次巻線に近接して配置される複数のツイスト入力ループを具えることにより、２次巻線からの磁気結合を与えて、各プッシュプル増幅器のゲイン又は線形性を高めている、請求項１７に記載の電力増幅器。
【請求項１９】
１次及び２次巻線に近接して配置されて、これらと磁気的に結合する少なくとも１つの追加の２次巻線をさらに含んでおり、インタディジタル型トランスフォーマがもたらされている、請求項２に記載の電力増幅器。
【請求項２０】
１次及び２次巻線に近接して配置されて、これらと磁気的に結合する少なくとも１つの追加の環状１次巻線をさらに含んでおり、インタディジタル型トランスフォーマがもたらされている、請求項２に記載の電力増幅器。
【請求項１】
電力合成回路と複数のプッシュプル増幅器とを具えており、各増幅器は２つのゲインブロックを含み、各ゲインブロックは、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具えており、ＲＦ入力信号を増幅するモノリシックに集積された分布型環状電力増幅器であって、
（i）各プッシュプル増幅器の２つのゲインブロックは、金属スラブにより各々の出力ポートの正極で相互に接続されると共に、各々の出力ポートの正極で共通の電源電圧を共有しており、
（ii）各プッシュプル増幅器における各ゲインブロックの出力ポートの負極は、これら増幅器が環状に相互に接続されて１次巻線を形成するように、隣接するプッシュプル増幅器におけるゲインブロックの出力ポートの負極に接続され、
（iii）電力合成回路は、１次巻線の少なくとも２つの金属スラブに近接して配置されると共にこれら金属スラブと磁気的に結合される連続的な金属帯体である２次巻線として構成され、該２次巻線は、複数のプッシュプル増幅器の合成出力を与える出力を有している、
分布型環状電力増幅器。
【請求項２】
電力合成回路を具えており、モノリシックに集積された分布型環状電力増幅器であって、
（a）第１ゲインブロック及び第２ゲインブロックを含み、各ゲインブロックは、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具え、これらブロックは、金属スラブにより各々の出力ポートの正極で相互に接続されている第１プッシュプル増幅器と、
（b）第２ゲインブロックに隣接する第３ゲインブロックと、第４ゲインブロックとを含み、第３ゲインブロック及び第４ゲインブロックは、夫々、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具えている第２プッシュプル増幅器と、
を具えており、
第２プッシュプル増幅器のゲインブロックは、金属スラブにより各々の出力ポートの正極で相互に接続され、
第１プッシュプル増幅器と第２プッシュプル増幅器は、環状に相互に接続されて１次巻線を形成し、
電力合成回路は、１次巻線の２つの金属スラブに近接して配置されると共にこれら金属スラブと磁気的に結合される連続的な金属帯体である２次巻線として構成され、該２次巻線は、第１及び第２プッシュプル増幅器の合成出力を与える出力を有している電力増幅器。
【請求項３】
基本動作周波数で、仮想ａｃ接地がゲインブロックの出力ポートの負極に現れるように、プッシュプル増幅器が相互に接続されている、請求項２に記載の電力増幅器。
【請求項４】
相互に接続された１対のゲインブロックを有する、少なくとも１つの追加のプッシュプル増幅器をさらに含んでおり、第４ゲインブロックの出力ポートの負極は、その少なくとも１つの追加のプッシュプル増幅器を介して、第１ゲインブロックの出力ポートの負極に間接的に接続されている、請求項２に記載の電力増幅器。
【請求項５】
（a）第５及び第６ゲインブロックを有し、各ブロックは、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具え、第５及び第６ブロックは、金属スラブにより各々の出力ポートの正極で相互に接続されている第３プッシュプル増幅器と、
（b）第７及び第８ゲインブロックを有し、各ブロックは、正極及び負極を有する入力ポートと、正極及び負極を有する出力ポートとを具え、第７及び第８ブロックは、金属スラブにより各々の出力ポートの正極で相互に接続されている第４プッシュプル増幅器と、
を具えており、
第４ゲインブロックの出力ポートの負極は、第５ゲインブロックの出力ポートの負極に接続され、
第６ゲインブロックの出力ポートの負極は、第７ゲインブロックの出力ポートの負極に接続され、
第８ゲインブロックの出力ポートの負極は、第１ゲインブロックの出力ポートの負極に接続されており、
２次巻線の連続的な金属帯体はまた、３番目と４番目の金属スラブに近接して配置されると共にこれら金属スラブと磁気的に結合される、
請求項２に記載の電力増幅器。
【請求項６】
各ゲインブロックは、カソード、アノード及び制御端子を夫々有する少なくとも最初及び最後の３端子能動素子を具えており、各ゲインブロックの能動素子は互いにカスコードに接続され、最初の能動素子のカソードは、各ゲインブロックの出力ポートの負極として働き、最後の能動素子のアノードは、各ゲインブロックの出力ポートの正極として働き、最初の能動素子の制御端子は、ゲインブロックの入力ポートである、請求項２に記載の電力増幅器。
【請求項７】
金属スラブは、ほぼ直線状の金属スラブである、請求項２に記載の電力増幅器。
【請求項８】
隣接するプッシュプル増幅器における隣接するゲインブロックの出力ポートの正極間に接続された共振高調波同調コンデンサをさらに含む、請求項２に記載の電力増幅器。
【請求項９】
隣接するプッシュプル増幅器の隣接するゲインブロックの入力ポート間に堆積されたインダクティブループをさらに含んでおり、ＲＦ入力信号に示されるインピータンスが調整される、請求項２に記載の電力増幅器。
【請求項１０】
同相の平衡入力信号を、全てのゲインブロックの入力ポートへ増幅されるように対称的に接続する入力電力分配ネットワークをさらに含む、請求項２に記載の電力増幅器。
【請求項１１】
入力電力分配ネットワークは、電力増幅器の環形状内の点からの同相の平衡入力信号を対称的に接続する、請求項１０に記載の電力増幅器。
【請求項１２】
入力電力分配ネットワークは、電力増幅器の環形状外の点からの同相の平衡入力信号を対称的に接続する、請求項１０に記載の電力増幅器。
【請求項１３】
隣接する第２及び第３ゲインブロックは、各々の出力ポートの負極で相互に接続されて仮想ａｃ接地を形成し、第４ゲインブロックの出力ポートの負極は、第４ゲインブロックから流れるほぼ全てのａｃ電流が第１ゲインブロックに流れるように、第１ゲインブロックの出力ポートの負極に接続され、
隣接する各ゲインブロックの入力ポートは、少なくともほぼ等しい振幅であって逆相である入力信号を受信する、請求項２に記載の電力増幅器。
【請求項１４】
プッシュプル増幅器は、アクティブトランスフォーマの環状の１次巻線を形成する第１閉ループとして構成され、電力合成回路は、１次巻線に近接して配置されると共にこれと磁気的に結合されるアクティブトランスフォーマの２次巻線として構成され、該２次巻線は、閉じた第１ループ内にあるプッシュプル増幅器の合成出力を与える出力を有している、請求項２に記載の電力増幅器。
【請求項１５】
２次巻線はシングルターン回路である、請求項２に記載の電力増幅器。
【請求項１６】
２次巻線は幅が変化する部分を有する伝導部材である、請求項２に記載の増幅器。
【請求項１７】
同相の平衡入力信号を、電力増幅器の環形状内の点から各ゲインブロックの各入力ポートに増幅されるように対称的に接続する入力電力分配ネットワークをさらに含む、請求項２に記載の電力増幅器。
【請求項１８】
入力電力分配ネットワークが、２次巻線に近接して配置される複数のツイスト入力ループを具えることにより、２次巻線からの磁気結合を与えて、各プッシュプル増幅器のゲイン又は線形性を高めている、請求項１７に記載の電力増幅器。
【請求項１９】
１次及び２次巻線に近接して配置されて、これらと磁気的に結合する少なくとも１つの追加の２次巻線をさらに含んでおり、インタディジタル型トランスフォーマがもたらされている、請求項２に記載の電力増幅器。
【請求項２０】
１次及び２次巻線に近接して配置されて、これらと磁気的に結合する少なくとも１つの追加の環状１次巻線をさらに含んでおり、インタディジタル型トランスフォーマがもたらされている、請求項２に記載の電力増幅器。
【図１ａ】
【図１ｂ】
【図１ｃ】
【図１ｄ】
【図２ａ】
【図２ｂ】
【図３ａ】
【図３ｂ】
【図４】
【図５】
【図６】
【図７ａ】
【図７ｂ】
【図８】
【図９】
【図１０】
【図１ｂ】
【図１ｃ】
【図１ｄ】
【図２ａ】
【図２ｂ】
【図３ａ】
【図３ｂ】
【図４】
【図５】
【図６】
【図７ａ】
【図７ｂ】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−１１４６９（Ｐ２０１０−１１４６９Ａ）
【公開日】平成２２年１月１４日（２０１０．１．１４）
【国際特許分類】
【外国語出願】
【出願番号】特願２００９−１８２９６２（Ｐ２００９−１８２９６２）
【出願日】平成２１年８月６日（２００９．８．６）
【分割の表示】特願２００２−５３５２５０（Ｐ２００２−５３５２５０）の分割
【原出願日】平成１３年１０月９日（２００１．１０．９）
【出願人】（３９９１２９６９６）カリフォルニア・インスティテュート・オブ・テクノロジー (11)
【氏名又は名称原語表記】ＣＡＬＩＦＯＲＮＩＡ ＩＮＳＴＩＴＵＴＥ ＯＦ ＴＥＣＨＮＯＬＯＧＹ
【Ｆターム（参考）】
【公開日】平成２２年１月１４日（２０１０．１．１４）
【国際特許分類】
【出願番号】特願２００９−１８２９６２（Ｐ２００９−１８２９６２）
【出願日】平成２１年８月６日（２００９．８．６）
【分割の表示】特願２００２−５３５２５０（Ｐ２００２−５３５２５０）の分割
【原出願日】平成１３年１０月９日（２００１．１０．９）
【出願人】（３９９１２９６９６）カリフォルニア・インスティテュート・オブ・テクノロジー (11)
【氏名又は名称原語表記】ＣＡＬＩＦＯＲＮＩＡ ＩＮＳＴＩＴＵＴＥ ＯＦ ＴＥＣＨＮＯＬＯＧＹ
【Ｆターム（参考）】
[ Back to top ]