【課題】ＩＣチップのプロセスばらつきによって高周波特性がばらついた場合でも、回路特性を最適化できるＩＣチップを基板にフリップチップ実装する無線装置を提供する。
【解決手段】無線装置は、マイクロ波、ミリ波帯の電力増幅器用高周波ＩＣチップ１００、バンプ１０２、入力端子１０３、出力端子１０４、基板１０５、アンダーフィル１０６、プロセスばらつき検出部１１０を有する。プロセスばらつき検出部は、プロセスばらつきによる回路特性の変動量をモニタし、モニタされた回路特性の変動量を用いて、算出されたパラーメータを有するアンダーフィル１０６が、基板１０５とミリ波帯の電力増幅器用高周波ＩＣチップ１００との間に充填されることで、プロセスばらつき及びアンダーフィルの影響があっても、所望の回路特性が得られる無線装置を提供できる。 （もっと読む）

【課題】高周波電力増幅器の汎用性を確保しつつ、低コスト化及び小型化が可能な半導体パッケージ（Ｐ）を提供すること。
【解決手段】接地導体（１３１）と、前記接地導体（１３１）の上部に設けられた２層の高周波基板（１３０）と、上層の前記高周波基板（１３０）を挟むように設けられた一対の導体（１３４）と、を含む、半導体パッケージ（Ｐ）が提供される。また、この半導体パッケージ（Ｐ）を含む高周波電力増幅器（１００）が提供される。 （もっと読む）

【課題】ドハティ増幅装置の効率低下を防止する。
【解決手段】ドハティ増幅装置は、メインアンプを構成するメインアンプデバイス１と、ピークアンプを構成するピークアンプデバイス２と、メインアンプデバイス１及びピークアンプ２が実装された基板１５とを有している。メインアンプデバイス１は、第１デバイス本体１ｃ、第１入力端子１ａ、及び、第１出力端子１ｂを備え、第１入力端子１ａ及び第１出力端子１ｂが第１デバイス本体１ｃを挟んで対向して配置されている。ピークアンプデバイス２は、第２デバイス本体２ｃ、第２入力端子２ａ、及び、第２出力端子２ｂを備え、第２入力端子２ａ及び第２出力端子２ｂが第２デバイス本体２ｃを挟んで対向して配置されている。ピークアンプデバイス２は、メインアンプデバイス１の位置に対して、メインアンプデバイス１の第１入力端子から第１出力端子に向かう入出力方向Ｄｓにずれた位置に、実装されている。 （もっと読む）

【課題】ビアホールの数を少なくしてもループ発振などの特性劣化が生じにくい半導体電力増幅器を提供する。
【解決手段】半導体電力増幅器は、ゲート電極Ｇと、ドレイン電極Ｄと、前記ゲートフィンガー電極に対向して配置されるソースフィンガー電極横手方向の両サイドに引き出される２つのソース電極Ｓと、を有するユニットＦＥＴと、前記ユニットＦＥＴが、前記ソース電極間を結ぶ略直線方向に複数個並列配置され、隣り合うユニットＦＥＴ間に存在する２つのソース電極の両方を共通して高周波グランド面と接続する第１の接地インダクタンス値を有する第１のビアホール１８Ｋと、隣り合うユニットＦＥＴが存在しない側のソース電極上に配置され、接地インダクタンスを等しくするために前記高周波グランド面に接続する第２の接地インダクタンス値を有する第２のビアホール１８Ｄと、を有する。 （もっと読む）

【課題】高周波動作と、低コスト化および小型化とを両立させることが可能な高調波抑圧回路を得ること。
【解決手段】基本波の１／８波長の長さを有し、一端が入力端１６ａを形成し、他端が出力端１６ｂを形成する主線路１０と、一端が主線路１０の入力端１６ａに接続された基本波の１／４波長の長さを有する第１の線路１１ａと、第１の線路１１ａの他端に一端が接続された抵抗体１４および基本波の１／４波長の長さを有する第１のオープンスタブ１２ａと、抵抗体１４の他端に接続された基本波の１／８波長の長さを有する第２のオープンスタブ１３ａと、一端が主線路１０の出力端１６ｂに接続された基本波の１／４波長の長さを有する第２の線路１１ｂと、第２の線路１１ｂの他端に接続された基本波の１／４波長の長さを有する第３のオープンスタブ１２ｂおよび基本波の１／８波長の長さを有する第４のオープンスタブ１３ｂと、を備える。 （もっと読む）

【課題】差分周波数Δｆが数百ＭＨｚにおいても高周波半導体チップのドレイン端面の電圧が平滑化された半導体装置を提供する。
【解決手段】高周波半導体チップと、高周波半導体チップの入力側に配置された入力側分布回路と、高周波半導体チップの出力側に配置された出力側分布回路と、入力側分布回路に接続された高周波入力端子と、出力側分布回路に接続された高周波出力端子と、高周波半導体チップのドレイン端子電極近傍に配置された平滑化キャパシタとを備え、高周波半導体チップと、入力側分布回路と、出力側分布回路と、平滑化キャパシタとが１つのパッケージに収納されたことを特徴とする半導体装置。 （もっと読む）

【課題】 平衡型増幅器の性能を損なわず、小型のモジュールを提供すること、他の回路機能とともに複合して無線通信装置の高周波回路部を構成可能なモジュールを提供することを目的とする。
【解決手段】
絶縁体層と導体パターンとを含む多層基板に、一対の増幅器の入力側に第１ハイブリッド回路を出力側に第２ハイブリッド回路を有する平衡型増幅器を構成したモジュールで、 積層方向に連なる複数のビアホールでなるビアホール群を縦列して構成されたシールドによって、前記第１ハイブリッド回路と前記第２ハイブリッド回路とを区画した。 （もっと読む）

【課題】 電力合成器の横寸法を低減しつつ、横寸法の低減に伴う特性劣化を防止する。
【解決手段】 入力側から第１線路、折返し線路、第２線路、直線線路が接続される直列回路を構成し、入力側が入力端子に接続される第１インピーダンス変成器と、第１インピーダンス変成器と同構成の第２インピーダンス変成器と、第１及び第２インピーダンス変成器とループを構成するアイソレーション回路と、第１及び第２インピーダンス変成器が共有する出力接点と出力端子との間に配置される出力インピーダンス変成器とを有する電力合成器であって、第１線路と第２線路は互いに平行に配置され、ループの横縦アスペクト比が１より小さく、第１線路の線幅を第１折返し線路の線幅より狭くして入力信号位相を９０度回転し、アイソレーション回路で入力インピーダンスと整合し、出力インピーダンス変成器で出力インピーダンスと整合する。 （もっと読む）

【課題】より広い周波数範囲で同時的な高電力と高電力付加効率（ＰＡＥ）をもたらす改良されたＥ級増幅器を提供する。
【解決手段】２段のＥ級の高電力増幅器100は駆動装置段102、Ｅ級段間整合ネットワーク（ＩＳＭＮ）104、負荷回路を使用する高電力段106を含んでいる。負荷回路はスイッチングモード回路の出力に結合されている直列の誘導性−容量性ネットワークと、スイッチングモード回路の出力に結合されているキャパシタンスを提供するための回路を含んでいる。 （もっと読む）

【課題】所望の数の周波数帯で動作する可変整合回路に必要な構成回路素子数を減らす。
【解決手段】伝送線路11Lに、第１の線路スタブSB1と、２つのスイッチSW1, SW2の一端を入力端から順次間隔L1, L2, L3をあけてそれぞれ接続し、２つのスイッチの他端は第２の線路スタブSB2接続し、第１及び第２線路スタブは開放端あるいは短絡端を有し、スイッチSW1, SW2のＯＮ，ＯＦＦの組み合わせにより４つの周波数帯での整合を選択可能にされている。 （もっと読む）

【課題】全てのトランジスタに対して最適かつ等位相で高調波を反射させ、高い出力かつ高い効率で動作する高周波増幅器を得る。
【解決手段】ＦＥＴ１Ａのドレイン（Ｄ）に一端が接続された四角形線路部５Ａ、ＦＥＴ１ＢのＤに一端が接続された四角形線路部５Ｂ、並びに四角形線路部５Ａ及び５Ｂの他端を接続する弓形線路部５Ｃを有する伝送線路５と、四角形線路部５Ａ及び５Ｂの間に配置された伝送線路６Ｂと、四角形線路部５Ａに対して伝送線路６Ｂと反対側に配置された伝送線路６Ａと、四角形線路部５Ｂに対して伝送線路６Ｂと反対側に配置された伝送線路６Ｃとを備え、伝送線路６Ａ、６Ｂ、６Ｃの電気長は、高調波の１／４波長であり、伝送線路６Ａ、６Ｂ、６Ｃのそれぞれのビアホール７Ａ、７Ｂ、７Ｃは、伝送線路６Ａ、６Ｂ、６Ｃの一端に接続される。 （もっと読む）

【課題】差分周波数Δｆが数百ＭＨｚにおいても高周波半導体チップのドレイン端面の電圧が平滑化された半導体装置を提供する。
【解決手段】高周波半導体チップと、高周波半導体チップの入力側に配置された入力整合回路と、高周波半導体チップの出力側に配置された出力整合回路と、入力整合回路に接続された高周波入力端子と、出力整合回路に接続された高周波出力端子と、高周波半導体チップに接続される平滑化キャパシタ用端子とを備え、高周波半導体チップと、入力整合回路と、出力整合回路とが１つのパッケージに収納された半導体装置。 （もっと読む）

【課題】分布定数線路の長さの誤差または製造ばらつき等による特性変動を抑制すること。
【解決手段】制御端子と、第１端子と、第２端子と、を有する第１トランジスタＴ１と、制御端子に前記第１トランジスタの第２端子が接続し、第２端子に直流電源が接続される第２トランジスタＴ２と、前記第２トランジスタの第１端子から前記第１トランジスタの第２端子に直流電流を供給する、互いに独立した配線からなる複数の直流経路１１、１２と、前記複数の直流経路内にそれぞれ直列に設けられた分布定数線路Ｌ１１、Ｌ１２と、を具備する電子回路。 （もっと読む）

【課題】パッケージの電極部と整合回路との間で生ずるインピーダンスの不整合を改善することができる高周波半導体装置を提供すること。
【解決手段】入出力用電極部１６、１７を有するパッケージ１１とパッケージ内部に載置された半導体チップ１２と半導体チップおよび入出力用電極部にそれぞれ電気的に接続された入出力整合回路パターン２２、３１と、入出力整合回路パターンと入出力用電極部１６、１７とをそれぞれ接続する第１、第５の導体線２３、３２と、入力整合回路パターン２２および出力整合回路パターン３１上にそれぞれ載置された小型チップコンデンサ２４、３３と、これらの小型チップコンデンサと入力用電極部とを接続する第２、第６の導体線２５、３４と、を具備し、小型チップコンデンサは、小型チップコンデンサの容量および第２、第６の導体線２５、３４のインダクタンスによって決定される共振周波数が、使用周波数帯に含まれる容量を有する。 （もっと読む）

【課題】高い入力電力耐性と、低い雑音指数の両者を達成する低雑音増幅器を提供すること。
【解決手段】低雑音増幅器は、第一のIII族窒化物系トランジスタと、第一のIII族窒化物系トランジスタに結合された第二のIII族窒化物系トランジスタとを含んでいる。第一のIII族窒化物系トランジスタは、入力信号に対する第一増幅段を提供するように構成され、第二のIII族窒化物系トランジスタは、入力信号に対する第二増幅段を提供するように構成される。 （もっと読む）

【課題】複数の増幅器のうちの一部が故障しても、電力合成分配器の分配損、合成損を最小とする。
【解決手段】複数の並列接続された第１の分岐側端子（１１３、１１４）と１つの第１の合成側端子（１１５）が第１の電力合成点（１１６）を介して接続された第１の分岐回路（１２７）と、複数の並列接続された第２の分岐側端子（１３３、１３４）と１つの第２の合成側端子（１３５）が第２の電力合成点（１３６）を介して接続された第２の分岐回路（１３７）とを有し、第１の合成側端子と複数の第２の分岐側端子が接続された電力合成あるいは電力分配を行う電力合成分配器において、第１の電力合成点から第２の電力合成点までの長さが１／２波長の整数倍である。 （もっと読む）

【課題】バイアス回路を組み込んだ通信機器や電子機器の小型化を促進させるため、１つのチップにて構成することができるバイアス回路を提供する。
【解決手段】ＲＦチョークとバイパスコンデンサとを有するバイアス回路において、少なくとも下面もしくはその内部にグランド電極４０が形成された誘電体基板３０と、前記誘電体基板３０の表面に形成された入力端子３２及び出力端子３４と、前記誘電体基板３０内もしくは表面に形成され、一端が前記入力端子３２に接続され、且つ、他端が前記出力端子３４に接続され、前記ＲＦチョークを形成するＲＦチョーク形成電極３６と、前記誘電体基板３０内に、前記グランド電極４０に対向して形成され、且つ、一端が前記出力端子３４に接続され、前記バイパスコンデンサを形成するためのコンデンサ形成電極３８とを有する。 （もっと読む）

【課題】高利得の増幅器であっても空間ループを原因とした異常発振を確実に防止することができる高周波増幅器を提供する。
【解決手段】誘電体基板２上に形成されたマイクロストリップ線路３と、このマイクロストリップ線路３に接続された増幅素子１と、誘電体基板２上に載置された増幅素子１を収容する収容部７ａが形成された金属筐体７と、この金属筐体７の収容部７ａに嵌合するとともに、増幅素子１と対向する面側に第１の溝部８ｂが形成された金属体８と、金属体８の第１の溝部８ｂに嵌挿される第１の導電性ラバー９とを備え、金属筐体７の収容部７ａに金属体８を嵌合した時、第１の導電性ラバー９が誘電体基板２上に実装されている増幅素子１を押圧して、増幅素子１上の空間ループを遮断する。 （もっと読む）