【課題】信号を精度よく増幅すること。
【解決手段】ＨＰＡ１０４は、供給される電圧を用いてＲＦ信号を増幅する。第一電源１１０および第二電源１１１は、低電圧および低電圧より振幅が大きい高電圧を生成する。ディジタル処理部１０１およびスイッチ１１３は、第一電源１１０および第二電源１１１によって生成される低電圧および高電圧を、ＲＦ信号のエンベロープ信号が電流ゼロになるタイミングで切り換えてＨＰＡ１０４へ供給する。 （もっと読む）

【課題】増幅器に用いられる電源回路で、ＤＣ／ＤＣコンバータ１５のスイッチング損失が増えて効率が劣化することを防ぐ。
【解決手段】線形増幅器１２と、ＤＣ／ＤＣコンバータ１５と、線形増幅器１２からの出力電流値を検出する電流検出器１４と、電流検出器１４により検出された電流値を入力するヒステリシスコンパレータ１３と、ヒステリシスコンパレータ１３からの出力信号を入力して、ヒステリシスコンパレータ１３からの入力信号が変化するタイミングの時間間隔が一定時間以上となるように（又は、一定時間を超えるように）当該入力信号の変化を制限して、その結果の信号をＤＣ／ＤＣコンバータ１５のスイッチングを行う制御信号として出力するスイッチング間隔制限回路２１１、２１２と、を備えた。 （もっと読む）

【課題】利得を変化させた際の出力インピーダンスの変動を抑える可変利得増幅器を得る。
【解決手段】ゲートバイアスが供給されるゲートが入力端子１と接続され、入力された信号を増幅するソース接地型増幅素子３と、一端からドレインバイアスが印加される複数の並列抵抗６３を有するとともに、並列抵抗６３の他端間を結ぶ複数の直列抵抗６２を有するラダー抵抗回路６１と、ゲートバイアスが供給されるゲートが高周波的に接地され、ドレインがラダー抵抗回路６１における各並列抵抗の他端と接続され、ソースがソース接地型増幅素子３のドレインと接続され、複数のゲート接地型増幅素子５₁〜５_nと、複数のゲート接地型増幅素子のいずれかのドレインに接続された出力端子１２と、複数のゲート接地型増幅素子のゲートと接続され、ゲートバイアスを選択的に供給するゲートバイアス制御回路６とを備える。 （もっと読む）

【課題】安価な構成でフィードバック動作が行われる信号増幅回路を提供する。
【解決手段】本発明に係る信号増幅回路１００は、入力信号DIN1を増幅してアナログの出力信号AOUTを生成する増幅部１０と、入力信号DIN1に基づいて出力信号AOUTが基準値Vrefに到達すべき基準タイミングを特定し、当該基準タイミングにおいて、出力信号AOUTと基準値Vrefとを比較し、その比較結果に応じて、増幅部１０のゲインを制御するゲイン制御信号Ｇを生成して増幅部１０における入力信号補正部１２へ帰還させるフィードバック部２０と、を具備する。 （もっと読む）

【課題】 低消費電力等、好適な増幅が可能な増幅回路を提供する。
【解決手段】 増幅回路（１００）は、増幅部（５０）と、この増幅部に電源電圧を供給する電源回路部（２０）と、を含む。このうち電源回路部は、第１ノード（ＮＤ１）と第２ノード（ＮＤ２）との間に設けられるコイル（Ｌ）に加えて、図示する複数のトランジスタ（Ｔｒ１〜Ｔｒ６）、これらのオンオフを制御する変調部（１０）、並びに、第１及び第２容量素子（Ｃ１，Ｃ２）、等を備えている。変調部は、入力信号に応じてパルス幅変調信号（ＯＵＴＰＧ，ＯＵＴＮＧ等）を生成し、この信号を用いて前記各トランジスタのオンオフを制御してコイルに流れる電流方向を制御するとともに充電されるべき容量素子（Ｃ１又はＣ２）を選択する。 （もっと読む）

【課題】簡易な構成で、Ｄ級増幅回路の出力電流を反転可能にする。
【解決手段】本発明に係るＤ級増幅回路１００は、入力信号AINに応じて第１状態と第２状態とが切り替えられる。第１状態では、コイルＬと負荷３０とが電気的に切り離された状態で、第１ノードND1から第２ノードND2へ向かう電流がコイルＬに流れた後、コイルＬと負荷３０とが電気的に接続されて、第１ノードND1から第２ノードND2へ向かう電流が負荷３０を流れるとともに容量素子Ｃに充電される。第２状態では、コイルＬと負荷３０とが電気的に切り離された状態で、第２ノードND2から第１ノードND1へ向かう電流がコイルＬに流れた後、コイルＬと負荷３０とが電気的に接続されて、第２ノードND2から第１ノードND1へ向かう電流が負荷３０を流れるとともに容量素子Ｃに充電される。 （もっと読む）

【課題】スイッチングアンプの素子数を増やすことなく、所望信号と量子化雑音との電力比を高くし、送信機の電力効率を高効率化することができる送信機等を提供する。
【解決手段】非一様量子化器を含む複数のΔΣ変換器と、キャリア周波数へ周波数変換する複数のミキサと、キャリア周波数信号を加算する加算器と、加算信号に対して電力増幅する電力増幅器と、電力増幅器へ電圧を供給する電源供給部と、送信すべきベースバンド信号の振幅値の確率密度関数に基づいて、非一様量子化器に対する閾値ｘ_k及び出力値ｑ_kを制御する制御部とを有する。電力増幅器は、加算信号に基づく出力電流に電流加算するスイッチングアンプを有する。電源供給部は、電力増幅器の出力電流が変化するように供給電圧を変化させる変圧部を有する。制御部は、電源供給部の変圧部に対して、各出力値ｑ_k間のステップ間隔Δ_kに基づいて供給電圧Ｖ_kを変化させるべく制御する。 （もっと読む）

【課題】
回路動作の安定性及び応答性が図れるスイッチングレギュレータを提供する。
【解決手段】
スイッチングレギュレータ（１００）は、出力電圧（ＶＯＵＴ）を基準電圧（ＶＦ）と比較して、その差動入力電圧（Ｖｉ）を電流（ｉ１１０）として出力するトランスコンダクタンス誤差増幅器（１１０）を備える。トランスコンダクタンス誤差増幅器（１１０）は、差動入力電圧（Ｖｉ）の大きさに対して非線形に変化する出力電流（ｉ１１０ａ），（ｉ１１０ｂ）を出力する。差動入力電圧（Ｖｉ）が大きくなるにつれて、出力電流（ｉ１１０ａ），（ｉ１１０ｂ）は非線形に増加し、トランスコンダクタンスｇｍを大きくさせ周波数特性を高め、回路動作の入出力応答特性を高める。 （もっと読む）

【課題】 電源効率の高い電力増幅合成回路ならびにそれを用いた電力増幅回路，送信装置および通信装置を提供する。
【解決手段】 第１の入力端子１と、第２の入力端子２と、ゲートが第１の入力端子１に接続されソース端子が第１の定電流源６を介してアースされる第１のトランジスタ４と、ゲートが第２の入力端子２に接続されソース端子が第２の定電流源７を介してアースされる第２のトランジスタ５と、第１の低域通過フィルタ回路８と、第２の低域通過フィルタ回路11と、第１および第２のトランジスタのドレイン端子と出力端子との間に接続された出力整合回路と、前記第１および第２の入力信号が入力されて、前記第１および第２の入力信号の位相差が増加すると前記第１および第２の定電流源を流れる電流が減少するように前記第１および第２の定電流源を制御する電流制御回路とを備える電力増幅合成回路とする。 （もっと読む）

【課題】利得の変化を抑制しつつ、複数の周波数帯域で良好に動作するようにチューニングすることが可能な増幅器を提供する。
【解決手段】入力信号がゲートに入力される電界効果トランジスタＭ１と、電界効果トランジスタＭ１のゲートとソースの間に接続された可変キャパシタＣｇｓと、電界効果トランジスタＭ１のソースに接続された可変インダクタＬｓを設ける。 （もっと読む）

【課題】 出力段のトランジスタの消費電力が極力少なくなるように電源電圧の切り換えを行うことが可能であり、かつ、常に安定して適切なタイミングで電源電圧の切り換えが行われるように設計するのが容易な電力増幅回路を提供する。
【解決手段】 チャージポンプ１は、少なくとも２種類の電源電圧のうちの１種類の電源電圧を選択して発生して負荷駆動部２に供給可能であり、負荷駆動部２に供給される電源電圧ＣＰＶＤＤおよびＣＰＶＳＳに対して負荷駆動部２の出力信号ＡＭＰＯのレベルが所定限度を越えて接近したことを示す出力状態検出信号ＤＥＴＯが出力状態検出部３から出力されたとき、負荷駆動部２に供給する電源電圧ＣＰＶＤＤおよびＣＰＶＳＳをより高い電源電圧に切り換える。 （もっと読む）

【課題】増幅装置において、より電力の出力効率を向上することを可能とする。
【解決手段】増幅装置１は、入力信号Ｖｉｎを電圧増幅して出力する増幅部１００Ａ、増幅部１００Ａの出力を電流増幅して出力信号Ｖｏｕｔを負荷４００に供給する出力部１００Ｂ、高電圧Ｖａが供給される高電位電源線Ｌ１、低電圧Ｖｂが供給される低電位電源線Ｌ２、制御部２００、高電圧Ｖａ及び低電圧Ｖｂを供給する電源３００を備える。制御部２００は第１電圧Ｖｂ１及び第２電圧Ｖｂ２のうちどちらを選択するかを指示する制御信号ＣＴＬを出力信号Ｖｏｕｔの信号レベルに応じて生成する。 （もっと読む）

【課題】 ボリューム等の外付けの回路を必要とせず、簡単な構成によりダイナミックレンジ圧縮を行うことができるＤ級増幅器を提供する。
【解決手段】 誤差積分器１１０は、入力信号と帰還信号の誤差を積分し、積分値を示す積分値信号を出力する。パルス幅変調回路１３０は、積分値信号のレベルに応じたパルス幅のデジタル信号を出力する。出力バッファ１５０は、パルス幅変調回路１３０から出力されるデジタル信号に基づいて負荷を駆動する。出力バッファ１５０の出力信号は、誤差積分器１１０に帰還される。圧縮特性制御部３３０は、入力信号ＶＩｐ、ＶＩｎのピークに対して、指定された圧縮比に対応したゲインを乗じ、かつ、指定された閾値を加算した圧縮特性制御信号を発生する。減衰指令発生部３８０は、出力バッファ１５０の出力信号のレベルが圧縮特性制御信号のレベルを越えるのに応じて減衰指令パルスＳＷを出力する。 （もっと読む）

【課題】３−レベルパルス幅変調器及びこれを含むオーディオ処理装置を提供すること。
【解決手段】ハーフ−ブリッジ３−レベルＰＷＭ増幅器が開示される。ハーフブリッジ３−レベルＰＷＭ増幅器はプリスケーリング部、ＰＷＭ生成器及び出力ステージを含む。ＰＷＭ生成器はプリスケーリング部から提供されるスケーリングされた信号の大きさによって３−レベルパルス幅変調信号を生成する。出力ステージは３−レベルパルス幅変調信号に基づいて出力ノードを駆動する。 （もっと読む）

【課題】奇数次高調波を抑制するフィルタにおける伝送線路の線路長を低減する。
【解決手段】フィルタ３は、伝送線路１０から分岐するスタブ２０、２１と、スタブ２０、２１と電磁結合し、且つ伝送線路１０を伝送される基本波の奇数次高調波に共振する共振部３０、３０−１、３０−２、３１と、を備える。 （もっと読む）

【課題】音源から与えられるオーディオ信号を複数段のアンプにより順次増幅して出力するオーディオアンプにおいて、それら複数のアンプの全てにオフセットキャンセル回路を設けることなく、ポップノイズを緩和することを可能にする。
【解決手段】電子ボリュームの役割を果たすプリアンプと当該プリアンプにより増幅されたオーディオ信号の信号レベルをスピーカ駆動に適した信号レベルまで増幅して出力するパワーアンプとを備えたオーディオアンプにおいて、パワーアンプにのみオフセットキャンセル回路を設ける。このオーディオアンプの起動時には、まず、プリアンプをミュートした状態でオフセットキャンセル回路を作動させ、その後、増幅率を最小値から利用者により設定された再生音量に応じた値まで時間の経過とともに増加させつつ、音源から与えられるオーディオ信号を増幅して出力する処理を上記プリアンプに実行させる。 （もっと読む）

【課題】簡易で均一なスイッチングを可能にするＤ級増幅器を提供することを目的とする。
【解決手段】第１のトランジスタと、２のトランジスタと、パルストランスと、第３のトランジスタと、第４のトランジスタと、搬送波信号のタイミングを、制御信号に従って調整するタイミング調整部と、電源と、第１のトランジスタおよび第４のトランジスタがオンのとき、または、第２のトランジスタおよび第３のトランジスタがオンのときに、出力側端子から出力信号を出力する出力トランスと、出力トランスの入力側の両端に現れる第１の信号および第２の信号を用いて、タイミング調整部が搬送波信号のタイミングを調整するための制御信号を生成する制御信号生成部とを有する。 （もっと読む）

【課題】 回路を大規模化、複雑化することなくＤ級増幅器においてミュート機能を実現する。
【解決手段】 出力制限指令発生部３１０は、出力デジタル信号ＶＯｐおよびＶＯｎがクリップしたのを検出して、出力制限指令信号Ｃｄｅｔを出力する。減衰指令パルス発生部３２０は、出力制限指令信号Ｃｄｅｔを積分するキャパシタＣ３０を有し、キャパシタＣ３０の電圧ＶＣ１に応じたパルス幅を持った周期的な減衰指令パルスＳＷを出力する。減衰器１６０は、Ｄ級増幅器に対する入力信号ＶＩｐおよびＶＩｎの入力経路に設けられ、減衰指令パルスＳＷが与えられることによりＯＮとなって入力信号を減衰させる。ミュート制御部３３０は、出力制限指令信号Ｃｄｅｔとは独立にキャパシタＣ３０の電圧ＶＣ１を制御して、減衰器１６０により入力信号に与える減衰量を制御する。 （もっと読む）

【課題】充分な電力効率が得られるＤ級増幅回路を提供する。
【解決手段】Ｄ級増幅回路１００は、変調部１０と、トランジスタTr1〜Tr5を含んで構成される駆動部３０とを含む。変調部１０は、入力信号SINに応じて第１状態と第２状態と第３状態とを切り替え、第１状態では、第１ノードND1から第２ノードND2へ向かう電流が負荷４０に流れるように、各トランジスタTr1〜Tr5のオンオフを制御し、第２状態では、第２ノードND2から第１ノードND1へ向かう電流が負荷４０に流れるように、各トランジスタTr1〜Tr5のオンオフを制御し、第３状態では、第１ノードND1と第２ノードND2とが高位側電源線１２および低位側電源線１４のうちの一方に共通に接続されるようにトランジスタTr1〜Tr4のオンオフを制御するとともに、第５トランジスタTr5をオン状態に制御する。 （もっと読む）

【課題】低電圧での動作を可能とし、アーリー効果による電流比の悪化を抑圧可能とする。
【解決手段】
ＮＰＮ型の第１及び第２のトランジスタ１，２のベース、第１のトランジスタ１のコレクタ、及び、デプレッション型のＮチャンネルＭＯＳトランジスタである第３のトランジスタ３のゲートが相互に接続されると共に、定電流源４に接続される一方、第１及び第２のトランジスタ１，２のエミッタは、共にグランドに接続され、第２のトランジスタ２のコレクタは、第３のトランジスタ３のソースに接続されて、この第３のトランジスタ３のドレインに出力可能に構成されてなり、低電圧での動作を可能とし、アーリー効果による電流比の悪化が抑圧可能となっている。 （もっと読む）