増幅回路
【課題】 低消費電力等、好適な増幅が可能な増幅回路を提供する。
【解決手段】 増幅回路（１００）は、増幅部（５０）と、この増幅部に電源電圧を供給する電源回路部（２０）と、を含む。このうち電源回路部は、第１ノード（ＮＤ１）と第２ノード（ＮＤ２）との間に設けられるコイル（Ｌ）に加えて、図示する複数のトランジスタ（Ｔｒ１〜Ｔｒ６）、これらのオンオフを制御する変調部（１０）、並びに、第１及び第２容量素子（Ｃ１，Ｃ２）、等を備えている。変調部は、入力信号に応じてパルス幅変調信号（ＯＵＴＰＧ，ＯＵＴＮＧ等）を生成し、この信号を用いて前記各トランジスタのオンオフを制御してコイルに流れる電流方向を制御するとともに充電されるべき容量素子（Ｃ１又はＣ２）を選択する。
【解決手段】 増幅回路（１００）は、増幅部（５０）と、この増幅部に電源電圧を供給する電源回路部（２０）と、を含む。このうち電源回路部は、第１ノード（ＮＤ１）と第２ノード（ＮＤ２）との間に設けられるコイル（Ｌ）に加えて、図示する複数のトランジスタ（Ｔｒ１〜Ｔｒ６）、これらのオンオフを制御する変調部（１０）、並びに、第１及び第２容量素子（Ｃ１，Ｃ２）、等を備えている。変調部は、入力信号に応じてパルス幅変調信号（ＯＵＴＰＧ，ＯＵＴＮＧ等）を生成し、この信号を用いて前記各トランジスタのオンオフを制御してコイルに流れる電流方向を制御するとともに充電されるべき容量素子（Ｃ１又はＣ２）を選択する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関する。
【背景技術】
【０００２】
増幅回路は様々な観点から分類される。その中にはＤ級増幅回路がある。Ｄ級増幅回路は、入力信号を振幅が一定なパルス幅変調信号に変換して、電力増幅するものであり、例えばオーディオ信号の電力増幅に用いられる。Ｄ級増幅回路は、２値で動作するため、トランジスタの損失を大幅に下げることができる。さらに、入力信号の振幅の大小にかかわらずリニア増幅器より効率が高いといった利点がある。このようなＤ級増幅回路としては、例えば特許文献１に開示されているようなものが知られている。
一方、増幅回路の種類には、Ｄ級増幅回路のほか、Ａ級、Ｂ級、ＡＢ級等々のアナログの増幅回路があることが知られている。これらの区別は、主に、増幅回路の動作点の別（バイアスの大きさ）に応じたものである。
また、増幅回路は、回路の接続方式に応じて分類されることもあり、その中の１つとしては、ＳＥＰＰ（SingＬe Ended Push-PuＬＬ）接続方式等を含むプッシュプル増幅回路が含まれることが広く知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−３３３３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上述のような各種の増幅回路（特に、非デジタルの増幅回路）に関しては、次のような問題がある。
すなわち、前述のＤ級増幅回路以外のＡ級等の増幅回路を用いる場合は、既に述べたようなＤ級増幅回路を利用することによる各種利点は当然には享受できない。
加えて、これらの増幅回路では、増幅素子を駆動するための電源回路が出力する電源の変動等の外乱に注意を払う必要がある。また、増幅すべき入力信号と、電源回路との間には、一般的にいって常に関連性が持たされているわけでは必ずしもないので、入力信号の状態の如何に関わらず、電力が消費される場合が考えられ、その結果、増幅回路の消費電力が増大するおそれがある。
【０００５】
本発明は、上述した各種弊害を伴うことなく、好適に入力信号の増幅を行うことの可能な増幅回路を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の第１の観点に係る増幅回路は、上述した課題を解決するため、増幅部と、当該増幅部のための電源電圧を供給する電源回路部と、を含む増幅回路であって、前記電源回路部は、第１ノードと第２ノードとの間に設けられるコイルと、高位側電源線と、前記第１ノードとの間に配置される第１トランジスタと、前記高位側電源線と、前記第２ノードとの間に配置される第２トランジスタと、前記第１ノードと、低位側電源線との間に配置される第３トランジスタと、前記第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、前記第２ノードと前記増幅部との間に設けられる第５トランジスタと、一方の電極が前記第５トランジスタと前記増幅部との接続点に接続され、他方の電極に固定電位が供給される第１容量素子と、前記第２ノードと前記増幅部との間に設けられ、当該第２ノードからみて前記第５トランジスタと並列関係となるように配置される第６トランジスタと、一方の電極が前記第６トランジスタと前記増幅部との接続点に接続され、他方の電極に前記固定電位が供給される第２容量素子と、前記第１乃至第６トランジスタの各々のオンオフを制御する制御部と、を備え、前記制御部は、入力信号に応じて第１状態と第２状態とを切り替え、前記第１状態では、前記コイルと前記増幅部とを電気的に切り離した状態で、前記第１ノードから前記第２ノードへ向かう電流を前記コイルに流した後、前記コイルと前記増幅部とを電気的に接続して、前記第１ノードから前記第２ノードへ向かう電流を前記増幅部に流すとともに前記第１容量素子を充電するように、前記第１乃至第６トランジスタのオンオフを制御し、前記第２状態では、前記コイルと前記増幅部とを電気的に切り離した状態で、前記第２ノードから前記第１ノードへ向かう電流を前記コイルに流した後、前記コイルと前記増幅部とを電気的に接続して、前記第２ノードから前記第１ノードへ向かう電流を前記増幅部に流すとともに前記第２容量素子を充電するように、前記第１乃至第６トランジスタのオンオフを制御する。
【０００７】
本発明によれば、第１及び第２状態間の適切な切替によって、増幅部にとっての正側（第１容量素子が関与する。）及び負側（第２容量素子が関与する。）の電源電圧を好適に生成することができる。また、第１及び第２状態の切替は入力信号に応じることから、どのような電源電圧が生成されるかについても、入力信号に応じることになる。
【０００８】
この発明に係る増幅回路では、前記制御部は、前記入力信号をパルス幅変調してパルス幅変調信号を生成し、当該パルス幅変調信号を、前記第１乃至第６トランジスタの各々のゲートへ出力する、ように構成してもよい。
この態様によれば、第１乃至第６トランジスタの制御をより的確に行うことができる。また、これにより当然、増幅部のための電源電圧の生成はより好適に行われる。
【０００９】
本発明の第２の観点に係る増幅回路では、上述した課題を解決するため、増幅部と、当該増幅部のための電源電圧を供給する電源回路部と、を含む増幅回路であって、前記電源回路部は、第１ノードと第２ノードとの間に設けられるコイルと、高位側電源線と、前記第１ノードとの間に配置される第１トランジスタと、前記第１ノードと、低位側電源線との間に配置される第３トランジスタと、前記第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、前記第２ノードと前記増幅部との間に設けられる第５トランジスタと、一方の電極が前記第５トランジスタと前記増幅部との接続点に接続され、他方の電極に固定電位が供給される第１容量素子と、前記第１乃至第５トランジスタの各々のオンオフを制御する制御部と、を備え、前記制御部は、入力信号に応じて、前記コイルと前記増幅部とを電気的に切り離した状態で、前記第１ノードから前記第２ノードへ向かう電流を前記コイルに流した後、前記コイルと前記増幅部とを電気的に接続して、前記第１ノードから前記第２ノードへ向かう電流を前記増幅部に流すとともに前記第１容量素子を充電するように、前記第１乃至第５トランジスタのオンオフを制御する。
【００１０】
本発明によれば、第１及び第２状態間の切替はないものの、例えば増幅部がＢＴＬ（Bridged TransLess）方式等のリニアアンプである場合等、正側・負側双方の電源電圧を準備する必要がない場合に、好適に対応可能である。特に、本発明では、前述した第１の観点に係る発明に比べて、回路要素の数を減ずることができるのが大きな利点である。この第２の観点に係る発明が具体化された一例は、後述する実施形態中、＜第２実施形態＞として説明される。
なお、本発明において、「第２トランジスタ」が存在しないのに「第１」「第３」トランジスタが存在し、また、「第２」以降がないのに「第１容量素子」が存在しているのは、前述した第１の観点に係る発明を構成する要素と、この第２の観点に係る発明を構成する要素との対応関係を見やすいようにするため、単に、対応関係・相当関係にある構成要素のネーミングの共通化を図った結果であって、それ以上の深い意味は特にない。そのような配慮が払われているものの、両発明は全く別個の発明であることは言うまでもない。
【００１１】
本発明の第３の観点に係る増幅回路では、上述した課題を解決するため、複数チャネルに対応する複数の増幅部と、当該複数の増幅部の各々のための電源電圧を供給する電源回路部と、を含む増幅回路であって、前記電源回路部は、前記複数の増幅部それぞれの正側及び負側の電源電圧を供給する正側及び負側電源回路部を含み、前記正側電源回路部は、正側回路内第１ノードと正側回路内第２ノードとの間に設けられる正側回路内コイルと、高位側電源線と、前記正側回路内第１ノードとの間に配置される第１トランジスタと、前記正側回路内第１ノードと、低位側電源線との間に配置される正側回路内第３トランジスタと、前記正側回路内第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、前記正側回路内第２ノードと前記増幅部との間に設けられる第５トランジスタと、一方の電極が前記第５トランジスタと前記増幅部との接続点に接続され、他方の電極に固定電位が供給される第１容量素子と、前記第１トランジスタ、前記正側回路内第３トランジスタ、前記第４トランジスタ、及び前記第５トランジスタの各々のオンオフを制御する正側回路内制御部と、を含み、前記負側電源回路部は、負側回路内第１ノードと負側負側回路内第２ノードとの間に設けられる負側回路内コイルと、高位側電源線と、前記負側回路内第２ノードとの間に配置される第２トランジスタと、前記負側回路内第１ノードと、低位側電源線との間に配置される負側回路内第３トランジスタと、前記負側回路内第２ノードと前記増幅部との間に設けられる第６トランジスタと、一方の電極が前記第６トランジスタと前記増幅部との接続点に接続され、他方の電極に前記固定電位が供給される第２容量素子と、前記第２トランジスタ、前記負側回路内第３トランジスタ、及び前記第６トランジスタの各々のオンオフを制御する負側回路内制御部と、を含み、前記正側制御部及び前記負側制御部は、入力信号に応じて第１状態と第２状態とを切り替え、前記第１状態では、前記正側回路内コイルと前記増幅部とを電気的に切り離した状態で、前記正側回路内第１ノードから前記正側回路内第２ノードへ向かう電流を前記正側回路内コイルに流した後、前記正側回路内コイルと前記増幅部とを電気的に接続して、前記正側回路内第１ノードから前記正側回路内第２ノードへ向かう電流を前記増幅部に流すとともに前記第１容量素子を充電するように、前記第１トランジスタ、前記正側回路内第３トランジスタ、前記第４トランジスタ、及び前記第５トランジスタのオンオフを制御し、前記第２状態では、前記負側回路内コイルと前記増幅部とを電気的に切り離した状態で、前記負側回路内第２ノードから前記負側回路内第１ノードへ向かう電流を前記負側回路内コイルに流した後、前記負側回路内コイルと前記増幅部とを電気的に接続して、前記負側回路内第２ノードから前記負側回路内第１ノードへ向かう電流を前記増幅部に流すとともに前記第２容量素子を充電するように、前記第２トランジスタ、前記負側回路内第３トランジスタ、及び前記第６トランジスタのオンオフを制御する。
【００１２】
本発明によれば、複数チャネルに対応する複数の増幅部のための電源電圧の生成を好適に行うことができる。この第３の観点に係る発明が具体化された一例は、後述する実施形態中、＜第３実施形態＞として説明される。
なお、本発明においても、「第１トランジスタ」、「第５トランジスタ」、あるいは「正側回路内『第３トランジスタ』」等々、前述した第１の観点に係る発明を構成する要素のネーミングと共通のネーミングが利用されているのは、前記第２の観点に係る発明を構成する要素のネーミングについて説明したのと同様の事情による。
【００１３】
なお、前述の第２及び第３の観点に係る発明においても、前記第１の観点に係る発明と同様に、「制御部」（あるいは、「正側回路内制御部」「負側回路内制御部」）は、入力信号をパルス幅変調することによって、各トランジスタを制御するためのパルス幅変調信号を生成して好適である。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態に係る増幅回路（１００）の構成を示すブロック図である。
【図２】第１状態の動作を示すタイミングチャートである。
【図３】第１状態における電源回路部の状態（その１）を示す図である。
【図４】第１状態における電源回路部の状態（その２）を示す図である。
【図５】第２状態の動作を示すタイミングチャートである。
【図６】第２状態における電源回路部の状態（その１）を示す図である。
【図７】第２状態における電源回路部の状態（その２）を示す図である。
【図８】本発明の第２実施形態に係る増幅回路（１００Ａ）の構成を示すブロック図である。
【図９】本発明の第３実施形態に係る増幅回路（１００Ｂ）の構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
＜第１実施形態＞
以下では、本発明に係る第１の実施の形態について図１乃至図７を参照しながら説明する。
本発明の第１実施形態の増幅回路１００は、図１に示すように、電源回路部２０及び増幅部５０を備える。このうち電源回路部２０は変調部１０を含み、この変調部１０は、入力信号ＤＩＮを振幅が一定なパルス幅変調信号（ＯＵＴＰＰ,ＯＵＴＭＰ,ＯＵＴＰＮ,ＯＵＴＭＮ,ＯＵＴＰＧ，ＯＵＴＮＧ）に変調する。第１実施形態では、入力信号ＤＩＮはデジタルの音声信号である。電源回路部２０は、このパルス幅変調信号（ＯＵＴＰＰ,ＯＵＴＭＰ,ＯＵＴＰＮ,ＯＵＴＭＮ,ＯＵＴＰＧ，ＯＵＴＮＧ）に基づいて、増幅部５０のための電源電圧を生成する。増幅部５０は、ＳＥＰＰ（SingＬe Ended Push-PuＬＬ）接続方式のリニアアンプであり、入力信号ＤＩＮを増幅した上で、これに基づき負荷（例えばスピーカ）３０を駆動する。
【００１６】
電源回路部２０は、図１に示すように、第１〜第６トランジスタＴｒ１〜Ｔｒ６、コイルＬ、及び容量素子Ｃ１及びＣ２を備える。第１トラジスタＴｒ１〜第４トランジスタＴｒ４は、電源電位ＶＤＤが供給される電源線４１と、接地電位ＧＮＤ（＜ＶＤＤ）が供給される接地線４３との間に配置される。Ｎチャネル型の第１トランジスタＴｒ１は、電源線４１と第１ノードＮＤ１との間に配置される。第１トランジスタＴｒ１のゲートには、パルス幅変調信号ＯＵＴＰＰが供給される。Ｎチャネル型の第２トランジスタＴｒ２は、電源線４１と第２ノードＮＤ２との間に配置される。第２トランジスタＴｒ２のゲートには、パルス幅変調信号ＯＵＴＭＰが供給される。Ｎチャネル型の第３トランジスタＴｒ３は、第１ノードＮＤ１と接地線４３との間に配置される。第３トランジスタＴｒ３のゲートには、パルス幅変調信号ＯＵＴＭＮが供給される。Ｎチャネル型の第４トランジスタＴｒ４は、第２ノードＮＤ２と接地線４３との間に配置される。第４トランジスタＴｒ４のゲートには、パルス幅変調信号ＯＵＴＰＮが供給される。
【００１７】
第１ノードＮＤ１と第２ノードＮＤ２との間にはコイルＬが設けられる。第２ノードＮＤ２と増幅部５０との間には、Ｎチャネル型の第５トランジスタＴｒ５及び第６トランジスタＴｒ６が設けられる。このうち第５トランジスタＴｒ５のゲートには、パルス幅変調信号ＯＵＴＰＧが供給され、第６トランジスタＴｒ６のゲートには、パルス幅変調信号ＯＵＴＮＧが供給される。
容量素子Ｃ１は、第１電極Ｄ１と第２電極Ｄ２とを有する。第１電極Ｄ１は、第５トランジスタＴｒ５から増幅部５０へ至る電流経路上に介在する第３ノードＮＤ３に接続される一方、第２電極Ｄ２は接地線４３に接続される。他方、容量素子Ｃ２も、容量素子Ｃ１と同様、第１電極Ｅ３と第２電極Ｅ４とを有する。第１電極Ｅ３は、第６トランジスタＴｒ６から増幅部５０へ至る電流経路上に介在する第４ノードＮＤ４に接続される一方、第２電極Ｅ４は接地線４３に接続される。
【００１８】
第１実施形態において、変調部１０は、入力信号ＤＩＮに応じて第１状態と第２状態とを切り替えるように、パルス幅変調信号（ＯＵＴＰＰ,ＯＵＴＭＰ,ＯＵＴＰＮ,ＯＵＴＭＮ,ＯＵＴＰＧ，ＯＵＴＮＧ）を生成する。「第１状態」では、コイルＬと増幅部５０とが電気的に切り離された状態で、第１ノードＮＤ１から第２ノードＮＤ２へ向かう電流がコイルＬを流れ、その後、コイルＬと増幅部５０とが電気的に接続されて、第１ノードＮＤ１から第２ノードＮＤ２へ向かう電流が増幅部５０に流れるとともに容量素子Ｃ１に充電される。他方、「第２状態」では、コイルＬと増幅部５０とが電気的に切り離された状態で、第２ノードＮＤ２から第１ノードＮＤ１へ向かう電流がコイルＬを流れ、その後、コイルＬと増幅部５０とが電気的に接続されて、第２ノードＮＤ２から第１ノードＮＤ１へ向かう電流が増幅部５０に流れるとともに容量素子Ｃ２に充電される。
【００１９】
変調部１０には、ゲインＧによる増幅、オフセットＯＦＳの加算を受けた入力信号ＤＩＮが入力される。前述の第１及び第２状態の別に応じたパルス幅変調信号の生成は、このような入力信号の状態に応じる。
より詳細には、これら第１及び第２状態の別は、入力信号ＤＩＮの正負の別に応じる。すなわち、入力信号ＤＩＮが正のときには、第１状態がとられて容量素子Ｃ１への充電が行われ、負のときには、第２状態がとられて容量素子Ｃ２への充電が行われる。
なお、増幅部５０には、ＤＡコンバータ９０を介して入力信号ＤＩＮが入力される。また、前述したゲインＧ及びオフセットＯＦＳの大きさは、増幅部５０を駆動するために必要な電源電圧よりも大きな電圧が得られるように予め調整しておくことが好ましい。
【００２０】
以下、第１及び第２状態の各々における具体的な動作を説明する。図２及び図５に示すように、第１実施形態に係る増幅回路１００は、第１及び第２状態のいずれにおいても、コイルＬと増幅部５０とが電気的に切り離された状態で、電源線４１からの電流がコイルＬに流れる第１期間Ｔ１と、コイルＬと増幅部５０とが電気的に接続されて、コイルＬを流れる電流が増幅部５０へ供給される第２期間Ｔ２とを１サイクルとして動作する。第１期間Ｔ１及び第２期間Ｔ２の時間長は、パルス幅変調信号に応じて可変に設定される。
【００２１】
まず、図２〜図４を参照しながら、入力信号ＤＩＮが正の場合に対応する第１状態における動作を説明する。第１期間Ｔ１が開始すると、図２に示すように、パルス幅変調信号ＯＵＴＰＰとパルス幅変調信号ＯＵＴＰＮとがハイレベルに設定される一方、パルス幅変調信号ＯＵＴＰＧ、パルス幅変調信号ＯＵＴＮＧ、パルス幅変調信号ＯＵＴＭＰ、及びパルス幅変調信号ＯＵＴＭＮがローレベルに設定される。したがって、図３に示すように、第１トランジスタＴｒ１と第４トランジスタＴｒ４とがオン状態に制御される一方、第２トランジスタＴｒ２、第３トランジスタＴｒ３、第５トランジスタＴｒ５、及び第６トランジスタＴｒ６がオフ状態に制御される。これにより、電源線４１からの電流が、第１トランジスタＴｒ１、コイルＬ及び第４トランジスタＴｒ４を介して接地線４３へ流れる。第１実施形態において、コイルＬを流れる電流は、第１ノードＮＤ１から第２ノードＮＤ２へ向かう方向を正とするから、図２に示すように、第１期間Ｔ１においてコイルＬを流れる電流の電流値は経時的に上昇する。
【００２２】
続いて、第２期間Ｔ２が開始すると、パルス幅変調信号ＯＵＴＰＰとパルス幅変調信号ＯＵＴＰＮとがローレベルに変化し、パルス幅変調信号ＯＵＴＰＧとパルス幅変調信号ＯＵＴＭＮとがハイレベルに変化する。したがって、図４に示すように、第１トランジスタＴｒ１と第４トランジスタＴｒ４とがオフ状態に遷移し、第３トランジスタＴｒ３と第５トランジスタＴｒ５とがオン状態に遷移する。第１トランジスタＴｒ１がオフ状態に遷移することで、電源線４１からコイルＬへ流れる電流は遮断されるが、コイルＬに発生する誘導起電力によって、第１ノードＮＤ１から第２ノードＮＤ２へ向かう電流がコイルＬを流れ続ける。ただし、図２に示すように、第２期間Ｔ２においてコイルＬを流れる電流の電流値は経時的に減少する。そして、当該電流は、第５トランジスタＴｒ５を介して増幅部５０へ供給される。これにより、第３ノードＮＤ３の電位は、経時的に上昇する（図２参照）。
【００２３】
パルス幅変調信号ＯＵＴＰＧ及びＯＵＴＭＮがローレベルに変化して第３トランジスタＴｒ３及び第５トランジスタＴｒ５がオフ状態に遷移することで第２期間Ｔ２が終了する。第２期間Ｔ２の終点における第３ノードＮＤ３の電位は、次のサイクルにおける第２期間Ｔ２が開始されるまでの期間、容量素子Ｃ１によって保持される。これにより、第２期間Ｔ２が終了した後、第３ノードＮＤ３の電位が変化することを抑制できるから、不要電磁輻射（EMI：Electro Magnetic Interference）の量を低減できるという利点がある。
【００２４】
次に、図５〜図７を参照しながら、入力信号ＤＩＮが負の場合に対応する第２状態における動作を説明する。図５に示すように、第１期間Ｔ１が開始すると、パルス幅変調信号ＯＵＴＭＰとパルス幅変調信号ＯＵＴＭＮとがハイレベルに設定される一方、パルス幅変調信号ＯＵＴＰＰ、パルス幅変調信号ＯＵＴＰＮ、パルス幅変調信号ＯＵＴＰＧ及びパルス幅変調信号ＯＵＴＮＧがローレベルに設定される。したがって、図６に示すように、第２トランジスタＴｒ２と第３トランジスタＴｒ３とがオン状態に制御される一方、第１トランジスタＴｒ１、第４トランジスタＴｒ４、第５トランジスタＴｒ５及び第６トランジスタＴｒ６がオフ状態に制御される。これにより、電源線４１からの電流が、第２トランジスタＴｒ２、コイルＬ及び第３トランジスタＴｒ３を介して接地線４３へ流れる。第２ノードＮＤ２から第１ノードＮＤ１へ向かう方向に流れる電流は負の値となるから、図５に示すように、第１期間Ｔ１においてコイルＬを流れる電流の電流値は経時的に減少する（電流値の絶対値は経時的に上昇する）。
【００２５】
続いて、第２期間Ｔ２が開始すると、パルス幅変調信号ＯＵＴＭＰがローレベルに変化する一方、パルス幅変調信号ＯＵＴＮＧがハイレベルに変化する。したがって、図７に示すように、第２トランジスタＴｒ２がオフ状態に遷移する一方、第６トランジスタＴｒ６がオン状態に遷移する。第２トランジスタＴｒ２がオフ状態に遷移することで、電源線４１からコイルＬへ流れる電流は遮断されるが、コイルＬに発生する誘導起電力によって、第２ノードＮＤ２から第１ノードＮＤ１へ向かう電流がコイルＬを流れ続ける。図５に示すように、第２期間Ｔ２においてコイルＬを流れる電流の電流値は経時的に上昇する（電流値の絶対値は経時的に減少する）。そして、当該電流は、第６トランジスタＴｒ６を介して増幅部５０へ供給される。すなわち、前述の第１状態とは逆方向の電流が増幅部５０を流れる。このとき、第４ノードＮＤ４に存在する電荷は、第６トランジスタＴｒ６、コイルＬ及び第３トランジスタＴｒ３を介して接地線４３へ移動する（吸い込まれる）から、第４ノードＮＤ４の電位は経時的に減少する（図５参照）。
【００２６】
パルス幅変調信号ＯＵＴＮＧ及びＯＵＴＭＮがローレベルに変化して第３トランジスタＴｒ３及び第６トランジスタＴｒ６がオフ状態に遷移することで第２期間Ｔ２が終了する。前述の第１状態と同様に、第２期間Ｔ２の終点における第４ノードＮＤ４の電位は、次のサイクルにおける第２期間Ｔ２が開始されるまでの期間、容量素子Ｃ２によって保持される。
【００２７】
以上に説明したように、第１実施形態においては、入力信号ＤＩＮに応じて電源回路部２０の動作状態が変化し、これに応じて、増幅部５０へ供給するための電源電圧が調整可能となっている。
これにより、第１実施形態では、第１に、電源変動等の外乱ノイズついて特別に心配する必要がない（仮に、それがあっても、増幅部５０で十分吸収可能である。）。第２に、前述のように、増幅部５０用の電源電圧は入力信号ＤＩＮに応じて変化するようになっているから、無駄な電力が消費されるおそれは殆どない。
また、第１実施形態では、入力信号ＤＩＮの変動と増幅部５０用の電源電圧の調整との間をとりもっているのが、変調部１０が生成するパルス幅変調信号であることから、当該電源電圧の調整には、いわば一種のデジタル制御が利用されているとみることができ、これにより、前述した第１及び第２に係る効果は、より実効的に享受可能となっている。
【００２８】
なお、上記第１実施形態においては、容量素子Ｃ１の電圧と容量素子Ｃ２の電圧との比をモニターし、これに関するフィードバックをかければ、より効率よく電源電圧の調整を行うことができる。
【００２９】
＜第２実施形態＞
以下では、本発明に係る第２の実施の形態について図８を参照しながら説明する。なお、この第２実施形態は、増幅部の構成（及びそれに関わる構成）等が上記第１実施形態からみて変更を受けている点について特徴があり、それ以外の点については、上記第１実施形態の構成及び動作ないし作用と同様である。したがって、以下では、前記相違点について主に説明を行うこととし、それ以外の点についての説明は適宜簡略化し、あるいは省略する。このような取扱いは、以下の第３実施形態においても同様である。
【００３０】
第２実施形態の増幅回路１００Ａは、図８に示すように、増幅部５１を備える。この増幅部５１は、ＢＴＬ（Bridged TransLess）接続方式のリニアアンプであり、入力信号ＤＩＮを増幅した上で、これに基づき負荷３０を駆動する。
また、増幅回路１００Ａは、増幅部５１がＢＴＬ接続方式であることに応じて、容量素子Ｃ１及びコイルＬの組を一組だけを含む電源回路部２１を備える。また、同じ理由から、電源回路部２１は、図１に示す第２トランジスタＴｒ２、第６トランジスタＴｒ６、及び容量素子Ｃ２を含まない。つまり、この電源回路部２１では、第６トランジスタＴｒ６等が関与する前記第２状態に係る動作は行われず、前記第１状態に係る動作のみが行われる。このような構成が採用可能であるのは、増幅部５１が、第１実施形態のようにＳＥＰＰ方式ではなくて、ＢＴＬ方式であることにより、この増幅部５１のためには、正側の電源電圧だけが準備されればよいからである。
なお、第２実施形態においては、このようなことから入力信号ＤＩＮの正負の別に拘らない。したがって、第１実施形態で行われていたゲインＧ及びオフセットＯＦＳによる調整は、正負の入力信号ＤＩＮの絶対値をとった後、この絶対値による比較においてより大きい値をとるものに対して行われるようになっている（図８の符号９５、参照）。
【００３１】
このような第２実施形態の増幅回路１００Ａによっても、上記第１実施形態によって奏された作用効果と同様の作用効果が奏されることは明白である。
しかも、この第２実施形態によれば、第１実施形態に比べて明らかに、使用する回路要素の数の減少が達成されることから、その分のコストダウン等を実現することができる。
【００３２】
＜第３実施形態＞
以下では、本発明に係る第３の実施の形態について図９を参照しながら説明する。
この第３実施形態の増幅回路１００Ｂは、図９に示すように、Ｌチャネル及びＲチャネルの別に応じた２つの負荷３０−Ｌ及び３０−Ｒを含む。また、増幅回路１００Ｂは、これらの負荷３０-Ｌ及び３０-Ｒの別に応じて、これらそれぞれのための増幅部５０-Ｌ及び５０-Ｒを含み、さらに、ＤＡコンバータ９０-Ｌ及び９０-Ｒを含む。入力信号ＤＩＮも、Ｌチャネル用の入力信号ＤＩＮ−Ｌ、及び、Ｒチャネル用の入力信号ＤＩＮ−Ｒを含む。なお、増幅部５０−Ｌ及び５０−Ｒは、第１実施形態と同様、ＳＥＰＰ方式のリニアアンプである。
【００３３】
また、増幅回路１００Ｂは、２つの増幅部５０-Ｌ及び５０-Ｒを駆動するための電源電圧を生成する電源回路部２２＋及び２２−を備える。このうち電源回路部２２＋は、増幅部５０-Ｌ及び５０-Ｒの正側の電源電圧に対応し、電源回路部２２−はその負側の電源電圧に対応する。電源回路部２２＋は、図９に示すように、図１に示す第１トランジスタＴｒ１、第３トランジスタＴｒ３、第４トランジスタＴｒ４、及び第５トランジスタＴｒ５相当のトランジスタのみを含む一方、電源回路部２２−は、第２トランジスタＴｒ２、第３トランジスタＴｒ３、及び第６トランジスタＴｒ６相当のトランジスタのみを含む。なお、図中、第３トランジスタの符号に関し、Ｔｒ３＋，Ｔｒ３−というように末尾に「＋」，「−」の符号が付されているのは、両者を区別するための便宜上の措置にすぎない。各電源回路部２２＋，２２−に対応するコイルＬ＋，Ｌ−、第１ノードＮＤ１＋，ＮＤ１−、及び第２ノードＮＤ２＋，ＮＤ２−等についても同様である。
【００３４】
このような電源回路部２２＋，２２−の各々は、変調部１０＋，１０−を含む。パルス幅変調信号（ＯＵＴＰＰ,ＯＵＴＭＰ,ＯＵＴＰＮ,ＯＵＴＭＮ,ＯＵＴＰＧ，ＯＵＴＮＧ）は、各電源回路部２２＋，２２−に含まれるトランジスタが必要とする制御信号（ゲート信号）に応じて振り分けられており、変調部１０＋，１０−は、その振り分けられたパルス幅変調信号のみを生成するようになっている（図９参照）。すなわち、変調部１０＋は、パルス幅変調信号ＯＵＴＰＰ，ＯＵＴＰＧ，ＯＵＴＰＮ、及びＯＵＴＭＮを生成し、変調部１０-は、パルス幅変調信号ＯＵＴＭＰ，ＯＵＴＮＧ，及びＯＵＴＭＮを生成する。
なお、変調部１０＋，１０−の各々には、図９に示すように、それぞれ異なるゲインＧ＋，Ｇ−、及び、異なるオフセットＯＦＳ＋，ＯＦＳ−が対応する。より詳細には、Ｌチャネル用の入力信号ＤＩＮ-Ｌにおいて、プラス側でその最大値をとるものはゲインＧ＋による増幅、オフセットＯＦＳ＋の加算を受け、マイナス側で最小値をとるものはゲインＧ−による増幅、オフセットＯＦＳ−の加算を受ける、というようである（図９の符号９６＋、９６−参照）。Ｒチャネル用の入力信号ＤＩＮ-Ｒについても同様である。
【００３５】
このような第３実施形態の増幅回路１００Ｂによっても、上記第１実施形態によって奏された作用効果と同様の作用効果が奏されることは明白である。
しかも、この第３実施形態によれば、第１実施形態に比べて明らかに、使用する回路要素の数の減少が達成されることから、その分のコストダウン等を実現することができる（図９との対比例として、第１実施形態として示した増幅回路１００を、Ｌチャネル及びＲチャネル双方のために、２組用意する場合を想定するとよい。このような形態と第３実施形態とを対比すれば、後者の方が明らかに、回路要素の数は少なくて済む。）。
【符号の説明】
【００３６】
１００，１００Ａ，１００Ｂ……増幅回路、１０，１０＋，１０−……変調部、２０，２１，２２＋，２２−……電源回路部、３０……負荷、５０，５１，５０−Ｌ，５０−Ｒ……増幅部、４１……電源線、４３……接地線、Ｔｒ１〜Ｔｒ６……第１〜第６トランジスタ、Ｃ１，Ｃ２……容量素子、ＤＩＮ……入力信号、ＮＤ１〜ＮＤ４……第１〜第４ノード、ＧＮＤ……接地電位、ＶＤＤ……電源電位
【技術分野】
【０００１】
本発明は、増幅回路に関する。
【背景技術】
【０００２】
増幅回路は様々な観点から分類される。その中にはＤ級増幅回路がある。Ｄ級増幅回路は、入力信号を振幅が一定なパルス幅変調信号に変換して、電力増幅するものであり、例えばオーディオ信号の電力増幅に用いられる。Ｄ級増幅回路は、２値で動作するため、トランジスタの損失を大幅に下げることができる。さらに、入力信号の振幅の大小にかかわらずリニア増幅器より効率が高いといった利点がある。このようなＤ級増幅回路としては、例えば特許文献１に開示されているようなものが知られている。
一方、増幅回路の種類には、Ｄ級増幅回路のほか、Ａ級、Ｂ級、ＡＢ級等々のアナログの増幅回路があることが知られている。これらの区別は、主に、増幅回路の動作点の別（バイアスの大きさ）に応じたものである。
また、増幅回路は、回路の接続方式に応じて分類されることもあり、その中の１つとしては、ＳＥＰＰ（SingＬe Ended Push-PuＬＬ）接続方式等を含むプッシュプル増幅回路が含まれることが広く知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−３３３３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上述のような各種の増幅回路（特に、非デジタルの増幅回路）に関しては、次のような問題がある。
すなわち、前述のＤ級増幅回路以外のＡ級等の増幅回路を用いる場合は、既に述べたようなＤ級増幅回路を利用することによる各種利点は当然には享受できない。
加えて、これらの増幅回路では、増幅素子を駆動するための電源回路が出力する電源の変動等の外乱に注意を払う必要がある。また、増幅すべき入力信号と、電源回路との間には、一般的にいって常に関連性が持たされているわけでは必ずしもないので、入力信号の状態の如何に関わらず、電力が消費される場合が考えられ、その結果、増幅回路の消費電力が増大するおそれがある。
【０００５】
本発明は、上述した各種弊害を伴うことなく、好適に入力信号の増幅を行うことの可能な増幅回路を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の第１の観点に係る増幅回路は、上述した課題を解決するため、増幅部と、当該増幅部のための電源電圧を供給する電源回路部と、を含む増幅回路であって、前記電源回路部は、第１ノードと第２ノードとの間に設けられるコイルと、高位側電源線と、前記第１ノードとの間に配置される第１トランジスタと、前記高位側電源線と、前記第２ノードとの間に配置される第２トランジスタと、前記第１ノードと、低位側電源線との間に配置される第３トランジスタと、前記第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、前記第２ノードと前記増幅部との間に設けられる第５トランジスタと、一方の電極が前記第５トランジスタと前記増幅部との接続点に接続され、他方の電極に固定電位が供給される第１容量素子と、前記第２ノードと前記増幅部との間に設けられ、当該第２ノードからみて前記第５トランジスタと並列関係となるように配置される第６トランジスタと、一方の電極が前記第６トランジスタと前記増幅部との接続点に接続され、他方の電極に前記固定電位が供給される第２容量素子と、前記第１乃至第６トランジスタの各々のオンオフを制御する制御部と、を備え、前記制御部は、入力信号に応じて第１状態と第２状態とを切り替え、前記第１状態では、前記コイルと前記増幅部とを電気的に切り離した状態で、前記第１ノードから前記第２ノードへ向かう電流を前記コイルに流した後、前記コイルと前記増幅部とを電気的に接続して、前記第１ノードから前記第２ノードへ向かう電流を前記増幅部に流すとともに前記第１容量素子を充電するように、前記第１乃至第６トランジスタのオンオフを制御し、前記第２状態では、前記コイルと前記増幅部とを電気的に切り離した状態で、前記第２ノードから前記第１ノードへ向かう電流を前記コイルに流した後、前記コイルと前記増幅部とを電気的に接続して、前記第２ノードから前記第１ノードへ向かう電流を前記増幅部に流すとともに前記第２容量素子を充電するように、前記第１乃至第６トランジスタのオンオフを制御する。
【０００７】
本発明によれば、第１及び第２状態間の適切な切替によって、増幅部にとっての正側（第１容量素子が関与する。）及び負側（第２容量素子が関与する。）の電源電圧を好適に生成することができる。また、第１及び第２状態の切替は入力信号に応じることから、どのような電源電圧が生成されるかについても、入力信号に応じることになる。
【０００８】
この発明に係る増幅回路では、前記制御部は、前記入力信号をパルス幅変調してパルス幅変調信号を生成し、当該パルス幅変調信号を、前記第１乃至第６トランジスタの各々のゲートへ出力する、ように構成してもよい。
この態様によれば、第１乃至第６トランジスタの制御をより的確に行うことができる。また、これにより当然、増幅部のための電源電圧の生成はより好適に行われる。
【０００９】
本発明の第２の観点に係る増幅回路では、上述した課題を解決するため、増幅部と、当該増幅部のための電源電圧を供給する電源回路部と、を含む増幅回路であって、前記電源回路部は、第１ノードと第２ノードとの間に設けられるコイルと、高位側電源線と、前記第１ノードとの間に配置される第１トランジスタと、前記第１ノードと、低位側電源線との間に配置される第３トランジスタと、前記第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、前記第２ノードと前記増幅部との間に設けられる第５トランジスタと、一方の電極が前記第５トランジスタと前記増幅部との接続点に接続され、他方の電極に固定電位が供給される第１容量素子と、前記第１乃至第５トランジスタの各々のオンオフを制御する制御部と、を備え、前記制御部は、入力信号に応じて、前記コイルと前記増幅部とを電気的に切り離した状態で、前記第１ノードから前記第２ノードへ向かう電流を前記コイルに流した後、前記コイルと前記増幅部とを電気的に接続して、前記第１ノードから前記第２ノードへ向かう電流を前記増幅部に流すとともに前記第１容量素子を充電するように、前記第１乃至第５トランジスタのオンオフを制御する。
【００１０】
本発明によれば、第１及び第２状態間の切替はないものの、例えば増幅部がＢＴＬ（Bridged TransLess）方式等のリニアアンプである場合等、正側・負側双方の電源電圧を準備する必要がない場合に、好適に対応可能である。特に、本発明では、前述した第１の観点に係る発明に比べて、回路要素の数を減ずることができるのが大きな利点である。この第２の観点に係る発明が具体化された一例は、後述する実施形態中、＜第２実施形態＞として説明される。
なお、本発明において、「第２トランジスタ」が存在しないのに「第１」「第３」トランジスタが存在し、また、「第２」以降がないのに「第１容量素子」が存在しているのは、前述した第１の観点に係る発明を構成する要素と、この第２の観点に係る発明を構成する要素との対応関係を見やすいようにするため、単に、対応関係・相当関係にある構成要素のネーミングの共通化を図った結果であって、それ以上の深い意味は特にない。そのような配慮が払われているものの、両発明は全く別個の発明であることは言うまでもない。
【００１１】
本発明の第３の観点に係る増幅回路では、上述した課題を解決するため、複数チャネルに対応する複数の増幅部と、当該複数の増幅部の各々のための電源電圧を供給する電源回路部と、を含む増幅回路であって、前記電源回路部は、前記複数の増幅部それぞれの正側及び負側の電源電圧を供給する正側及び負側電源回路部を含み、前記正側電源回路部は、正側回路内第１ノードと正側回路内第２ノードとの間に設けられる正側回路内コイルと、高位側電源線と、前記正側回路内第１ノードとの間に配置される第１トランジスタと、前記正側回路内第１ノードと、低位側電源線との間に配置される正側回路内第３トランジスタと、前記正側回路内第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、前記正側回路内第２ノードと前記増幅部との間に設けられる第５トランジスタと、一方の電極が前記第５トランジスタと前記増幅部との接続点に接続され、他方の電極に固定電位が供給される第１容量素子と、前記第１トランジスタ、前記正側回路内第３トランジスタ、前記第４トランジスタ、及び前記第５トランジスタの各々のオンオフを制御する正側回路内制御部と、を含み、前記負側電源回路部は、負側回路内第１ノードと負側負側回路内第２ノードとの間に設けられる負側回路内コイルと、高位側電源線と、前記負側回路内第２ノードとの間に配置される第２トランジスタと、前記負側回路内第１ノードと、低位側電源線との間に配置される負側回路内第３トランジスタと、前記負側回路内第２ノードと前記増幅部との間に設けられる第６トランジスタと、一方の電極が前記第６トランジスタと前記増幅部との接続点に接続され、他方の電極に前記固定電位が供給される第２容量素子と、前記第２トランジスタ、前記負側回路内第３トランジスタ、及び前記第６トランジスタの各々のオンオフを制御する負側回路内制御部と、を含み、前記正側制御部及び前記負側制御部は、入力信号に応じて第１状態と第２状態とを切り替え、前記第１状態では、前記正側回路内コイルと前記増幅部とを電気的に切り離した状態で、前記正側回路内第１ノードから前記正側回路内第２ノードへ向かう電流を前記正側回路内コイルに流した後、前記正側回路内コイルと前記増幅部とを電気的に接続して、前記正側回路内第１ノードから前記正側回路内第２ノードへ向かう電流を前記増幅部に流すとともに前記第１容量素子を充電するように、前記第１トランジスタ、前記正側回路内第３トランジスタ、前記第４トランジスタ、及び前記第５トランジスタのオンオフを制御し、前記第２状態では、前記負側回路内コイルと前記増幅部とを電気的に切り離した状態で、前記負側回路内第２ノードから前記負側回路内第１ノードへ向かう電流を前記負側回路内コイルに流した後、前記負側回路内コイルと前記増幅部とを電気的に接続して、前記負側回路内第２ノードから前記負側回路内第１ノードへ向かう電流を前記増幅部に流すとともに前記第２容量素子を充電するように、前記第２トランジスタ、前記負側回路内第３トランジスタ、及び前記第６トランジスタのオンオフを制御する。
【００１２】
本発明によれば、複数チャネルに対応する複数の増幅部のための電源電圧の生成を好適に行うことができる。この第３の観点に係る発明が具体化された一例は、後述する実施形態中、＜第３実施形態＞として説明される。
なお、本発明においても、「第１トランジスタ」、「第５トランジスタ」、あるいは「正側回路内『第３トランジスタ』」等々、前述した第１の観点に係る発明を構成する要素のネーミングと共通のネーミングが利用されているのは、前記第２の観点に係る発明を構成する要素のネーミングについて説明したのと同様の事情による。
【００１３】
なお、前述の第２及び第３の観点に係る発明においても、前記第１の観点に係る発明と同様に、「制御部」（あるいは、「正側回路内制御部」「負側回路内制御部」）は、入力信号をパルス幅変調することによって、各トランジスタを制御するためのパルス幅変調信号を生成して好適である。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態に係る増幅回路（１００）の構成を示すブロック図である。
【図２】第１状態の動作を示すタイミングチャートである。
【図３】第１状態における電源回路部の状態（その１）を示す図である。
【図４】第１状態における電源回路部の状態（その２）を示す図である。
【図５】第２状態の動作を示すタイミングチャートである。
【図６】第２状態における電源回路部の状態（その１）を示す図である。
【図７】第２状態における電源回路部の状態（その２）を示す図である。
【図８】本発明の第２実施形態に係る増幅回路（１００Ａ）の構成を示すブロック図である。
【図９】本発明の第３実施形態に係る増幅回路（１００Ｂ）の構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
＜第１実施形態＞
以下では、本発明に係る第１の実施の形態について図１乃至図７を参照しながら説明する。
本発明の第１実施形態の増幅回路１００は、図１に示すように、電源回路部２０及び増幅部５０を備える。このうち電源回路部２０は変調部１０を含み、この変調部１０は、入力信号ＤＩＮを振幅が一定なパルス幅変調信号（ＯＵＴＰＰ,ＯＵＴＭＰ,ＯＵＴＰＮ,ＯＵＴＭＮ,ＯＵＴＰＧ，ＯＵＴＮＧ）に変調する。第１実施形態では、入力信号ＤＩＮはデジタルの音声信号である。電源回路部２０は、このパルス幅変調信号（ＯＵＴＰＰ,ＯＵＴＭＰ,ＯＵＴＰＮ,ＯＵＴＭＮ,ＯＵＴＰＧ，ＯＵＴＮＧ）に基づいて、増幅部５０のための電源電圧を生成する。増幅部５０は、ＳＥＰＰ（SingＬe Ended Push-PuＬＬ）接続方式のリニアアンプであり、入力信号ＤＩＮを増幅した上で、これに基づき負荷（例えばスピーカ）３０を駆動する。
【００１６】
電源回路部２０は、図１に示すように、第１〜第６トランジスタＴｒ１〜Ｔｒ６、コイルＬ、及び容量素子Ｃ１及びＣ２を備える。第１トラジスタＴｒ１〜第４トランジスタＴｒ４は、電源電位ＶＤＤが供給される電源線４１と、接地電位ＧＮＤ（＜ＶＤＤ）が供給される接地線４３との間に配置される。Ｎチャネル型の第１トランジスタＴｒ１は、電源線４１と第１ノードＮＤ１との間に配置される。第１トランジスタＴｒ１のゲートには、パルス幅変調信号ＯＵＴＰＰが供給される。Ｎチャネル型の第２トランジスタＴｒ２は、電源線４１と第２ノードＮＤ２との間に配置される。第２トランジスタＴｒ２のゲートには、パルス幅変調信号ＯＵＴＭＰが供給される。Ｎチャネル型の第３トランジスタＴｒ３は、第１ノードＮＤ１と接地線４３との間に配置される。第３トランジスタＴｒ３のゲートには、パルス幅変調信号ＯＵＴＭＮが供給される。Ｎチャネル型の第４トランジスタＴｒ４は、第２ノードＮＤ２と接地線４３との間に配置される。第４トランジスタＴｒ４のゲートには、パルス幅変調信号ＯＵＴＰＮが供給される。
【００１７】
第１ノードＮＤ１と第２ノードＮＤ２との間にはコイルＬが設けられる。第２ノードＮＤ２と増幅部５０との間には、Ｎチャネル型の第５トランジスタＴｒ５及び第６トランジスタＴｒ６が設けられる。このうち第５トランジスタＴｒ５のゲートには、パルス幅変調信号ＯＵＴＰＧが供給され、第６トランジスタＴｒ６のゲートには、パルス幅変調信号ＯＵＴＮＧが供給される。
容量素子Ｃ１は、第１電極Ｄ１と第２電極Ｄ２とを有する。第１電極Ｄ１は、第５トランジスタＴｒ５から増幅部５０へ至る電流経路上に介在する第３ノードＮＤ３に接続される一方、第２電極Ｄ２は接地線４３に接続される。他方、容量素子Ｃ２も、容量素子Ｃ１と同様、第１電極Ｅ３と第２電極Ｅ４とを有する。第１電極Ｅ３は、第６トランジスタＴｒ６から増幅部５０へ至る電流経路上に介在する第４ノードＮＤ４に接続される一方、第２電極Ｅ４は接地線４３に接続される。
【００１８】
第１実施形態において、変調部１０は、入力信号ＤＩＮに応じて第１状態と第２状態とを切り替えるように、パルス幅変調信号（ＯＵＴＰＰ,ＯＵＴＭＰ,ＯＵＴＰＮ,ＯＵＴＭＮ,ＯＵＴＰＧ，ＯＵＴＮＧ）を生成する。「第１状態」では、コイルＬと増幅部５０とが電気的に切り離された状態で、第１ノードＮＤ１から第２ノードＮＤ２へ向かう電流がコイルＬを流れ、その後、コイルＬと増幅部５０とが電気的に接続されて、第１ノードＮＤ１から第２ノードＮＤ２へ向かう電流が増幅部５０に流れるとともに容量素子Ｃ１に充電される。他方、「第２状態」では、コイルＬと増幅部５０とが電気的に切り離された状態で、第２ノードＮＤ２から第１ノードＮＤ１へ向かう電流がコイルＬを流れ、その後、コイルＬと増幅部５０とが電気的に接続されて、第２ノードＮＤ２から第１ノードＮＤ１へ向かう電流が増幅部５０に流れるとともに容量素子Ｃ２に充電される。
【００１９】
変調部１０には、ゲインＧによる増幅、オフセットＯＦＳの加算を受けた入力信号ＤＩＮが入力される。前述の第１及び第２状態の別に応じたパルス幅変調信号の生成は、このような入力信号の状態に応じる。
より詳細には、これら第１及び第２状態の別は、入力信号ＤＩＮの正負の別に応じる。すなわち、入力信号ＤＩＮが正のときには、第１状態がとられて容量素子Ｃ１への充電が行われ、負のときには、第２状態がとられて容量素子Ｃ２への充電が行われる。
なお、増幅部５０には、ＤＡコンバータ９０を介して入力信号ＤＩＮが入力される。また、前述したゲインＧ及びオフセットＯＦＳの大きさは、増幅部５０を駆動するために必要な電源電圧よりも大きな電圧が得られるように予め調整しておくことが好ましい。
【００２０】
以下、第１及び第２状態の各々における具体的な動作を説明する。図２及び図５に示すように、第１実施形態に係る増幅回路１００は、第１及び第２状態のいずれにおいても、コイルＬと増幅部５０とが電気的に切り離された状態で、電源線４１からの電流がコイルＬに流れる第１期間Ｔ１と、コイルＬと増幅部５０とが電気的に接続されて、コイルＬを流れる電流が増幅部５０へ供給される第２期間Ｔ２とを１サイクルとして動作する。第１期間Ｔ１及び第２期間Ｔ２の時間長は、パルス幅変調信号に応じて可変に設定される。
【００２１】
まず、図２〜図４を参照しながら、入力信号ＤＩＮが正の場合に対応する第１状態における動作を説明する。第１期間Ｔ１が開始すると、図２に示すように、パルス幅変調信号ＯＵＴＰＰとパルス幅変調信号ＯＵＴＰＮとがハイレベルに設定される一方、パルス幅変調信号ＯＵＴＰＧ、パルス幅変調信号ＯＵＴＮＧ、パルス幅変調信号ＯＵＴＭＰ、及びパルス幅変調信号ＯＵＴＭＮがローレベルに設定される。したがって、図３に示すように、第１トランジスタＴｒ１と第４トランジスタＴｒ４とがオン状態に制御される一方、第２トランジスタＴｒ２、第３トランジスタＴｒ３、第５トランジスタＴｒ５、及び第６トランジスタＴｒ６がオフ状態に制御される。これにより、電源線４１からの電流が、第１トランジスタＴｒ１、コイルＬ及び第４トランジスタＴｒ４を介して接地線４３へ流れる。第１実施形態において、コイルＬを流れる電流は、第１ノードＮＤ１から第２ノードＮＤ２へ向かう方向を正とするから、図２に示すように、第１期間Ｔ１においてコイルＬを流れる電流の電流値は経時的に上昇する。
【００２２】
続いて、第２期間Ｔ２が開始すると、パルス幅変調信号ＯＵＴＰＰとパルス幅変調信号ＯＵＴＰＮとがローレベルに変化し、パルス幅変調信号ＯＵＴＰＧとパルス幅変調信号ＯＵＴＭＮとがハイレベルに変化する。したがって、図４に示すように、第１トランジスタＴｒ１と第４トランジスタＴｒ４とがオフ状態に遷移し、第３トランジスタＴｒ３と第５トランジスタＴｒ５とがオン状態に遷移する。第１トランジスタＴｒ１がオフ状態に遷移することで、電源線４１からコイルＬへ流れる電流は遮断されるが、コイルＬに発生する誘導起電力によって、第１ノードＮＤ１から第２ノードＮＤ２へ向かう電流がコイルＬを流れ続ける。ただし、図２に示すように、第２期間Ｔ２においてコイルＬを流れる電流の電流値は経時的に減少する。そして、当該電流は、第５トランジスタＴｒ５を介して増幅部５０へ供給される。これにより、第３ノードＮＤ３の電位は、経時的に上昇する（図２参照）。
【００２３】
パルス幅変調信号ＯＵＴＰＧ及びＯＵＴＭＮがローレベルに変化して第３トランジスタＴｒ３及び第５トランジスタＴｒ５がオフ状態に遷移することで第２期間Ｔ２が終了する。第２期間Ｔ２の終点における第３ノードＮＤ３の電位は、次のサイクルにおける第２期間Ｔ２が開始されるまでの期間、容量素子Ｃ１によって保持される。これにより、第２期間Ｔ２が終了した後、第３ノードＮＤ３の電位が変化することを抑制できるから、不要電磁輻射（EMI：Electro Magnetic Interference）の量を低減できるという利点がある。
【００２４】
次に、図５〜図７を参照しながら、入力信号ＤＩＮが負の場合に対応する第２状態における動作を説明する。図５に示すように、第１期間Ｔ１が開始すると、パルス幅変調信号ＯＵＴＭＰとパルス幅変調信号ＯＵＴＭＮとがハイレベルに設定される一方、パルス幅変調信号ＯＵＴＰＰ、パルス幅変調信号ＯＵＴＰＮ、パルス幅変調信号ＯＵＴＰＧ及びパルス幅変調信号ＯＵＴＮＧがローレベルに設定される。したがって、図６に示すように、第２トランジスタＴｒ２と第３トランジスタＴｒ３とがオン状態に制御される一方、第１トランジスタＴｒ１、第４トランジスタＴｒ４、第５トランジスタＴｒ５及び第６トランジスタＴｒ６がオフ状態に制御される。これにより、電源線４１からの電流が、第２トランジスタＴｒ２、コイルＬ及び第３トランジスタＴｒ３を介して接地線４３へ流れる。第２ノードＮＤ２から第１ノードＮＤ１へ向かう方向に流れる電流は負の値となるから、図５に示すように、第１期間Ｔ１においてコイルＬを流れる電流の電流値は経時的に減少する（電流値の絶対値は経時的に上昇する）。
【００２５】
続いて、第２期間Ｔ２が開始すると、パルス幅変調信号ＯＵＴＭＰがローレベルに変化する一方、パルス幅変調信号ＯＵＴＮＧがハイレベルに変化する。したがって、図７に示すように、第２トランジスタＴｒ２がオフ状態に遷移する一方、第６トランジスタＴｒ６がオン状態に遷移する。第２トランジスタＴｒ２がオフ状態に遷移することで、電源線４１からコイルＬへ流れる電流は遮断されるが、コイルＬに発生する誘導起電力によって、第２ノードＮＤ２から第１ノードＮＤ１へ向かう電流がコイルＬを流れ続ける。図５に示すように、第２期間Ｔ２においてコイルＬを流れる電流の電流値は経時的に上昇する（電流値の絶対値は経時的に減少する）。そして、当該電流は、第６トランジスタＴｒ６を介して増幅部５０へ供給される。すなわち、前述の第１状態とは逆方向の電流が増幅部５０を流れる。このとき、第４ノードＮＤ４に存在する電荷は、第６トランジスタＴｒ６、コイルＬ及び第３トランジスタＴｒ３を介して接地線４３へ移動する（吸い込まれる）から、第４ノードＮＤ４の電位は経時的に減少する（図５参照）。
【００２６】
パルス幅変調信号ＯＵＴＮＧ及びＯＵＴＭＮがローレベルに変化して第３トランジスタＴｒ３及び第６トランジスタＴｒ６がオフ状態に遷移することで第２期間Ｔ２が終了する。前述の第１状態と同様に、第２期間Ｔ２の終点における第４ノードＮＤ４の電位は、次のサイクルにおける第２期間Ｔ２が開始されるまでの期間、容量素子Ｃ２によって保持される。
【００２７】
以上に説明したように、第１実施形態においては、入力信号ＤＩＮに応じて電源回路部２０の動作状態が変化し、これに応じて、増幅部５０へ供給するための電源電圧が調整可能となっている。
これにより、第１実施形態では、第１に、電源変動等の外乱ノイズついて特別に心配する必要がない（仮に、それがあっても、増幅部５０で十分吸収可能である。）。第２に、前述のように、増幅部５０用の電源電圧は入力信号ＤＩＮに応じて変化するようになっているから、無駄な電力が消費されるおそれは殆どない。
また、第１実施形態では、入力信号ＤＩＮの変動と増幅部５０用の電源電圧の調整との間をとりもっているのが、変調部１０が生成するパルス幅変調信号であることから、当該電源電圧の調整には、いわば一種のデジタル制御が利用されているとみることができ、これにより、前述した第１及び第２に係る効果は、より実効的に享受可能となっている。
【００２８】
なお、上記第１実施形態においては、容量素子Ｃ１の電圧と容量素子Ｃ２の電圧との比をモニターし、これに関するフィードバックをかければ、より効率よく電源電圧の調整を行うことができる。
【００２９】
＜第２実施形態＞
以下では、本発明に係る第２の実施の形態について図８を参照しながら説明する。なお、この第２実施形態は、増幅部の構成（及びそれに関わる構成）等が上記第１実施形態からみて変更を受けている点について特徴があり、それ以外の点については、上記第１実施形態の構成及び動作ないし作用と同様である。したがって、以下では、前記相違点について主に説明を行うこととし、それ以外の点についての説明は適宜簡略化し、あるいは省略する。このような取扱いは、以下の第３実施形態においても同様である。
【００３０】
第２実施形態の増幅回路１００Ａは、図８に示すように、増幅部５１を備える。この増幅部５１は、ＢＴＬ（Bridged TransLess）接続方式のリニアアンプであり、入力信号ＤＩＮを増幅した上で、これに基づき負荷３０を駆動する。
また、増幅回路１００Ａは、増幅部５１がＢＴＬ接続方式であることに応じて、容量素子Ｃ１及びコイルＬの組を一組だけを含む電源回路部２１を備える。また、同じ理由から、電源回路部２１は、図１に示す第２トランジスタＴｒ２、第６トランジスタＴｒ６、及び容量素子Ｃ２を含まない。つまり、この電源回路部２１では、第６トランジスタＴｒ６等が関与する前記第２状態に係る動作は行われず、前記第１状態に係る動作のみが行われる。このような構成が採用可能であるのは、増幅部５１が、第１実施形態のようにＳＥＰＰ方式ではなくて、ＢＴＬ方式であることにより、この増幅部５１のためには、正側の電源電圧だけが準備されればよいからである。
なお、第２実施形態においては、このようなことから入力信号ＤＩＮの正負の別に拘らない。したがって、第１実施形態で行われていたゲインＧ及びオフセットＯＦＳによる調整は、正負の入力信号ＤＩＮの絶対値をとった後、この絶対値による比較においてより大きい値をとるものに対して行われるようになっている（図８の符号９５、参照）。
【００３１】
このような第２実施形態の増幅回路１００Ａによっても、上記第１実施形態によって奏された作用効果と同様の作用効果が奏されることは明白である。
しかも、この第２実施形態によれば、第１実施形態に比べて明らかに、使用する回路要素の数の減少が達成されることから、その分のコストダウン等を実現することができる。
【００３２】
＜第３実施形態＞
以下では、本発明に係る第３の実施の形態について図９を参照しながら説明する。
この第３実施形態の増幅回路１００Ｂは、図９に示すように、Ｌチャネル及びＲチャネルの別に応じた２つの負荷３０−Ｌ及び３０−Ｒを含む。また、増幅回路１００Ｂは、これらの負荷３０-Ｌ及び３０-Ｒの別に応じて、これらそれぞれのための増幅部５０-Ｌ及び５０-Ｒを含み、さらに、ＤＡコンバータ９０-Ｌ及び９０-Ｒを含む。入力信号ＤＩＮも、Ｌチャネル用の入力信号ＤＩＮ−Ｌ、及び、Ｒチャネル用の入力信号ＤＩＮ−Ｒを含む。なお、増幅部５０−Ｌ及び５０−Ｒは、第１実施形態と同様、ＳＥＰＰ方式のリニアアンプである。
【００３３】
また、増幅回路１００Ｂは、２つの増幅部５０-Ｌ及び５０-Ｒを駆動するための電源電圧を生成する電源回路部２２＋及び２２−を備える。このうち電源回路部２２＋は、増幅部５０-Ｌ及び５０-Ｒの正側の電源電圧に対応し、電源回路部２２−はその負側の電源電圧に対応する。電源回路部２２＋は、図９に示すように、図１に示す第１トランジスタＴｒ１、第３トランジスタＴｒ３、第４トランジスタＴｒ４、及び第５トランジスタＴｒ５相当のトランジスタのみを含む一方、電源回路部２２−は、第２トランジスタＴｒ２、第３トランジスタＴｒ３、及び第６トランジスタＴｒ６相当のトランジスタのみを含む。なお、図中、第３トランジスタの符号に関し、Ｔｒ３＋，Ｔｒ３−というように末尾に「＋」，「−」の符号が付されているのは、両者を区別するための便宜上の措置にすぎない。各電源回路部２２＋，２２−に対応するコイルＬ＋，Ｌ−、第１ノードＮＤ１＋，ＮＤ１−、及び第２ノードＮＤ２＋，ＮＤ２−等についても同様である。
【００３４】
このような電源回路部２２＋，２２−の各々は、変調部１０＋，１０−を含む。パルス幅変調信号（ＯＵＴＰＰ,ＯＵＴＭＰ,ＯＵＴＰＮ,ＯＵＴＭＮ,ＯＵＴＰＧ，ＯＵＴＮＧ）は、各電源回路部２２＋，２２−に含まれるトランジスタが必要とする制御信号（ゲート信号）に応じて振り分けられており、変調部１０＋，１０−は、その振り分けられたパルス幅変調信号のみを生成するようになっている（図９参照）。すなわち、変調部１０＋は、パルス幅変調信号ＯＵＴＰＰ，ＯＵＴＰＧ，ＯＵＴＰＮ、及びＯＵＴＭＮを生成し、変調部１０-は、パルス幅変調信号ＯＵＴＭＰ，ＯＵＴＮＧ，及びＯＵＴＭＮを生成する。
なお、変調部１０＋，１０−の各々には、図９に示すように、それぞれ異なるゲインＧ＋，Ｇ−、及び、異なるオフセットＯＦＳ＋，ＯＦＳ−が対応する。より詳細には、Ｌチャネル用の入力信号ＤＩＮ-Ｌにおいて、プラス側でその最大値をとるものはゲインＧ＋による増幅、オフセットＯＦＳ＋の加算を受け、マイナス側で最小値をとるものはゲインＧ−による増幅、オフセットＯＦＳ−の加算を受ける、というようである（図９の符号９６＋、９６−参照）。Ｒチャネル用の入力信号ＤＩＮ-Ｒについても同様である。
【００３５】
このような第３実施形態の増幅回路１００Ｂによっても、上記第１実施形態によって奏された作用効果と同様の作用効果が奏されることは明白である。
しかも、この第３実施形態によれば、第１実施形態に比べて明らかに、使用する回路要素の数の減少が達成されることから、その分のコストダウン等を実現することができる（図９との対比例として、第１実施形態として示した増幅回路１００を、Ｌチャネル及びＲチャネル双方のために、２組用意する場合を想定するとよい。このような形態と第３実施形態とを対比すれば、後者の方が明らかに、回路要素の数は少なくて済む。）。
【符号の説明】
【００３６】
１００，１００Ａ，１００Ｂ……増幅回路、１０，１０＋，１０−……変調部、２０，２１，２２＋，２２−……電源回路部、３０……負荷、５０，５１，５０−Ｌ，５０−Ｒ……増幅部、４１……電源線、４３……接地線、Ｔｒ１〜Ｔｒ６……第１〜第６トランジスタ、Ｃ１，Ｃ２……容量素子、ＤＩＮ……入力信号、ＮＤ１〜ＮＤ４……第１〜第４ノード、ＧＮＤ……接地電位、ＶＤＤ……電源電位
【特許請求の範囲】
【請求項１】
増幅部と、当該増幅部のための電源電圧を供給する電源回路部と、を含む増幅回路であって、
前記電源回路部は、
第１ノードと第２ノードとの間に設けられるコイルと、
高位側電源線と、前記第１ノードとの間に配置される第１トランジスタと、
前記高位側電源線と、前記第２ノードとの間に配置される第２トランジスタと、
前記第１ノードと、低位側電源線との間に配置される第３トランジスタと、
前記第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、
前記第２ノードと前記増幅部との間に設けられる第５トランジスタと、
一方の電極が前記第５トランジスタと前記増幅部との接続点に接続され、他方の電極に固定電位が供給される第１容量素子と、
前記第２ノードと前記増幅部との間に設けられ、当該第２ノードからみて前記第５トランジスタと並列関係となるように配置される第６トランジスタと、
一方の電極が前記第６トランジスタと前記増幅部との接続点に接続され、他方の電極に前記固定電位が供給される第２容量素子と、
前記第１乃至第６トランジスタの各々のオンオフを制御する制御部と、
を備え、
前記制御部は、
入力信号に応じて第１状態と第２状態とを切り替え、
前記第１状態では、
前記コイルと前記増幅部とを電気的に切り離した状態で、前記第１ノードから前記第２ノードへ向かう電流を前記コイルに流した後、前記コイルと前記増幅部とを電気的に接続して、前記第１ノードから前記第２ノードへ向かう電流を前記増幅部に流すとともに前記第１容量素子を充電するように、前記第１乃至第６トランジスタのオンオフを制御し、
前記第２状態では、
前記コイルと前記増幅部とを電気的に切り離した状態で、前記第２ノードから前記第１ノードへ向かう電流を前記コイルに流した後、前記コイルと前記増幅部とを電気的に接続して、前記第２ノードから前記第１ノードへ向かう電流を前記増幅部に流すとともに前記第２容量素子を充電するように、前記第１乃至第６トランジスタのオンオフを制御する、
ことを特徴とする増幅回路。
【請求項２】
前記制御部は、
前記入力信号をパルス幅変調してパルス幅変調信号を生成し、
当該パルス幅変調信号を、前記第１乃至第６トランジスタの各々のゲートへ出力する、
ことを特徴とする請求項１に記載の増幅回路。
【請求項３】
増幅部と、当該増幅部のための電源電圧を供給する電源回路部と、を含む増幅回路であって、
前記電源回路部は、
第１ノードと第２ノードとの間に設けられるコイルと、
高位側電源線と、前記第１ノードとの間に配置される第１トランジスタと、
前記第１ノードと、低位側電源線との間に配置される第３トランジスタと、
前記第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、
前記第２ノードと前記増幅部との間に設けられる第５トランジスタと、
一方の電極が前記第５トランジスタと前記増幅部との接続点に接続され、他方の電極に固定電位が供給される第１容量素子と、
前記第１乃至第５トランジスタの各々のオンオフを制御する制御部と、
を備え、
前記制御部は、
入力信号に応じて、
前記コイルと前記増幅部とを電気的に切り離した状態で、前記第１ノードから前記第２ノードへ向かう電流を前記コイルに流した後、前記コイルと前記増幅部とを電気的に接続して、前記第１ノードから前記第２ノードへ向かう電流を前記増幅部に流すとともに前記第１容量素子を充電するように、前記第１乃至第５トランジスタのオンオフを制御する、
ことを特徴とする増幅回路。
【請求項４】
複数チャネルに対応する複数の増幅部と、当該複数の増幅部の各々のための電源電圧を供給する電源回路部と、を含む増幅回路であって、
前記電源回路部は、
前記複数の増幅部それぞれの正側及び負側の電源電圧を供給する正側及び負側電源回路部を含み、
前記正側電源回路部は、
正側回路内第１ノードと正側回路内第２ノードとの間に設けられる正側回路内コイルと、
高位側電源線と、前記正側回路内第１ノードとの間に配置される第１トランジスタと、
前記正側回路内第１ノードと、低位側電源線との間に配置される正側回路内第３トランジスタと、
前記正側回路内第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、
前記正側回路内第２ノードと前記増幅部との間に設けられる第５トランジスタと、
一方の電極が前記第５トランジスタと前記増幅部との接続点に接続され、他方の電極に固定電位が供給される第１容量素子と、
前記第１トランジスタ、前記正側回路内第３トランジスタ、前記第４トランジスタ、及び前記第５トランジスタの各々のオンオフを制御する正側回路内制御部と、
を含み、
前記負側電源回路部は、
負側回路内第１ノードと負側負側回路内第２ノードとの間に設けられる負側回路内コイルと、
高位側電源線と、前記負側回路内第２ノードとの間に配置される第２トランジスタと、
前記負側回路内第１ノードと、低位側電源線との間に配置される負側回路内第３トランジスタと、
前記負側回路内第２ノードと前記増幅部との間に設けられる第６トランジスタと、
一方の電極が前記第６トランジスタと前記増幅部との接続点に接続され、他方の電極に前記固定電位が供給される第２容量素子と、
前記第２トランジスタ、前記負側回路内第３トランジスタ、及び前記第６トランジスタの各々のオンオフを制御する負側回路内制御部と、
を含み、
前記正側制御部及び前記負側制御部は、
入力信号に応じて第１状態と第２状態とを切り替え、
前記第１状態では、
前記正側回路内コイルと前記増幅部とを電気的に切り離した状態で、前記正側回路内第１ノードから前記正側回路内第２ノードへ向かう電流を前記正側回路内コイルに流した後、前記正側回路内コイルと前記増幅部とを電気的に接続して、前記正側回路内第１ノードから前記正側回路内第２ノードへ向かう電流を前記増幅部に流すとともに前記第１容量素子を充電するように、前記第１トランジスタ、前記正側回路内第３トランジスタ、前記第４トランジスタ、及び前記第５トランジスタのオンオフを制御し、
前記第２状態では、
前記負側回路内コイルと前記増幅部とを電気的に切り離した状態で、前記負側回路内第２ノードから前記負側回路内第１ノードへ向かう電流を前記負側回路内コイルに流した後、前記負側回路内コイルと前記増幅部とを電気的に接続して、前記負側回路内第２ノードから前記負側回路内第１ノードへ向かう電流を前記増幅部に流すとともに前記第２容量素子を充電するように、前記第２トランジスタ、前記負側回路内第３トランジスタ、及び前記第６トランジスタのオンオフを制御する、
ことを特徴とする増幅回路。
【請求項１】
増幅部と、当該増幅部のための電源電圧を供給する電源回路部と、を含む増幅回路であって、
前記電源回路部は、
第１ノードと第２ノードとの間に設けられるコイルと、
高位側電源線と、前記第１ノードとの間に配置される第１トランジスタと、
前記高位側電源線と、前記第２ノードとの間に配置される第２トランジスタと、
前記第１ノードと、低位側電源線との間に配置される第３トランジスタと、
前記第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、
前記第２ノードと前記増幅部との間に設けられる第５トランジスタと、
一方の電極が前記第５トランジスタと前記増幅部との接続点に接続され、他方の電極に固定電位が供給される第１容量素子と、
前記第２ノードと前記増幅部との間に設けられ、当該第２ノードからみて前記第５トランジスタと並列関係となるように配置される第６トランジスタと、
一方の電極が前記第６トランジスタと前記増幅部との接続点に接続され、他方の電極に前記固定電位が供給される第２容量素子と、
前記第１乃至第６トランジスタの各々のオンオフを制御する制御部と、
を備え、
前記制御部は、
入力信号に応じて第１状態と第２状態とを切り替え、
前記第１状態では、
前記コイルと前記増幅部とを電気的に切り離した状態で、前記第１ノードから前記第２ノードへ向かう電流を前記コイルに流した後、前記コイルと前記増幅部とを電気的に接続して、前記第１ノードから前記第２ノードへ向かう電流を前記増幅部に流すとともに前記第１容量素子を充電するように、前記第１乃至第６トランジスタのオンオフを制御し、
前記第２状態では、
前記コイルと前記増幅部とを電気的に切り離した状態で、前記第２ノードから前記第１ノードへ向かう電流を前記コイルに流した後、前記コイルと前記増幅部とを電気的に接続して、前記第２ノードから前記第１ノードへ向かう電流を前記増幅部に流すとともに前記第２容量素子を充電するように、前記第１乃至第６トランジスタのオンオフを制御する、
ことを特徴とする増幅回路。
【請求項２】
前記制御部は、
前記入力信号をパルス幅変調してパルス幅変調信号を生成し、
当該パルス幅変調信号を、前記第１乃至第６トランジスタの各々のゲートへ出力する、
ことを特徴とする請求項１に記載の増幅回路。
【請求項３】
増幅部と、当該増幅部のための電源電圧を供給する電源回路部と、を含む増幅回路であって、
前記電源回路部は、
第１ノードと第２ノードとの間に設けられるコイルと、
高位側電源線と、前記第１ノードとの間に配置される第１トランジスタと、
前記第１ノードと、低位側電源線との間に配置される第３トランジスタと、
前記第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、
前記第２ノードと前記増幅部との間に設けられる第５トランジスタと、
一方の電極が前記第５トランジスタと前記増幅部との接続点に接続され、他方の電極に固定電位が供給される第１容量素子と、
前記第１乃至第５トランジスタの各々のオンオフを制御する制御部と、
を備え、
前記制御部は、
入力信号に応じて、
前記コイルと前記増幅部とを電気的に切り離した状態で、前記第１ノードから前記第２ノードへ向かう電流を前記コイルに流した後、前記コイルと前記増幅部とを電気的に接続して、前記第１ノードから前記第２ノードへ向かう電流を前記増幅部に流すとともに前記第１容量素子を充電するように、前記第１乃至第５トランジスタのオンオフを制御する、
ことを特徴とする増幅回路。
【請求項４】
複数チャネルに対応する複数の増幅部と、当該複数の増幅部の各々のための電源電圧を供給する電源回路部と、を含む増幅回路であって、
前記電源回路部は、
前記複数の増幅部それぞれの正側及び負側の電源電圧を供給する正側及び負側電源回路部を含み、
前記正側電源回路部は、
正側回路内第１ノードと正側回路内第２ノードとの間に設けられる正側回路内コイルと、
高位側電源線と、前記正側回路内第１ノードとの間に配置される第１トランジスタと、
前記正側回路内第１ノードと、低位側電源線との間に配置される正側回路内第３トランジスタと、
前記正側回路内第２ノードと、前記低位側電源線との間に配置される第４トランジスタと、
前記正側回路内第２ノードと前記増幅部との間に設けられる第５トランジスタと、
一方の電極が前記第５トランジスタと前記増幅部との接続点に接続され、他方の電極に固定電位が供給される第１容量素子と、
前記第１トランジスタ、前記正側回路内第３トランジスタ、前記第４トランジスタ、及び前記第５トランジスタの各々のオンオフを制御する正側回路内制御部と、
を含み、
前記負側電源回路部は、
負側回路内第１ノードと負側負側回路内第２ノードとの間に設けられる負側回路内コイルと、
高位側電源線と、前記負側回路内第２ノードとの間に配置される第２トランジスタと、
前記負側回路内第１ノードと、低位側電源線との間に配置される負側回路内第３トランジスタと、
前記負側回路内第２ノードと前記増幅部との間に設けられる第６トランジスタと、
一方の電極が前記第６トランジスタと前記増幅部との接続点に接続され、他方の電極に前記固定電位が供給される第２容量素子と、
前記第２トランジスタ、前記負側回路内第３トランジスタ、及び前記第６トランジスタの各々のオンオフを制御する負側回路内制御部と、
を含み、
前記正側制御部及び前記負側制御部は、
入力信号に応じて第１状態と第２状態とを切り替え、
前記第１状態では、
前記正側回路内コイルと前記増幅部とを電気的に切り離した状態で、前記正側回路内第１ノードから前記正側回路内第２ノードへ向かう電流を前記正側回路内コイルに流した後、前記正側回路内コイルと前記増幅部とを電気的に接続して、前記正側回路内第１ノードから前記正側回路内第２ノードへ向かう電流を前記増幅部に流すとともに前記第１容量素子を充電するように、前記第１トランジスタ、前記正側回路内第３トランジスタ、前記第４トランジスタ、及び前記第５トランジスタのオンオフを制御し、
前記第２状態では、
前記負側回路内コイルと前記増幅部とを電気的に切り離した状態で、前記負側回路内第２ノードから前記負側回路内第１ノードへ向かう電流を前記負側回路内コイルに流した後、前記負側回路内コイルと前記増幅部とを電気的に接続して、前記負側回路内第２ノードから前記負側回路内第１ノードへ向かう電流を前記増幅部に流すとともに前記第２容量素子を充電するように、前記第２トランジスタ、前記負側回路内第３トランジスタ、及び前記第６トランジスタのオンオフを制御する、
ことを特徴とする増幅回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−７７７３９（Ｐ２０１１−７７７３９Ａ）
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願番号】特願２００９−２２５７５４（Ｐ２００９−２２５７５４）
【出願日】平成２１年９月３０日（２００９．９．３０）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願日】平成２１年９月３０日（２００９．９．３０）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
[ Back to top ]