【課題】ドレインアイドル電流のドリフトを直接補償すること。
【解決手段】入力信号が入力するゲートと、出力信号が出力するドレインとを有するＦＥＴを含む電子回路の制御方法であって、前記ＦＥＴのゲートに前記入力信号が入力してからの時間ｔ経過後における前記入力信号ｘ（ｔ）に対応するドレインアイドル電流の変化量ΔＩｄｑ（ｔ）を算出するステップＳ１０と、前記変化量ΔＩｄｑ（ｔ）を補償するためのゲートバイアス電圧Ｖｇを算出するステップＳ１２と、前記ゲートバイアス電圧を前記ＦＥＴのゲートに印加するステップＳ１４と、を含むことを特徴とする電子回路の制御方法。 （もっと読む）

【課題】消費電力が低減された半導体装置を提供することである。
【解決手段】入力電位および基準電位が入力される差動増幅器、利得段および出力電位が出力される出力段を有する半導体装置において、該出力段にオフ状態でのリーク電流が低いトランジスタを配置することで、該利得段から供給される電位が一定に保持される半導体装置である。また、オフ状態でのリーク電流が低いトランジスタとしては、酸化物半導体層を有し、且つ酸化物半導体層にチャネル形成領域を有するトランジスタを用いることである。 （もっと読む）

【課題】２つの電位の誤差を増幅して出力する半導体装置におけるスタンバイ状態からの復帰に際して生じる動作遅延を抑制する。
【解決手段】チャネルが酸化物半導体層に形成されるトランジスタによって、トランスコンダクタンスアンプの出力端子とキャパシタの一方の電極の電気的な接続を制御する。よって、トランスコンダクタンスアンプがスタンバイ状態となる場合であっても、当該トランジスタをオフ状態とすることでキャパシタの一方の電極において長期に渡って電荷の保持を行うことが可能となる。また、トランスコンダクタンスアンプをスタンバイ状態から復帰する際には、当該トランジスタをオン状態とすることで、キャパシタの充放電を早期に収束させることができる。これにより、早期に当該半導体装置の動作を定常状態とすることが可能となる。 （もっと読む）

【課題】電圧制御によりゲイン調整を行うゲイン可変増幅器制御用の制御電圧を、基準電圧を用いることなく生成し、電圧制御ゲイン可変増幅器全体の小型化および消費電力の削減を図る。
【解決手段】ゲイン可変増幅器制御回路を構成する差動対として、ｎチャネル型トランジスタＴＲ１１とｐチャネル型トランジスタＴＲ１２とを用い、共通のゲイン制御電圧Ｓ１をこれらトランジスタＴＲ１１およびＴＲ１２のゲートに供給する。各トランジスタＴＲ１１、ＴＲ１２を流れる電流は、ゲイン制御電圧Ｓ１が増加するにつれて一方は増加し、他方は減少する特性となり、基準電圧を用いたゲイン可変増幅器制御回路と同一特性のゲイン可変増幅器制御電圧を得ることができる。よって、基準電圧発生回路を設ける必要がないため、装置全体の小型化および消費電力の削減を図ることができる。 （もっと読む）

【課題】意図しない低周波信号の入力を防止し、規格値を超過するドレイン電流が発生することのない接合形電界トランジスタを用いた増幅回路装置を提供する。
【解決手段】Ｊ−ＦＥＴの封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴのゲート−ソース間に接続される抵抗とによってハイパスフィルタを構成する。ハイパスフィルタの遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できるので、定常状態での外部要因によるゲート電位の変動の影響を低減できる。 （もっと読む）

【課題】高い入力電力耐性と、低い雑音指数の両者を達成する低雑音増幅器を提供すること。
【解決手段】低雑音増幅器は、第一のIII族窒化物系トランジスタと、第一のIII族窒化物系トランジスタに結合された第二のIII族窒化物系トランジスタとを含んでいる。第一のIII族窒化物系トランジスタは、入力信号に対する第一増幅段を提供するように構成され、第二のIII族窒化物系トランジスタは、入力信号に対する第二増幅段を提供するように構成される。 （もっと読む）

【課題】 入力電圧レベルに関わらず、ソースフォロアトランジスタの閾値電圧を一定に保つことができるソースフォロア増幅器を提供すること。
【解決手段】 入力ＭＯＳＦＥＴの基板ノードと出力ノードとの間を、入力電位に関わらず、非零の一定電圧に保つ手段を有するソースフォロア増幅器において、上記手段は、入力ＭＯＳＦＥＴの出力ノードと第１の参照電圧源との間に設けられた第１のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと第２の参照電圧源との間に設けられた第２のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと出力ノードとの間に設けられた容量素子であって、入力ＭＯＳＦＥＴの動作時間の内の、校正時間には該第１及び第２のスイッチ素子を短絡し、使用時間には該第１及び第２のスイッチ素子を開放することを特徴とするソースフォロア増幅器。 （もっと読む）

【課題】パワーアンプに含まれる信号増幅用のＮＭＯＳトランジスタのゲート・ソース間容量の変化を抑制し、隣接チャネル漏洩比率（ＡＣＰＲ）が改善されたパワーアンプを提供する。
【解決手段】第１相補信号を増幅して得た、第２相補信号を出力する第１増幅器と、前記第２相補信号を増幅して得た、第３相補信号を出力する第２増幅器と、前記第１相補信号と前記第３相補信号との位相差を検出し、前記第２相補信号の電圧に応じて、前記第２相補信号が伝搬する信号線に付加する容量の電圧依存性を、前記位相差が最小となるように制御する容量補正回路と、を備えることを特徴とする増幅回路が提供される。 （もっと読む）

【課題】単一のスイッチング素子でインンダクタンス素子をスイッチングすることにより、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いたプッシュプルの増幅器よりも高周波且つ大電力の増幅が可能なスイッチング回路、及び該スイッチング回路を備える包絡線信号増幅器を提供する。
【解決手段】スイッチング回路３３ａは、炭化珪素（ＳｉＣ）を半導体材料とするｎ個のトランジスタ（ＦＥＴ）Ｍ１，Ｍ２，・・ＭｎのゲートをコイルＬ１を介して縦続接続する入力側伝送線路と、各トランジスタＭ１，Ｍ２，・・ＭｎのドレインをコイルＬ２を介して縦続接続する出力側伝送線路とを備える。入力端３３１から与えられて入力側伝送線路を伝播するＰＷＭ信号によってトランジスタＭｍ（ｍは１からｎまでの整数）を順次オンさせ、トランジスタＭｍのドレインに流入する電流と、出力側伝送線路を出力端３３２の方向に伝播する電流とを加算する。 （もっと読む）

【課題】酸化物半導体層を用いる薄膜トランジスタにおいて、信号検出感度が高く、ダイナミックレンジの広い半導体装置を得ることを課題の一つとする。
【解決手段】チャネル形成層としての機能を有し、水素濃度が５×１０^１９（ａｔｏｍｓ／ｃｍ^３）以下であり、電界が発生していない状態においては、実質的に絶縁体として機能する酸化物半導体を有する薄膜トランジスタを用いてアナログ回路を構成することで、信号検出感度が高く、ダイナミックレンジの広い半導体装置を得ることができる。 （もっと読む）

本発明の線形化回路は、電力増幅器コアを有する電力増幅回路に関連して使用する。例示的な線形化回路は、電力増幅器コアのレプリカを備える。線形化回路はその動作にあたり、ＲＦ信号からエンベロープ信号を生成する。このエンベロープ信号を使用して、レプリカを制御することによりアナログ出力信号を生成し、このアナログ出力信号は、電力増幅器コアにおけるＡＭ‐ＡＭ変換歪みの反転を表す。その後、線形化回路は、レプリカにおける反転した非線形信号でＲＦ信号をバイアスし、電力増幅コアを制御する。電力増幅器コア及びそのレプリカは、いずれも同一半導体のダイ上に配置することができるため、双方ともに、製造プロセス変動に対して同様の応答を示す。 （もっと読む）

【課題】液晶表示パネルを駆動するデータ線ドライバの差動増幅器回路に望ましい振幅差偏差特性を実現する。
【解決手段】差動増幅器回路１が、正転入力端子９及び反転入力端子１０にそれぞれに接続された一対のノンドープ型ＮＭＯＳトランジスタＭＮ_１、ＭＮ_２で構成されたＮＭＯＳトランジスタ対２と、正転入力端子９及び反転入力端子１０にそれぞれに接続された一対のＰＭＯＳトランジスタＭＰ_１、ＭＰ_２で構成されたＰＭＯＳトランジスタ対３と、ノンドープ型ＮＭＯＳトランジスタＭＮ_１、ＭＮ_２のドレインに接続されたフォールディッドカスコード型のカレントミラー４を含み、且つ、ノンドープ型ＮＭＯＳトランジスタＭＮ_１、ＭＮ_２及びＰＭＯＳトランジスタＭＰ_１、ＭＰ_２を流れる電流に応答して出力電圧Ｖ_ＯＵＴを生成する出力回路部（４、５、６、ＭＰ_８、ＭＮ_８）とを備えている。 （もっと読む）

【課題】回路規模の大型化を抑えながら、駆動用電圧の上昇に伴う消費電流の増大を抑制すると共に駆動用電圧の下降に伴う印加電圧不足を解消することができる差動増幅回路を提供する。
【解決手段】ＮＭＯＳトランジスタ１６のドレイン端子及びソース端子間を流れる電流の大きさを予め定められた大きさにする電圧Ｖ_ｒｅｆ０がＮＭＯＳトランジスタ１６のゲート端子に印加されるように、閾値電圧が異なるＮＭＯＳトランジスタ２６，２８が並列接続されると共にＮＭＯＳトランジスタ２６，２８の各ドレイン端子の共通接続点に駆動用電圧Ｖ_ｃｃが印加され、共通接続点Ｆと負荷との接続点ＧがＮＭＯＳトランジスタ１６のゲート端子に接続された。 （もっと読む）

信号増幅を含む種々の用途のための電子回路及び方法が提供される。模範的な電子回路はカスコード構成にされたＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴを備える。デュアルゲートＪＦＥＴはチャネルの上及び下に配置されたトップ及びボトムゲートを含む。ＪＦＥＴのトップゲートはＭＯＳＦＥＴのゲートを制御する信号に依存する信号で制御される。ＪＦＥＴのボトムゲートはトップゲートに依存して又は独立して制御することができる。ＭＯＳＦＥＴ及びＪＦＥＴは同じ基板上に個別の構成要素として、異なる寸法、例えばゲート幅で実装することができる。
（もっと読む）

【課題】電源・温度の変動に対する感度を極めて低めた効率的に設計することが可能な基準回路の提供。
【解決手段】ｐＭＯＳ Ｍ_６とｐＭＯＳ Ｍ_７とからなりｐＭＯＳ Ｍ_６，Ｍ_７のソースが電源ノードに接続された第１電流ミラー回路と、ｐＭＯＳ Ｍ_９とｐＭＯＳ Ｍ_８とからなり、ｐＭＯＳ Ｍ_６，Ｍ_７のドレイン側にカスコード接続された第２電流ミラー回路と、ソースが電源に接続されゲートがｐＭＯＳ Ｍ_６のゲートに接続されたｐＭＯＳ Ｍ_５と、飽和領域のｎＭＯＳ Ｍ_１及び三極管領域のｎＭＯＳ Ｍ_２，Ｍ_３とを備え、Ｍ_１，Ｍ_２，Ｍ_３はＭ_５のドレインから接地にかけて直列に接続され、各々のゲートはＭ_５のドレインに共通に接続されており、Ｍ_８のソースはＭ_１のソース及びＭ_２のドレインとの共通接続ノードに接続されており、Ｍ_９のソースは、Ｍ_２のソース及びＭ_３のドレインとの共通接続ノードに接続された構成とした。 （もっと読む）

【課題】本発明の課題は、パワーアンプ、特に静電誘導トランジスタを最終段に用いたオーディオ用パワーアンプの最終段のトランジスタに流れる無信号時の電流（アイドリング電流）の電源電圧変動依存性を抑制するバイアス回路を提供することである。
【解決手段】本発明による静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路では、電源電圧自体に比例した電圧を得る回路と、この比例電圧の一部を可変抵抗器で取り出し、この電圧で出力トランジスタのゲート・ソース間に接続したバイアス抵抗に流れる電流を決める回路を構成することで、電源電圧変動及びばらつきの影響を抑制したアイドリング電流を与えるようにしたバイアス電流設定回路となっている。 （もっと読む）

【課題】 バックオフ領域で動作しているときの利得を抑制することができ、ピーク増幅器に好ましく適用され得る化合物半導体装置を提供する。
【解決手段】 化合物半導体材料からなる下側電子走行層(3)の上に、ｎ型にドーピングされ、下側電子走行層よりも電子親和力の小さな化合物半導体材料からなる下側電子供給層(4)が配置されている。下側電子供給層の上に、該下側電子供給層よりもドーピング濃度が低いか、またはノンドープの化合物半導体材料からなる上側電子走行層(5)が配置されている。上側電子走行層の上に、該上側電子走行層よりも電子親和力の小さなｎ型化合物半導体材料からなる上側電子供給層(7)が配置されている。上側電子供給層の上に、相互に離隔して配置され、下側電子走行層及び上側電子走行層にオーミックに接続されるソース電極及びドレイン電極が配置されている。ソース電極とドレイン電極との間の、上側電子供給層の上に、ゲート電極が配置されている。 （もっと読む）

【課題】基準電圧源回路の電源(動作)電圧を１Ｖ以下にすることは困難である。
【解決手段】スレッシュホールド電圧Ｖtの温度特性が共に等しく、その温度係数の符号が互いに逆で、不純物濃度が互いに異なるゲートを有する２つのＭＯＳトランジスタにおけるゲート・ソース間電圧の差を基準電圧Ｖrefとして出力する。両トランジスタのゲートを相互接続し、一方のトランジスタのソースを接地すれば、前記ゲート・ソース間電圧の差は、他方のトランジスタのソース電圧となり、このソース電圧がＶrefとなる。 （もっと読む）

入力及び出力を有するインバータを具備する、温度補償された集積ＲＣ発振回路。ＲＣ網は、前記インバータと、比較器の対との間に接続されている。第１比較器は、第１基準電圧に接続された反転入力と、前記ＲＣ網に接続された非反転入力と、出力とを具備する。第２比較気は、前記ＲＣ網に接続された反転入力と、第２談笑電圧に接続された非反転入力と、出力とを具備する。セット・リセット・フリップフロップは、前記第１比較器の出力に接続されているセット入力と、前記第２比較器の出力に接続されているリセット入力と、前記インバータの入力に接続されている出力とを具備する。前記比較器の差動増幅器は、各々ミラー接続されたｐチャネルＭＯＳトランジスタを制御する、ダイオード接続されたｐチャネルＭＯＳトランジスタを具備し、前記ｐチャネルＭＯＳトランジスタのチャネル幅は、前記ダイオード接続されたｐチャネルカレントミラートランジスタの幅より狭い。
（もっと読む）

第１出力及び第２出力を有し、第１出力が９０°だけ位相が異なる第１及び第２出力を有する主電力スプリッタ（３３２）と接続され、第２出力が９０°だけ位相が異なる第１及び第２出力を有する補助電力スプリッタ（３４２）と接続されている電力スプリッタ（１２０）と、第１（３３４）及び第２（３３５）の主対増幅器の入力が主電力スプリッタ（３３２）の第１及び第２出力と接続されて成る主最終段階増幅器（２３４）と、第１（３４４）及び第２（３４５）の補助対増幅器の入力が補助電力スプリッタ（３４２）の第１及び第２出力と接続されて成る補助最終段階増幅器（２４４）であり、第１の主対増幅器（３３４）からの出力がインピーダンス変換器（２５０）によって第１の補助対増幅器（３４４）からの出力と接続され、第２の主対増幅器（３３５）からの出力がインピーダンス変換器（２５１）によって第２の補助対増幅器（３４５）からの出力と接続され、相対的な位相シフトがインピーダンス変換器の位相シフトをオフセットすべく主及び補助の電力スプリッタへの信号入力に与えられるように、主及び補助対増幅器を配置して成る。 （もっと読む）