【課題】出力振幅の拡大と消費電力の低減とを両立する。
【解決手段】選択部２０は、相異なる正側電源電位Ｖ1[+]および正側電源電位Ｖ2[+]の何れかを選択する。電位生成回路３０は、選択部２０が選択した電源電位（Ｖ1[+]，Ｖ2[+]）から負側電源電位Ｖ3[-]を生成する。増幅器１４は、正側電源電位Ｖ1[+]および負側電源電位Ｖ3[-]を電源として動作し、中間信号ＳBを増幅した出力信号ＳCを生成する。制御回路４０は、中間信号ＳBの振幅αBが閾値αTH_Bを下回る場合には正側電源電位Ｖ1[+]を選択し、振幅αBが閾値αTH_Bを上回る場合には正側電源電位Ｖ2[+]を選択するように、選択部２０を制御する。 （もっと読む）

【課題】振幅成分ρと位相成分θを合成する送信機の振幅成分と位相成分の間の遅延不整合を、高速かつ高精度に校正する。
【解決手段】送信機は、振幅信号経路にデジタル・アナログ変換器(ＤＡＣ)１０７とローパスフィルタ(ＬＰＦ)１０８を有し、位相信号経路に位相成分をＲＦ成分にアップコンバートする位相変調器１０９を有する。振幅信号経路の遅延校正器２０１に遅延校正動作時に入力がテスト入力信号２１０に供給され、遅延校正器２０１はＤＡＣの入力にテスト入力信号２１０、２１３を供給して、ＬＰＦのテスト出力信号２１２が生成される。遅延校正器２０１はテスト入力信号２１０に対するテスト出力信号２１２の遅延を検出して、遅延校正器２０１の入力からＬＰＦの出力までの振幅信号遅延を校正して、振幅信号遅延と位相信号経路の位相変調器(１０９)の位相信号遅延の差を低減する。 （もっと読む）

【課題】周波数が急激に変わる時に起こるピーキング現象を防止して内部素子を保護できる基準信号発生器及びＬＣＤバックライト用ＰＷＭ制御回路を提供する。
【解決手段】本発明の基準信号発生器は、ロード制御信号ＳＬＣによって漸次変化する可変抵抗を提供する抵抗可変部１００と、抵抗可変部１００の可変抵抗に応じて漸次変化する可変電流の生成を調節する電流調節部２００と、漸次変化する可変電流を生成する電流生成部３００と、可変電流によって充電電圧が第１基準電圧Ｖｒｅｆ１に到達するまで充電を制御し、充電電圧が第１基準電圧Ｖｒｅｆ１に到達すると、放電を開始して第２基準電圧Ｖｒｅｆ２に到達するまで放電を制御し、初期駆動終了信号または保護信号の入力時に周波数が漸次変化する周波数バッファリング区間を有する三角波形の基準信号を生成する基準信号生成部４００とを含むことを特徴とする。 （もっと読む）

【課題】全ての周波数帯域において入力信号の値から推定可能な増幅歪を抑制することができ、同時に、低い周波数領域において任意の増幅歪を抑制することができるデジタルアンプを実現する。
【解決手段】デジタルアンプ１０は、補正信号＃２に作用するフィルタ回路１４であって、Ｄ級増幅回路１２のノイズ伝達関数と等価な伝達関数を有するフィルタ回路１４を備えている。このため、スイッチング回路１２ｂにて発生する増幅歪ｎ（ｘ）をキャンセルような補正信号＃２により、Ｄ級増幅回路１２から出力される増幅歪ｎ’（ｘ）をキャンセルすることができる。 （もっと読む）

【課題】 Ｄ級増幅回路においてゲイン切替を好適に行う。また、それに伴って発生する弊害（周波数特性の変動等）を防止する。
【解決手段】 Ｄ級増幅回路は、入力信号（Ｖｉｎ＋，Ｖｉｎ−）とフィードバック信号（ＦＢａ，ＦＢｂ）を合成した信号を積分して積分信号（Ｘａ，Ｘｂ）を出力する演算手段（１０）と、積分信号と三角波信号（ＴＲＩ）との比較結果に基づいてパルス幅変調信号（Ｐａ，Ｐｂ）を生成する信号生成手段（４０）と、演算手段と信号生成手段との間を接続する第１・第２帰還経路（１９ａ，１９ｂ）上の第１・第２ノード（Ｎ１，Ｎ２）にその両端が接続された帰還抵抗値切替回路（５１）と、を備える。この回路は、自身の抵抗値を変更することによって、全差動オペアンプ（１１）からみた帰還抵抗値を変更する。Ｄ級増幅回路は、このほか、帰還抵抗間容量切替回路（５２）、あるいは積分定数切替回路（５３ａ，５３ｂ）を備える。 （もっと読む）

【課題】回路規模を増大することなくトランジスタの劣化具合を正確に評価することができる電圧出力回路、劣化検出システム及び劣化検出方法を提供すること
【解決手段】本発明にかかる劣化検出回路１０は、電源（ＶＤＤ）１００と電源（ＶＤＤ）１００よりも電位が低い電源（ＧＮＤ）１１０との間に設けられたＭＯＳトランジスタ３０と、電源（ＶＤＤ）１００と電源（ＧＮＤ）１１０との間においてＭＯＳトランジスタ３０と直列に接続され、ＭＯＳトランジスタ３０の劣化進行度よりも遅い劣化進行度を有する抵抗部２０と、ＭＯＳトランジスタ３０と抵抗部２０との接点における電圧を、ＭＯＳトランジスタ３０の劣化度を測定するために出力する劣化度測定用出力端子４０と、を備えるものである。 （もっと読む）

装置は、入力ＲＦ信号を増幅し、出力ＲＦ信号を供給するＰＡモジュール（３１０）と、高ピーク電圧に対してＰＡモジュールを保護するために、送信機ゲインをコントロールする保護回路（３２０）とを含んでいる。保護回路（３２９）は、アナログ入力信号を量子化し、送信機ゲインを調整するために用いられるデジタルコンパレータ出力信号を供給するコンパレータ（３７０）のセットを含んでいる。保護回路は、ヒステリシスによって送信機ゲインを減少又は増加させる。保護回路は、出力ＲＦ信号の立ち下がり増幅率よりも立ち上がり増幅率の方が速い応答を有している。ヒステリシス及び／又は異なった立ち上がり及び立ち下がり応答は、保護回路が、シビアな負荷のミスマッチ下において送信機ゲインがトグルすることを回避すること、及び増幅率変調に起因する時間変動エンベロープを操作することを許容している。
（もっと読む）

【課題】主増幅器の動作が不安定となる状態であっても、歪除去ループを破損することがないフィードフォワード増幅回路を提供する。
【解決手段】フィードフォワード増幅回路１０を起動する際、電源スイッチＳＷ２をＯＮとして主増幅器１６の動作が安定した後、電源スイッチＳＷ３をＯＮとして補助増幅器２４に電力を供給し、また、フィードフォワード増幅回路１０を停止させる際には、電源スイッチＳＷ３をＯＦＦとして補助増幅器２４を停止させた後、電源スイッチＳＷ２をＯＦＦとして主増幅器１６を停止させることにより、補助増幅器２４、及び、歪補償結合器２８に接続されている終端抵抗３４に過大な電力が印加される事態を回避する。 （もっと読む）

【課題】回路の小型化が可能な無帰還型のＤ級増幅器において、発振器に由来するノイズやスイッチングノイズの影響の低減化を可能にして、出力波形の歪みをなくし、出力バッファのラッチアップを防止し、消費電力を抑制したＤ級増幅器を提供する。
【課題の解決手段】Ｄ級増幅器は、音声信号などの入力信号を増幅する入力バッファアンプ１，２と、増幅された入力信号と三角波生成器３で生成された三角波信号を比較してパルス幅変調信号を生成するヒステリシスコンパレータ４，５と、このヒステリシスコンパレータ４，５から出力されたパルス幅変調信号を増幅して出力する出力バッファ６，７を備え、ヒステリシスコンパレータ４，５は、その出力端と三角波入力端との間に帰還抵抗４３，５３を有する正帰還回路を備えてなるものである。 （もっと読む）

【課題】従来は、入力パルス信号のパルス期間でしか、増幅回路の周波数特性を抑えることができず、リンギングが抑えられないという問題があった。
【解決手段】入力端子に受けた信号を増幅し、出力端子に出力する増幅器と、前記増幅器の入力端子と出力端子との間に接続される帰還容量部と、前記増幅器の出力端子の電位が所定の電位より上昇した場合、もしくは、低下した場合、所定の期間、前記帰還容量部の容量を変化させる制御回路と、を有する増幅回路である。 （もっと読む）

【課題】広帯域に亘って良好な利得を得ることができる増幅回路にする。
【解決手段】入力抵抗１１２，１１４を有する入力部３、差動構成の増幅セル１２０，１４０，１６０を縦続接続した増幅セル部４、増幅セル１４０の差動出力を増幅セル１２０の入力へ帰還する帰還抵抗１８２，１８４を有する直流帰還部５を設ける。増幅セル１２０はＮＭＯＳ１２２，１２４と負荷抵抗１２６，１２８と電流源１３２を有する。増幅セル１４０はＮＭＯＳ１４２，１４４と負荷抵抗１４６，１４８と電流源１５２を有する。増幅セル１６０はＮＭＯＳ１６２，１６４と負荷抵抗１６６，１６８と電流源１７２を有する。差動接続された一対のＮＭＯＳの負荷としてインダクタンスやＰＭＯＳを用いずに負荷抵抗を使用した増幅セルを複数段縦続接続して利得を稼ぐとともに、後段側の増幅セルの出力から前段側の増幅セルの入力に対して帰還をかけることで負帰還増幅回路を構成する。 （もっと読む）

【課題】比較回路の自己発熱を抑制して、自己発熱対策に起因する当該比較回路の動作速
度の低下を防止できるようにする。
【解決手段】差動増幅部１１，１２にスイッチＳ１，Ｓ２をそれぞれ接続させる。スイッ
チＳ１をＯＮにして差動増幅部１１を動作させるときには、スイッチＳ２をＯＦＦにして
差動増幅部１２を停止させ、スイッチＳ２をＯＮにして差動増幅部１２を動作させるとき
には、スイッチＳ１をＯＦＦにして差動増幅部１１を停止させる。この結果、スイッチＳ
１，Ｓ２によって差動増幅部１１，１２が交互に動作するので、差動増幅部１１，１２の
動作による自己発熱を抑制することができ、自己発熱対策に起因する比較回路１の動作速
度の低下を防止できる。 （もっと読む）

【課題】簡易な構成で出力特性を向上させることが可能な半導体装置および電子機器を提供する。
【解決手段】半導体装置１０１は、出力すべき電力値を示すパルス信号に基づいて電力を出力するための半導体装置であって、電力を出力するための直列接続された複数のパワー半導体素子７，８と、パルス信号と複数のパワー半導体素子７，８の出力信号とを積分し、次数が１である積分器３１と、積分器３１の積分結果に基づいて、複数のパワー半導体素子７，８をスイッチングさせるための駆動信号を生成するための駆動信号生成部３２とを備える。 （もっと読む）

【課題】増幅器から送出された増幅信号の波形に歪みが生じていても、簡易な構成によって、光信号の伝送速度に最適な帰還率に収束させることが可能な、光受信回路及びその制御方法を提供することを目的とする。
【解決手段】本発明の光受信回路は、光信号を電気信号に変換する受光素子と、電気信号を増幅し、増幅信号を送出する増幅器と、増幅信号の一部を増幅器の入力側に帰還する負帰還回路と、増幅信号が入力される振幅判定器と、送出手段により、増幅信号の振幅が一定でないことを示す判定結果が送出された場合、負帰還回路の帰還率を増加させる制御を行い、送出手段により、増幅信号の振幅が一定であることを示す判定結果が送出された場合、負帰還回路の帰還率を減少させる制御を行う帰還回路制御器と、を有する。 （もっと読む）

【課題】装置の小型化を実現しながら、複数のアンテナブランチ全ての各送信部の増幅器の歪み補償を可能にしたアレーアンテナ用送信機を提供する。
【解決手段】アンテナブランチ数に対応したＮ系統毎の送信データのプレディストーション信号を増幅し送信信号を発生する送信部及び送信データの計算した瞬時振幅に応じた歪み補償係数を記憶部から読出し送信データに乗算してプレディストーション信号を生成し送信部に入力するプレディストーション部と、Ｎ系統中の割当られた複数の系統に対し送信部からの送信信号の一部のフィードバック信号と該系統の送信データを比較し歪み補償係数を演算しプレディストーション部へ記憶部を更新するために出力する重複なしにＮ系統が割当られた系統数Ｎ未満のＭ個のフィードバック推定演算部、フィードバック推定演算部を割当られた系統に時分割で接続する推定演算部毎の切替手段を含む。 （もっと読む）

【課題】トランスを用いることなく、出力における直流電圧成分をほぼゼロボルトにすることができ、低歪みであって電力損失の少ないＤ級増幅器を提供する。
【解決手段】アナログ入力信号をなすプラス側入力信号とマイナス側入力信号との差分を積分する積分器をなすオペアンプ１１及びコンデンサＣ１，Ｃ２と、三角波の位相を所望の微小角度だけ遅らせる遅延回路２１，２２と、前記積分器の出力と前記三角波と遅延回路２１，２２の出力とを合成する合成回路をなす抵抗Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２と、前記合成回路の出力同士を比較するコンパレータ１２，１３と、コンパレータ１２，１３の出力を入力とするバッファをなすＡＮＤ回路３１，３２と、前記バッファの出力を前記積分器の入力側にフィードバックする抵抗Ｒ３，Ｒ４とを有することを特徴とする。 （もっと読む）

集積回路を渡る伝達のために、高周波数信号（ＩＮ）をバッファリングするための回路、技術、方法が開示される。ある特別の実装において、複数の増幅回路（Ｍ１，Ｍ２）は、電圧制御発振器および／またはデジタル制御発振器からの信号を増幅するために個別にバイアスされ、デバイス上の局所発振器の信号を提供する。 （もっと読む）

【課題】半導体デバイスのリーク電流を致命的なリーク電流暴走が発生する前に低減する装置および方法を提供する。
【解決手段】リーク電流シフト・モニタ・ユニット２０は、リーク電流ターゲット・ユニット１０の出力ノードに電気的に接続され、２つの連続する所定の時間的期間に選択されたターゲット半導体デバイスからリーク電流を収集して、収集されたリーク電流間の差を測定する。比較器４０は、電流シフト・モニタ・ユニット２０および基準電圧発生器３０の出力を受け取って比較する。リーク電流シフト・モニタ・ユニット２０から出力されるリーク電圧が、リーク電流が致命的な暴走レベルに近づこうとしていることを示す条件である基準電圧を超える場合に、比較器４０は、リーク電流ターゲット・ユニット１０に対して警告信号を伝播する。この警告信号により、ターゲット半導体デバイスのゲートに印加される修復電圧も含めてリークの低減を図る。 （もっと読む）

【課題】面積の大幅な増大なくレファレンス電圧生成回路を低消費電流化するとともに通常動作モード時とスタンバイモード時においてレファレンス電圧精度の大幅な劣化を抑制する。
【解決手段】スタンバイモード時に、分周制御回路１４は発振回路５が生成したクロックから、基準電圧発生回路３、基準電圧生成回路４、容量充電レギュレータ１１のＯＮ／ＯＦＦを決めるイネーブル信号ＶＲＥＦＯＮと基準電圧発生回路３、基準電圧生成回路４、ならびに容量充電レギュレータ１１がＯＮの際に、保持容量回路６内の保持容量ＣＨに充電し、ＯＦＦ期間に保持容量ＣＨに対してリーク電流パス以外は存在しないように制御するサンプリング／ホールド信号ＣＨＯＬＤＳＷを生成する。消費電流の大きい基準電圧発生回路３、基準電圧生成回路４、容量充電レギュレータ１１を間欠動作させて低消費電流化を図る。 （もっと読む）

【課題】回路の設計が容易で、回路規模の縮小化および低電圧（低消費電力）化が可能な増幅回路を提供すること。
【解決手段】たとえば、クロックドコンパレータ１２において、入力端子１６より入力された信号Ｖｉｎと低域通過フィルタ１５の出力である信号Ｖｏｕｔとを、ＰＲＢＳ信号発生回路１３からのＰＲＢＳ信号によってサンプリングする。そして、サンプリングされた時点における信号Ｖｉｎと信号Ｖｏｕｔとの電圧差に応じて、クロックドコンパレータ１２より出力される論理レベル（出力Ｑ）にしたがって、チャージポンプ１４は、低域通過フィルタ１５のコンデンサ１５ａを定電流により充電もしくは放電させる。こうして、信号Ｖｉｎに近づくように、信号Ｖｏｕｔの電圧レベルを調整する。 （もっと読む）