【課題】電源供給を停止したときに生じるボツ音を防止し、電源電圧が低い場合であっても高精度な定電圧源を不要にしたオーディオ増幅器を提供する。
【解決手段】電源電圧Ｖddが正常に供給されているとき、トランジスタＭ１はトランジスタＭ２の電流より小さな電流が流れるように設定されており、電源電圧Ｖddの供給が停止されたとき、キャパシタＣ１の電荷蓄積により基準電圧Ｖrefの低下が電源電圧Ｖddの低下より緩慢になり、トランジスタＭ４の電流がトランジスタＭ１の電流より小さくなると、電流比較器１１から、出力回路４０の動作を停止させる遮断信号が出力する。 （もっと読む）

【課題】電流の方向に関係なく負荷回路を接続でき、ブラックボックス回路として容易に取り扱える基準電流生成回路、及びこれを含む情報処理装置を提供する。
【解決手段】基準電圧に基づく基準電流を出力する第１トランジスタと第２トランジスタの制御端子にそれぞれ供給される第１及び第２バイアス電圧を生成するバイアス電圧生成部と、制御端子に第１バイアス電圧、第２バイアス電圧が印加されると基準電流に基づく電流を出力する第１導電型の第１電流出力用トランジスタ、第２導電型の第２電流出力用トランジスタと、第１電流出力用トランジスタと第２電流出力用トランジスタとの間に一端が接続されるとともに他端が負荷回路に接続され、負荷回路への電流の流し込み、又は負荷回路から電流の引き込みを行う入出力部と、入出力部の電圧値に基づき第１電流出力用トランジスタと第２電流出力用トランジスタのオン／オフを切替る切り替え部とを含む。 （もっと読む）

【課題】短時間で精度の高い直流オフセット補正の可能な無線装置を提供する。
【解決手段】無線装置は、第１の増幅部の直流オフセットを補正する第１の補正部と、第２の増幅部の直流オフセットを補正する第２の補正部とを備えている。さらに、第１の増幅部および第２の増幅部に、直流オフセットを参照するための参照電圧または参照電流を供給する参照電圧源または参照電流源と、第１の増幅部の前記増幅利得を制御する利得制御部とを備えている。そして、利得制御部を制御して増幅利得を最大にするとともに、第２の増幅部の入力端子に参照電圧または参照電流を入力して得られた第２の増幅信号に基づいて第２の補正部の補正を行い、その後第１の増幅部の入力端子に参照電圧または参照電流を入力して得られた第２の増幅信号に基づいて第１の補正部の補正を行うよう第１および第２の補正部を制御する補正制御部を備えている。 （もっと読む）

【課題】回路およびデバイスにおいて電力消費および遅延の両方を減らすこと。
【解決手段】ダイナミックコンパレータおよび電流モード加算器を有する埋め込み型ダイナミックプリアンプに関する方法およびシステムを提供するものであり、これは、予備充電のための差動スイッチ、すなわち評価のためのスイッチと、参照セクションと、フィードフォワード入力セクションとを備えている。差動スイッチが閉状態のとき、ＯＵＴＮおよびＯＵＴＰは予備充電される。評価の間、放電電流は入力および参照値によって部分的に決定される。後続のラッチがＯＵＴＮおよびＯＵＴＰの間の放電差分を増幅する。 （もっと読む）

【課題】スイッチングアンプにおけるＯＮのトランジスタの数に応じて、インピーダンスの不整合に基づく出力信号の歪みを低減することができる増幅器を提供する。
【解決手段】増幅器は、入力信号をΔΣ変調器によって離散信号に変調し、スイッチングアンプによって増幅する。ΔΣ変調器は、出力値ｐ・閾値ｘを制御可能な量子化器を有する。スイッチングアンプは、離散信号に応じてスイッチングされる複数のトランジスタと、トランジスタからの出力信号を合成するトランスと、該トランスの出力側に接続される整合回路と、該整合回路を負荷Ｒloadとの間の出力電力における電力値を検出する電力検出器とを有する。スイッチングアンプに対してＯＮとなるトランジスタの数Ｎを変化させてスイッチングを制御し、電力検出器から電力値Ｐを入力し、ΔΣ変調器の量子化器に対して、電力値Ｐに応じた出力値ｑ・閾値ｘを設定する制御部を更に有する。 （もっと読む）

【課題】電力変換器のための制御装置を提供する。
【解決手段】電力変換器のための制御装置は、第１の増幅ステージと、第１の増幅ステージに連結される第２の増幅ステージとを備える。第１の増幅ステージは、電力変換器の出力信号に従ってエネルギー貯蔵素子の第１の端子における第１の増幅された信号を生成する。第２の増幅ステージは、エネルギー貯蔵素子の第２の端子における第２の増幅された信号を生成し、出力信号における変化に応答して、第２の増幅された信号を変化させる。第２の増幅ステージは、更に、第１の増幅された信号に基づいて、第２の増幅された信号の変化を減少させる。 （もっと読む）

【課題】回路構成を簡素化し、消費電流を削減する。
【解決手段】入力される包絡線信号の振幅に応じて第１の電流（Ｉｓｅｎｓｅ）を出力する第１の出力部（ＰＭＯＳ２１６、ＮＭＯＳ２２０が相当）と、第１の電流の電流値に比例し、第１の電流の電流値よりも絶対値が大きな電流値である第２の電流（Ｉｍａｉｎ）を出力する第２の出力部（ＰＭＯＳ２１８、ＮＭＯＳ２２２が相当）と、を有する増幅器（２０６が相当）と、第１の電流の電流値を判断する比較部（２０８ａが相当）と、比較部の判断結果に応じて断続される電流をインダクタ（２２８が相当）を介し第２の電流と加算して出力端から出力する出力部（２１０が相当）と、を備え、第１の電流を出力部に供給することなく終端するように構成する。 （もっと読む）

【課題】地絡を検出してから出力トランジスタがオフするまでの間の地絡電流を抑制できる電圧出力回路を提供する。
【解決手段】電圧出力回路１０では、第１導電型の第１絶縁ゲート電界効果トランジスタ１３が電圧入力端子１１と電圧出力端子１２の間に接続されている。第１絶縁ゲート電界効果トランジスタ１３のゲート電極は第１ノードＮ１に接続されている。ドライブ回路１７は、入力ノードＮｉｎに供給される入力信号に応じて、第１絶縁ゲート電界効果トランジスタ１３の導通を制御する制御信号を第１ノードＮ１に出力する。電流制限手段２２が電圧入力端子１１と電圧出力端子１２の間に接続されている。電流制限手段２２は、電圧入力端子１１と電圧出力端子１２間の電位差ΔＶが基準値より大きいときに、第１絶縁ゲート電界効果トランジスタ１３に流れる電流Ｉｄｒを低減するように第１ノードＮ１の電位Ｖｎ１を制御する。 （もっと読む）

【課題】スイッチトキャパシタの負荷を有する高利得増幅器の駆動容量を高めるコンパレータベースのバッファ方法及びシステムを提供することを目的とする。
【解決手段】電流源と、コンパレータと、スイッチと、サンプリングキャパシタと、オーバーシュート訂正抵抗を含む。充電経路内の抵抗及び訂正位相を使用する訂正の解決法は、電力消費を制約し、コンポーネントを最小化する一方で、出力電圧のオーバーシュートを低減する。Ｓｐｅｃｔｒｅ（登録商標）シミュレーションは、本発明の効果を確証する。 （もっと読む）

【課題】増幅器における歪成分を簡単な構成で検出し、低コストおよび低消費電力で歪成分を抑制することができる高出力増幅回路を提供する。
【解決手段】線形増幅特性を有し、中心周波数が既知の入力信号を増幅して出力する増幅器と、増幅器の出力信号から非線形増幅特性により発生する高調波成分のうち、中心周波数が入力信号の３倍の３次高調波成分を抽出する３次高調波成分抽出回路と、３次高調波成分抽出回路の出力から、３次高調波成分の包絡線信号を検出する包絡線検出回路と、入力信号をキャリア信号および包絡線信号に分離し、入力信号の包絡線信号と３次高調波成分の包絡線信号とを加算した和信号を生成し、この和信号と入力信号のキャリア信号とを乗算して増幅器に入力する歪成分抑圧回路とを備える。 （もっと読む）

【課題】ドレイン電圧を変化させる電力増幅器において、電力増幅器のインピーダンス変動によるエンベロープ信号の精度低下を回避することができる電力増幅装置を提供すること。
【解決手段】電力増幅装置１００は、ベースバンド信号のＲＦ信号を電力増幅する電力増幅器１３０と、ベースバンド信号の振幅量であるエンベロープ信号を生成するエンベロープ生成回路１４０とを備える。また、高周波電力増幅装置１００は、生成されたエンベロープ信号の振幅値と、閾値入力端子１０２に入力される閾値とを比較する比較回路１５０と、比較回路１５０からの制御信号を受けて、電力増幅器１３０の電源電圧を変調電源１６０からレギュレータ１７０への電源電圧に切替える切替えスイッチ１８０とを備える。 （もっと読む）

【課題】送信回路におけるＰＡの電力効率をより改善することを課題とする。
【解決手段】送信回路は、方向性結合器を介して増幅器から出力された信号について所定範囲の周波数を通過させ、通過された所定範囲の周波数から２次高調波レベルを抽出する。また、送信回路は、高周波信号の出力レベルの設定値と、主信号及び高周波信号のレベル差に相当する設定値との差分を出力する。また、送信回路は、出力された差分と２次高調波レベルとを比較し、２次高調波の方が大きい場合に増幅器の電源電圧を上げるように制御し、差分の方が大きい場合に増幅器の電源電圧を下げるように制御する。 （もっと読む）

【課題】
本発明は、ＦＥＴ１の劣化ないし破壊を防止するための保護回路を提供することを目的とする。
【解決手段】
主スイッチ２をＯＮすると＋電源３および−電源４に電圧が供給されコンデンサＣ３およびＣ４により＋電源と−電源は徐々に立ち上がる。この時電子スイッチ２１はＯＦＦに設定されている。−電源４が規定値まで立ち上がると電子スイッチ２１はＯＮとなりＦＥＴ１のドレインに＋電源３が印加される。主スイッチ２をＯＦＦとすると＋電源３と−電源４はコンデンサＣ３およびＣ４により徐々に電圧は下がり始める。−電源が下がり始めると電子スイッチ２１はＯＦＦとなりＦＥＴ１のドレイン電圧７はＯＦＦとなる。
（もっと読む）

【課題】適切な利得制御を行うことが可能な電子回路を提供すること。
【解決手段】入力信号Ｉｉｎを増幅する増幅器１０と、増幅器１０から出力された出力信号Ｖｔｉａを、時定数に基づいて平均化して制御信号Ｖａｇｃを生成するとともに、時定数τｓ１と、時定数τｓ１より大きい時定数τｌ１との間で時定数を切り替え可能な制御回路２０と、制御信号Ｖａｇｃに基づいて第１時定数制御信号を生成し、制御回路２０の時定数を時定数τｓ１から時定数τｌ１に切り替える第１時定数制御回路３０と、増幅器１０から出力された出力信号Ｖｔｉａを、時定数τｓ１より大きく、かつ時定数τｌ１より小さい時定数τｌ２に基づいて平均化して第２時定数制御信号を生成し、制御回路２０の時定数を時定数τｌ１から時定数τｓ１へと切り替える第２時定数制御回路６０と、制御信号Ｖａｇｃに基づいて、入力信号Ｉｉｎをバイパスするバイパス回路４０と、を具備する電子回路。 （もっと読む）

【課題】 パワーダウンモードを含む複数の動作モードを有する半導体集積回路において、モード切り換えを行うモードコントロール回路の消費電力を少なくする。
【解決手段】 制御電圧ＶＣに基づきパワーダウンを設定するか解除するかの判定を行う回路としてオフセット付き電圧比較器３０Ａを設けた。制御電圧ＶＣがオフセット電圧Ｖ０よりも低く、オフセット付き電圧比較器３０Ａがパワーダウン解除信号ＭＤ０を非アクティブレベルとしている間は、基準電圧発生回路１０Ａを動作させず、制御電圧ＶＣとの比較に用いる基準電圧Ｖ１〜Ｖ３を出力させない。制御電圧ＶＣがオフセット電圧Ｖ０を越えて上昇し、パワーダウン解除信号ＭＤ０がアクティブレベルになったとき、基準電圧発生回路１０Ａを動作させ、基準電圧Ｖ１〜Ｖ３と制御電圧ＶＣとの比較によるモード切り換えを行わせる。 （もっと読む）

【課題】デジタルプリディストーション（ＤＰＤ）による歪補償を行う歪補償装置、歪補償方法及び無線通信装置に関し、送信電力の変動に対して歪補償係数の安定した収束化を図る。
【解決手段】 歪補償部４は、歪補償係数ルックアップテーブル（ＬＵＴ）に格納された歪補償係数を送信信号に乗じて歪補償を行い、該送信信号の参照データ（ＲＥＦ）と電力増幅器８から出力される送信信号のフィードバックデータ（ＦＢ）との誤差が最小となるように、歪補償係数ルックアップテーブル（ＬＵＴ）の歪補償係数を更新する。電力変動量検出部１６は、参照データ（ＲＥＦ）の電力変動量を検出し、更新制御部１７は、該電力変動量が所定の閾値以下であることが連続して所定時間又は所定検出回数以上検出されたとき、歪補償係数ルックアップテーブル（ＬＵＴ）の歪補償係数の更新処理を停止させる。 （もっと読む）

【課題】スイッチング制御時の電圧幅を小さくすることができ、変調電源の最大出力電圧よりも低い耐電圧のスイッチング素子を採用することができる変調電源を提供すること。
【解決手段】大電圧高速変調電源１００は、ＤＣ電圧切換部１１２の出力に接続され、広帯域増幅部１２０の動作電流に応じてＤＣ電圧切換部１１２の出力電圧をスイッチング制御するスイッチング部１１４を備える。スイッチング部１１４は、ＤＣ電圧切換部１１２の出力電圧に対して、特定のＤＣ電圧値（Ｖｄｃ０）を加算／非加算制御する電圧シフト機能を備える。スイッチング部１１４は、広帯域増幅部１２０の動作電流が閾値以上の場合、ＤＣ電圧切換部１１２の出力電圧に特定のＤＣ電圧値（Ｖｄｃ０）を加算して出力電圧をシフトし、広帯域増幅部１２０の動作電流が閾値より小さい場合はＤＣ電圧切換部１１２の出力電圧に特定のＤＣ電圧値（Ｖｄｃ０）を非加算とする。 （もっと読む）

【課題】オーバーシュート／アンダーシュートを低減することで、デバイスサイズの拡大を抑えるとともに、エラーアンプの効率を改善し高効率な変調電源回路を提供すること。
【解決手段】変調電源回路１００は、入力されるエンベロープ信号と閾値テーブル１６０の閾値とを比較器１５０で比較して、スイッチ部１２０の各スイッチ１２１〜１２３を切替える切替信号を生成する制御部１４０と、スイッチ部１２０に入力される切替信号を監視し、スイッチ部１２０の各スイッチ１２１〜１２３が同時にオン／オフしないようにタイミングをずらす遅延を切替信号に挿入する遅延挿入部２００とを備える。 （もっと読む）

【課題】信号の信号レベルを増幅するに際し、十分な利得を得ながら、サーマルノイズとフリッカノイズとの両者を同時に低減することができるＣＭＯＳオペアンプ、及びセンサ装置を提供することを目的とする。
【解決手段】第１ＭＯＳＦＥＴＱ１及びＱ２が配置されており、互いに信号レベルが異なる２種類の信号の入力を受け付ける信号入力部１０と、第２ＭＯＳＦＥＴＱ４〜Ｑ１１が配置されており、信号入力部１０により受け付けられた２種類の信号の差分を増幅して出力する信号出力部１１と、を備える。第１ＭＯＳＦＥＴＱ１及びＱ２のゲート酸化膜の厚さは、第２ＭＯＳＦＥＴＱ４〜Ｑ１１のゲート酸化膜の厚さよりも小さく、第２ＭＯＳＦＥＴＱ４〜Ｑ１１のゲート酸化膜の厚さは、基準厚さを超える厚さとされており、基準厚さは、第２ＭＯＳＦＥＴＱ４〜Ｑ１１が予め設定された利得を得ることができる基準電圧値のゲート電圧に耐える厚さとされている。 （もっと読む）

【課題】入力信号を増幅する増幅器で発生する歪をプリディストーション方式で補償する歪補償装置で、歪補償を効果的に行う。
【解決手段】係数記憶手段１が、各アドレスに、各アドレスに対応する入力信号にプリディストーションを与えるための歪補償係数を記憶し、誤差検出手段１１、１２が、入力信号と増幅器２から出力される信号との間の誤差に関する情報を検出し、代表取得手段１３が、誤差に関する情報に基づいて、所定の複数の代表となるアドレスにおける歪補償係数を取得し、この場合に、歪補償係数を取得するための誤差に関する情報が所定の条件に基づいて不十分である代表となるアドレスについては他の代表となるアドレスについて取得された歪補償係数を用いて０次外挿により取得し、更新手段１４が代表となるアドレスにおける歪補償係数に基づいて係数記憶手段１の記憶内容を更新する。 （もっと読む）