モードコントロール回路
【課題】 パワーダウンモードを含む複数の動作モードを有する半導体集積回路において、モード切り換えを行うモードコントロール回路の消費電力を少なくする。
【解決手段】 制御電圧ＶＣに基づきパワーダウンを設定するか解除するかの判定を行う回路としてオフセット付き電圧比較器３０Ａを設けた。制御電圧ＶＣがオフセット電圧Ｖ０よりも低く、オフセット付き電圧比較器３０Ａがパワーダウン解除信号ＭＤ０を非アクティブレベルとしている間は、基準電圧発生回路１０Ａを動作させず、制御電圧ＶＣとの比較に用いる基準電圧Ｖ１〜Ｖ３を出力させない。制御電圧ＶＣがオフセット電圧Ｖ０を越えて上昇し、パワーダウン解除信号ＭＤ０がアクティブレベルになったとき、基準電圧発生回路１０Ａを動作させ、基準電圧Ｖ１〜Ｖ３と制御電圧ＶＣとの比較によるモード切り換えを行わせる。
【解決手段】 制御電圧ＶＣに基づきパワーダウンを設定するか解除するかの判定を行う回路としてオフセット付き電圧比較器３０Ａを設けた。制御電圧ＶＣがオフセット電圧Ｖ０よりも低く、オフセット付き電圧比較器３０Ａがパワーダウン解除信号ＭＤ０を非アクティブレベルとしている間は、基準電圧発生回路１０Ａを動作させず、制御電圧ＶＣとの比較に用いる基準電圧Ｖ１〜Ｖ３を出力させない。制御電圧ＶＣがオフセット電圧Ｖ０を越えて上昇し、パワーダウン解除信号ＭＤ０がアクティブレベルになったとき、基準電圧発生回路１０Ａを動作させ、基準電圧Ｖ１〜Ｖ３と制御電圧ＶＣとの比較によるモード切り換えを行わせる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路の動作モードの切り換え制御を行うモードコントロール回路に関する。
【背景技術】
【０００２】
外部から半導体集積回路に与えられる制御電圧あるいは半導体集積回路内において発生する制御電圧に応じて半導体集積回路の動作モードを切り換えるモードコントロール回路が知られている。例えば特許文献１は、半導体集積回路から出力する信号を制御電圧とし、この出力信号のレベルに応じて動作モードを切り換える回路を開示している。また、特許文献２は、電池の充電電圧を制御電圧とし、この制御電圧に応じて、電池に対する充電動作のモードを切り換える回路を開示している。この他、モードコントロール回路には、外部の装置から半導体集積回路に入力される制御電圧に応じて、半導体集積回路の動作モードを切り換える回路がある。この種のモードコントロール回路では、制御電圧に応じてモード切り換えを行うために、制御電圧を１または複数種類の基準電圧と比較する。例えば半導体集積回路が４種類の動作モードを有しているとする。この場合、モードコントロール回路は３種類の基準電圧Ｖ１、Ｖ２、Ｖ３（この例ではＶ１＜Ｖ２＜Ｖ３とする）を発生し、制御電圧ＶＣを基準電圧Ｖ１、Ｖ２、Ｖ３の各々と比較する。そして、例えば制御電圧ＶＣが基準電圧Ｖ１より低い場合は半導体集積回路を第１の動作モードとし、基準電圧Ｖ１およびＶ２の間の電圧であるときは第２の動作モードとし、基準電圧Ｖ２およびＶ３の間の電圧であるときは第３の動作モードとし、基準電圧Ｖ３より高い場合は第４の動作モードとするのである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−９９３５６号公報
【特許文献２】特開２００９−６５７７２号公報
【特許文献３】特開２００４−７２６８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体集積回路の中には、例えば半導体集積回路内の殆どの回路へのクロック供給を断つ等してそれらの回路の動作を停止させ、半導体集積回路全体の消費電力を減らすパワーダウンモードを備えたものが多い。従来、この種のパワーダウンモードを含む複数種類の動作モードを備えた半導体集積回路に対して上記モードコントロール回路を適用した場合に、パワーダウンモード時の半導体集積回路の消費電力を十分に減らすことが困難であるという問題があった。すなわち、半導体集積回路に設けられたモードコントロール回路は、半導体集積回路がパワーダウンモードとなった状態においても、制御電圧と比較するための基準電圧を発生する回路が電力を消費するため、パワーダウンモードにおける半導体集積回路の消費電力を十分に低下させるのが困難なのである。
【０００５】
この発明は、以上説明した事情に鑑みてなされたものであり、半導体集積回路がパワーダウンモードとなったときの消費電力を少なくすることができるモードコントロール回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
好ましい態様において、この発明によるモードコントロール回路は、制御電圧に応じて、半導体集積回路の動作モードを切り換えるモードコントロール回路において、前記半導体集積回路に電源電圧を供給する高電位側電源線および低電位側電源線の各電位の中間の電位を各々有する１または複数種類の基準電圧を出力する基準電圧発生手段と、前記半導体集積回路の動作モードをパワーダウンモードを含む複数種類の動作モードのいずれかに切り換える１または複数のモード指定信号を出力する手段であって、前記制御電圧を前記基準電圧発生手段が出力する１または複数種類の基準電圧の各々と比較することにより前記１または複数のモード指定信号を出力する１または複数の電圧比較器と、前記制御電圧が与えられる第１の入力端子と、前記低電位側電源線または前記高電位側電源線の一方に接続された第２の入力端子とを有し、前記第１および第２の入力端子間にオフセット電圧を有しており、前記第２の入力端子の入力電圧に対する前記第１の入力端子の入力電圧の隔たりが前記オフセット電圧以内であるときは出力信号を非アクティブレベルとし、前記第１の入力端子の入力電圧が前記第２の入力端子の入力電圧から前記低電位側電源線または前記高電位側電源線の他方の電位に向けて前記オフセット電圧以上変位したときに出力信号を非アクティブレベルからアクティブレベルに変化させるオフセット付き電圧比較器とを具備し、前記基準電圧発生手段は、前記オフセット付き電圧比較器の出力信号がアクティブレベルになったとき、前記１または複数種類の基準電圧を出力する動作を開始し、前記半導体集積回路がパワーダウンモードへ移行したとき、前記１または複数種類の基準電圧を出力する動作を停止する。
【０００７】
他の好ましい態様では、前記基準電圧発生手段は、前記オフセット付き電圧比較器の出力信号がアクティブレベルになったとき、前記１または複数種類の基準電圧を出力する動作を開始し、前記オフセット付き電圧比較器の出力信号が非アクティブレベルになったとき、前記１または複数種類の基準電圧を出力する動作を停止する。
【０００８】
この発明によるモードコントロール回路によれば、半導体集積回路がパワーダウンモードに移行してからオフセット付き電圧比較器の出力信号がアクティブレベルになるまでの間あるいはオフセット付き電圧比較器が出力信号を非アクティブレベルに維持している間、基準電圧発生手段は動作せず、１または複数の基準電圧の出力を行わない。従って、パワーダウンモード時におけるモードコントロール回路の消費電力を低くすることができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の第１実施形態であるモードコントロール回路の構成を示す回路図である。
【図２】同モードコントロール回路に好適なオフセット付き電圧比較器の構成例を示す回路図である。
【図３】同モードコントロール回路の各部の波形を示す波形図である。
【図４】この発明の第２実施形態であるモードコントロール回路の構成を示す回路図である。
【図５】同モードコントロール回路に好適なオフセット付き電圧比較器の構成例を示す回路図である。
【図６】同モードコントロール回路の各部の波形を示す波形図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照し、この発明の一実施形態について説明する。
＜第１実施形態＞
図１はこの発明の第１実施形態であるモードコントロール回路１００Ａの構成を示す回路図である。このモードコントロール回路１００Ａは、パワーダウンモードとパワーダウンモードでない第１〜第３の通常動作モードとを有する半導体集積回路に設けられている。本実施形態によるモードコントロール回路１００Ａは、半導体集積回路の制御電圧入力端子５０Ａに与えられる制御電圧ＶＣに応じて、同半導体集積回路の動作モードを切り換えるものである。
【００１１】
図１に示すように、モードコントロール回路１００Ａは、基準電圧発生回路１０Ａと、電圧比較器２１Ａ〜２３Ａと、オフセット付き電圧比較器３０Ａと、モード制御部４０Ａとを有する。これらの各回路は、図示しない高電位側電源線および低電位側電源線を介して電源電圧の供給を受けて動作する。本実施形態では、低電位側電源線の電位ＶＳＳは接地電位０Ｖとなっており、高電位側電源線の電位ＶＤＤは接地電位より高い電位となっている。
【００１２】
オフセット付き電圧比較器３０Ａは、マイナス入力端子が低電位側電源線（ＶＳＳ）に接続されており、プラス入力端子が制御電圧入力端子５０Ａに接続されている。このオフセット付き電圧比較器３０Ａは、プラス入力端子とマイナス入力端子との間にオフセット電圧Ｖ０を有しており、プラス入力端子に与えられる制御電圧ＶＣがマイナス入力端子に対する電圧ＶＳＳ（＝０Ｖ）からオフセット電圧Ｖ０だけ上昇した電圧（すなわち、Ｖ０）よりも高いとき、アクティブレベル（この例ではＨレベル）のパワーダウン解除信号ＭＤ０を出力し、そうでないときは非アクティブレベル（この例ではＬレベル）のパワーダウン解除信号ＭＤ０を出力する。このパワーダウン解除信号ＭＤ０は、パワーダウンモードにある半導体集積回路をパワーダウンモードから抜け出させる信号である。
【００１３】
基準電圧発生回路１０Ａは、バンドギャップリファレンス等の基準電圧源を利用して、高精度の基準電圧Ｖ１〜Ｖ３を発生する回路である。基準電圧発生回路１０Ａは、パワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルになったときに動作可能状態となり、半導体集積回路がパワーダウンモードへ移行したときに動作停止状態となる。動作可能状態において、基準電圧発生回路１０Ａは、高電位側電源電位ＶＤＤおよび低電位側電源電位ＶＳＳの中間の電位を各々有する基準電圧Ｖ１、Ｖ２、Ｖ３を各々出力する。ここで、電源電位ＶＤＤ、ＶＳＳ、基準電圧Ｖ１〜Ｖ３および上述したオフセット電圧Ｖ０の大小関係は、ＶＳＳ＜Ｖ０＜Ｖ１＜Ｖ２＜Ｖ３＜ＶＤＤとなっている。一例として、電源電圧ＶＤＤは２Ｖ、オフセット電圧Ｖ０は０．３Ｖである。動作停止状態では、基準電圧発生回路１０Ａを構成する基準電圧源あるいはトランジスタはＯＦＦに固定され、基準電圧発生回路１０Ａによる基準電圧Ｖ１〜Ｖ３の出力が行われない。この動作停止状態は、極めて消費電力の低い状態となる。
【００１４】
電圧比較器２１Ａ〜２３Ａの各プラス入力端子には制御電圧入力端子５０Ａから制御電圧ＶＣが与えられる。また、電圧比較器２１Ａ〜２３Ａの各マイナス入力端子には基準電圧発生回路１０Ａから基準電圧Ｖ１〜Ｖ３が各々与えられる。これらの電圧比較器２１Ａ〜２３Ａは、パワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルになったときに動作可能状態となり、この動作可能状態において各々のプラス入力端子に対する入力電圧とマイナス入力端子に対する入力電圧の比較結果をモード指定信号ＭＤ１〜ＭＤ３として各々出力する。さらに詳述すると、電圧比較器２１Ａは、制御電圧ＶＣが基準電圧Ｖ１よりも高い場合はアクティブレベル（この例ではＨレベル）、そうでない場合は非アクティブレベル（この例ではＬレベル）のモード指定信号ＭＤ１を出力し、電圧比較器２２Ａは、制御電圧ＶＣが基準電圧Ｖ２よりも高い場合はアクティブレベル、そうでない場合は非アクティブレベルのモード指定信号ＭＤ２を出力し、電圧比較器２３Ａは、制御電圧ＶＣが基準電圧Ｖ３よりも高い場合はアクティブレベル、そうでない場合は非アクティブレベルのモード指定信号ＭＤ３を出力する。また、半導体集積回路がパワーダウンモードへ移行することにより、電圧比較器２１Ａ〜２３Ａは消費電力が極めて少ない動作停止状態となる。この動作停止状態では、電圧比較器２１Ａ〜２３Ａを構成する各定電流源がＯＦＦとされ、あるいは各トランジスタがＯＦＦに固定され、電圧比較器２１Ａ〜２３Ａは、電圧比較器として動作しない。
【００１５】
モード制御部４０Ａは、オフセット付き電圧比較器３０Ａが出力するパワーダウン解除信号ＭＤ０、電圧比較器２１Ａ〜２３Ａが出力するモード指定信号ＭＤ１〜ＭＤ３に基づき、半導体集積回路のモード切り換えの制御を行う回路である。なお、このモード切り換えについては、説明の重複を避けるため、本実施形態の動作説明において詳細を明らかにする。
【００１６】
次にオフセット付き電圧比較器３０Ａの詳細について説明する。図２はオフセット付き電圧比較器３０Ａの構成例を示す回路図である。一般的な電圧比較器と同様、オフセット付き電圧比較器３０Ａは、２個のＰチャネルＭＯＳ電界効果トランジスタ（以下、単にＰチャネルトランジスタという）ＭＰ１およびＭＰ２と、２個のＮチャネルＭＯＳ電界効果トランジスタ（以下、単にＮチャネルトランジスタという）ＭＮ１およびＭＮ２と、定電流源Ｃとにより構成された差動増幅器である。ここで、ＰチャネルトランジスタＭＰ１およびＭＰ２は、差動トランジスタペアを構成しており、各々のソースが共通接続され、この共通接続点と高電位側電源線（ＶＤＤ）との間に定電流源Ｃが介挿されている。そして、ＰチャネルトランジスタＭＰ１のゲートは、オフセット付き電圧比較器３０Ａのプラス入力端子となっており、制御電圧ＶＣが与えられる。また、ＰチャネルトランジスタＭＰ２のゲートは、オフセット付き電圧比較器３０Ａのマイナス入力端子となっており、低電位側電源線（ＶＳＳ＝０Ｖ）に接続されている。ＮチャネルトランジスタＭＮ１およびＭＮ２は、負荷トランジスタペアを構成し、かつ、カレントミラーを構成している。さらに詳述すると、ＮチャネルトランジスタＭＮ１およびＭＮ２の各ドレインは、ＰチャネルトランジスタＭＰ１およびＭＰ２の各ドレインと接続され、ＮチャネルトランジスタＭＮ１およびＭＮ２の各ソースは低電位側電源線（ＶＳＳ）に接続され、ＮチャネルトランジスタＭＮ１およびＭＮ２の各ゲートは、ＰチャネルトランジスタＭＰ１およびＮチャネルトランジスタＭＮ１のドレイン同士の接続点に接続されている。そして、ＰチャネルトランジスタＭＰ２とＮチャネルトランジスタＭＮ２のドレイン同士の接続点がパワーダウン解除信号ＭＤ０を出力する出力端子となっている。
【００１７】
このような構成において、本実施形態では、次のいずれかの方法によりプラス入力端子およびマイナス入力端子間にオフセット電圧Ｖ０を生じさせる。
（方法１）差動トランジスタペアを構成する各トランジスタサイズを同じにする一方、負荷トランジスタペアを構成する各トランジスタサイズを不均衡にし、負荷トランジスタＭＮ１およびＭＮ２に流す電流に差を持たせることによりオフセット電圧Ｖ０を生じさせる。
【００１８】
例えばＮチャネルトランジスタＭＮ１のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＮ１）とし、ＮチャネルトランジスタＭＮ２のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＮ２）とした場合、両者の比を次のようにする。
Ｗ／Ｌ（ＭＮ１）：Ｗ／Ｌ（ＭＮ２）＝１：Ａ ……（１）
【００１９】
この場合、次式に示すオフセット電圧Ｖ０がプラス入力端子およびマイナス入力端子間に発生する。
Ｖ０＝（１−１／√Ａ）√（２Ｉ２／β２） ……（２）
ここで、Ｉ２はＰチャネルトランジスタＭＰ２のドレイン電流である。また、β２はＰチャネルトランジスタＰ２の駆動能力を示すβ値であり、ＰチャネルトランジスタＰ２のソースおよびドレイン間のキャリアの移動度をμ、ゲート酸化膜厚をＣｏｘ、チャネル幅をＷ、チャネル長をＬとした場合、次式により与えられる。
β２＝μＣｏｘＷ／Ｌ ……（３）
例えばＡ＝４の条件では、上記式（２）のオフセット電圧Ｖ０は次のようになる。
Ｖ０＝（１／２）√（２Ｉ２／β２） ……（４）
【００２０】
（方法２）負荷トランジスタペアを構成する各トランジスタサイズを同じにする一方、差動トランジスタペアを構成する各トランジスタサイズを不均衡にし、各トランジスタＭＰ１およびＭＰ２に流す電流に差を持たせることによりオフセット電圧Ｖ０を生じさせる。
【００２１】
例えばＰチャネルトランジスタＭＰ１のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＰ１）とし、ＰチャネルトランジスタＭＰ２のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＰ２）とした場合、両者の比を次のようにする。
Ｗ／Ｌ（ＭＰ１）：Ｗ／Ｌ（ＭＰ２）＝１：Ａ ……（５）
【００２２】
この場合、次式に示すオフセット電圧Ｖ０がプラス入力端子およびマイナス入力端子間に発生する。
Ｖ０＝（１−√Ａ）√（２Ｉ２／β２） ……（６）
例えばＡ＝１／４の条件では、上記式（６）のオフセット電圧Ｖ０は次のようになる。
Ｖ０＝（１／２）√（２Ｉ２／β２） ……（７）
【００２３】
（方法３）差動トランジスタペアを構成する各トランジスタサイズを異ならせ、かつ、負荷トランジスタペアを構成する各トランジスタサイズを異ならせることにより、オフセット電圧Ｖ０を生じさせる。
例えばＰチャネルトランジスタＭＰ１のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＰ１）とし、ＰチャネルトランジスタＭＰ２のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＰ２）とした場合、両者の比を次のようにする。
Ｗ／Ｌ（ＭＰ１）：Ｗ／Ｌ（ＭＰ２）＝１：Ａ ……（８）
【００２４】
さらにＮチャネルトランジスタＭＮ１のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＮ１）とし、ＮチャネルトランジスタＭＮ２のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＮ２）とした場合、両者の比を次のようにする。
Ｗ／Ｌ（ＭＮ１）：Ｗ／Ｌ（ＭＮ２）＝１：Ｂ ……（９）
この方法３によれば、上記方法１および方法２より大きなオフセット電圧Ｖ０を得ることができる。
【００２５】
なお、以上のように差動トランジスタペアを構成する各トランジスタの駆動能力を非平衡とし、あるいは各負荷トランジスタの駆動能力を非平衡にすることにより電圧比較器にオフセット電圧を生じさせる技術は、例えば特許文献３に開示されている。
【００２６】
図３は制御電圧ＶＣを三角波状に変化させたときの各部の波形および状態を示す波形図である。以下、この図を参照し、本実施形態の動作を説明する。
【００２７】
制御電圧ＶＣを基準電圧Ｖ３よりも高い電圧からＶＳＳ＝０Ｖに向けて徐々に低下させたとする。この場合の動作は次のようになる。まず、制御電圧ＶＣが基準電圧Ｖ３よりも低くなり、基準電圧Ｖ３およびＶ２間の電圧になると、モード指定信号ＭＤ３がアクティブレベル(Ｈレベル）から非アクティブレベル（Ｌレベル）へと立ち下がり、ＭＤ１＝Ｈ、ＭＤ２＝Ｈ、ＭＤ３＝Ｌとなる。これによりモード制御部４０Ａは、半導体集積回路の動作モードを第３の通常動作モード（ＭＯＤＥ＝「３」）から第２の通常動作モード（ＭＯＤＥ＝「２」）へ切り換える。
【００２８】
次に制御電圧ＶＣが基準電圧Ｖ２よりも低くなり、基準電圧Ｖ２およびＶ１間の電圧になると、モード指定信号ＭＤ２がアクティブレベル(Ｈレベル）から非アクティブレベル（Ｌレベル）へと立ち下がり、ＭＤ１＝Ｈ、ＭＤ２＝Ｌ、ＭＤ３＝Ｌとなる。これによりモード制御部４０Ａは、半導体集積回路の動作モードを第２の通常動作モード（ＭＯＤＥ＝「２」）から第１の通常動作モード（ＭＯＤＥ＝「１」）へ切り換える。
【００２９】
次に制御電圧ＶＣが基準電圧Ｖ１よりも低くなり、基準電圧Ｖ１およびオフセット電圧Ｖ０間の電圧になると、モード指定信号ＭＤ１がアクティブレベル(Ｈレベル）から非アクティブレベル（Ｌレベル）へと立ち下がり、ＭＤ１＝Ｌ、ＭＤ２＝Ｌ、ＭＤ３＝Ｌとなる。これによりモード制御部４０Ａは、半導体集積回路の動作モードを第１の通常動作モード（ＭＯＤＥ＝「１」）からパワーダウンモード（ＭＯＤＥ＝「０」）へ切り換える。また、半導体集積回路がパワーダウンモードになったときに、基準電圧発生回路１０Ａは動作停止状態となって基準電圧Ｖ１〜Ｖ３の出力動作を停止し、また、電圧比較器２１Ａ〜２３Ａも動作停止状態となる。このようにして半導体集積回路は、消費電力の極めて少ない状態となる。
【００３０】
このように半導体集積回路の動作モードをパワーダウンモードとすると、以後、モード制御部４０Ａは、オフセット付き電圧比較器３０Ａの出力するパワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルへ変化するまでの間、モード指定信号ＭＤ１〜ＭＤ２を無視し、半導体集積回路の動作モードをパワーダウンモードに維持する。
【００３１】
その後、制御電圧ＶＣがさらに低下し、オフセット電圧Ｖ０を下回ると、オフセット付き電圧比較器３０Ａはパワーダウン解除信号ＭＤ０をアクティブレベルから非アクティブレベルへと変化させる。しかし、このとき半導体集積回路の動作モードはパワーダウンモードとなっているので、モード制御部４０Ａは、パワーダウン解除信号ＭＤ０の非アクティブレベルへの変化を無視する。
【００３２】
次に制御電圧ＶＣをＶＳＳ（＝０Ｖ）から基準電圧Ｖ３よりも高い電圧に向けて徐々に上昇させたとする。この場合の動作は次のようになる。まず、制御電圧ＶＣがオフセット電圧Ｖ０より高くなり、オフセット電圧Ｖ０と基準電圧Ｖ１の間の電圧になると、オフセット付き電圧比較器３０Ａはパワーダウン解除信号ＭＤ０を非アクティブレベルからアクティブレベルへと変化させる。
【００３３】
このパワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルになったとき、基準電圧発生回路１０Ａは動作可能状態となって基準電圧Ｖ１〜Ｖ３の出力動作を再開し、また、電圧比較器２１Ａ〜２３Ａも動作可能状態となる。また、モード制御部４０Ａは、このパワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルになったことを検知すると、半導体集積回路をパワーダウンモード（ＭＯＤＥ＝「０」）から抜け出させ、パワーダウンモード以外のモードへと移行させる。本実施形態では、このパワーダウンモードから抜け出るときの移行先の動作モードは第１の通常動作モード（ＭＯＤＥ＝「１」）となっている。
【００３４】
制御電圧ＶＣがさらに上昇し、基準電圧Ｖ１と基準電圧Ｖ２の間の電圧になると、モード指定信号ＭＤ１が非アクティブレベル（Ｌレベル）からアクティブレベル（Ｈレベル）に変化する。しかし、このとき半導体集積回路の動作モードは第１の通常動作モードとなっているので、モード制御部４０Ａは、モード指定信号ＭＤ１の変化を無視する。
【００３５】
制御電圧ＶＣがさらに上昇し、基準電圧Ｖ２と基準電圧Ｖ３の間の電圧になると、モード指定信号ＭＤ２が非アクティブレベル（Ｌレベル）からアクティブレベル（Ｈレベル）に変化し、ＭＤ１＝Ｈ、ＭＤ２＝Ｈ、ＭＤ３＝Ｌとなる。これによりモード制御部４０Ａは、半導体集積回路の動作モードを第１の通常動作モード（ＭＯＤＥ＝「１」）から第２の通常動作モード（ＭＯＤＥ＝「２」）へ切り換える。
【００３６】
制御電圧ＶＣがさらに上昇し、基準電圧Ｖ３を越えると、モード指定信号ＭＤ３が非アクティブレベル（Ｌレベル）からアクティブレベル（Ｈレベル）に変化し、ＭＤ１＝Ｈ、ＭＤ２＝Ｈ、ＭＤ３＝Ｈとなる。これによりモード制御部４０Ａは、半導体集積回路の動作モードを第２の通常動作モード（ＭＯＤＥ＝「２」）から第３の通常動作モード（ＭＯＤＥ＝「３」）へ切り換える。
以上が本実施形態の動作である。
【００３７】
本実施形態の特徴は、パワーダウン解除信号を発生するための電圧比較器として、基準電圧の供給が不要なオフセット付き電圧比較器３０Ａを採用した点にある。本実施形態によれば、制御電圧ＶＣがオフセット電圧Ｖ０の範囲内にあり、オフセット付き電圧比較器３０Ａがパワーダウン解除信号ＭＤ０を非アクティブレベルとしている間は、基準電圧発生回路１０Ａによる基準電圧Ｖ１〜Ｖ３の出力動作は行われない。また、電圧比較器２１Ａ〜２３Ａは動作停止状態となる。従って、パワーダウンモード時におけるモードコントロール回路１００Ａの消費電力を低くすることができる。また、本実施形態によれば、パワーダウン解除信号がアクティブレベルである状態では、基準電圧発生回路１０Ａが発生する高精度の基準電圧Ｖ１〜Ｖ３と制御電圧ＶＣとの比較によりモード切り換えが行われるので、正確で安定したモード切り換えの動作が得られる。また、本実施形態では、パワーダウン解除の閾値として、電圧比較器３０Ａのオフセット電圧Ｖ０を用いており、このオフセット電圧Ｖ０は０Ｖに接近した０．３Ｖとすることができるので、この０．３Ｖと電源電圧ＶＤＤ＝２Ｖとの間の広い電圧範囲内に互いに十分な間隔を空けて基準電圧Ｖ１〜Ｖ３を設定することができる。従って、制御電圧ＶＣに基づくモード切り換えの動作を安定したものにすることができる。また、オフセット電圧Ｖ０を０．３Ｖとした場合、パワーダウンモードを解除させるための制御電圧ＶＣを、０．３Ｖよりも僅かに高く、かつ、半導体集積回路を構成するトランジスタをＯＮさせる閾値電圧よりも低い電圧とすることが可能となる。従って、半導体集積回路内において、この制御電圧ＶＣがゲートに供給されるトランジスタが不要にＯＮになるのを防ぎ、半導体集積回路の消費電力を抑えることが可能である。また、本実施形態では、パワーダウン解除信号を発生するオフセット付き電圧比較器３０Ａとして、差動トランジスタペアの各トランジスタサイズまたは負荷トランジスタペアの各トランジスタサイズの少なくとも一方を不均衡にすることによりプラス入力端子およびマイナス入力端子間にオフセット電圧を生じさせた差動増幅器を採用している。従って、他の回路構成のものを採用する場合に比べて、オフセット付き電圧比較器３０Ａの半導体集積回路内での占有面積を小さくすることができ、また、安定したオフセット電圧が得られる。
【００３８】
＜第２実施形態＞
図４はこの発明の第２実施形態であるモードコントロール回路１００Ｂの構成を示す回路図である。上記第１実施形態では、低電位側電源線の電位ＶＳＳを接地電位０Ｖとした。これに対し、本実施形態では、高電位側電源線の電位ＶＤＤを接地電位０Ｖとしている。オフセット付き電圧比較器３０Ｂは、マイナス入力端子が高電位側電源線（ＶＤＤ）に接続され、プラス入力端子が制御電圧入力端子５０Ｂに接続されている。プラス入力端子およびマイナス入力端子間には負のオフセット電圧Ｖ０がある。オフセット付き電圧比較器３０Ｂは、制御電圧ＶＣが電圧ＶＤＤからオフセット電圧Ｖ０だけ低い電圧よりも高いときは、パワーダウン解除信号ＭＤ０を非アクティブレベル（本実施形態ではＨレベル）とし、制御電圧ＶＣが電圧ＶＤＤからオフセット電圧Ｖ０だけ低い電圧よりも低い電圧であるときには、パワーダウン解除信号ＭＤ０をアクティブレベル（本実施形態ではＬレベル）とする。
【００３９】
基準電圧発生回路１０Ｂは、パワーダウンモードへの移行により動作停止状態となって基準電圧Ｖ１〜Ｖ３の出力動作を停止し、パワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルになったときに動作可能状態となり、高電位側電源線の電位ＶＤＤと低電位側電源線の電位ＶＳＳの中間の電位を有する基準電圧Ｖ１〜Ｖ３の出力動作を開始する。電源電圧ＶＤＤ、ＶＳＳ、オフセット電圧Ｖ０、基準電圧Ｖ１〜Ｖ３の関係は、ＶＤＤ＞Ｖ０＞Ｖ１＞Ｖ２＞Ｖ３＞ＶＳＳとなっている。
【００４０】
電圧比較器２１Ｂ〜２３Ｂの各マイナス入力端子には基準電圧発生回路１０Ｂから基準電圧Ｖ１〜Ｖ３が各々与えられる。電圧比較器２１Ｂ〜２３Ｂの各プラス入力端子には制御電圧入力端子５０Ｂから制御電圧ＶＣが与えられる。そして、電圧比較器２１Ｂ〜２３Ｂは、パワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルになったときに動作可能状態となり、半導体集積回路がパワーダウンモードへ移行したときに動作停止状態となる。
【００４１】
電圧比較器２１Ｂは、制御電圧ＶＣが基準電圧Ｖ１より低いときモード指定信号ＭＤ１をアクティブレベル（この例ではＬレベル）とし、高いとき非アクティブレベル（この例ではＨレベル）とする。電圧比較器２２Ｂは、制御電圧ＶＣが基準電圧Ｖ２より低いときモード指定信号ＭＤ２をアクティブレベル（この例ではＬレベル）とし、高いとき非アクティブレベル（この例ではＨレベル）とする。電圧比較器２３Ｂは、制御電圧ＶＣが基準電圧Ｖ３より低いときモード指定信号ＭＤ３をアクティブレベル（この例ではＬレベル）とし、高いとき非アクティブレベル（この例ではＨレベル）とする。
【００４２】
モード制御部４０Ｂは、モード指定信号ＭＤ１〜ＭＤ３およびパワーダウン解除信号ＭＤ０に基づき、半導体集積回路のモード切り換えの制御を行う。
【００４３】
図５は本実施形態におけるオフセット付き電圧比較器３０Ｂの構成例を示す回路図である。このオフセット付き電圧比較器３０Ｂでは、ＮチャネルトランジスタＭＮ１およびＭＮ２により差動トランジスタペアが構成されており、この差動トランジスタペアの共通ソースと低電位側電源線（ＶＳＳ）との間に定電流源Ｃが介挿されている。ＮチャネルトランジスタＭＮ１のゲートはプラス入力端子となっており、ＮチャネルトランジスタＭＮ２のゲートはマイナス入力端子となっている。また、このオフセット付き電圧比較器３０Ｂでは、ＰチャネルトランジスタＭＰ１およびＭＰ２が負荷トランジスタペアを構成している。そして、ＰチャネルトランジスタＭＰ２とＮチャネルトランジスタＭＮ２のドレイン同士の接続点がパワーダウン解除信号ＭＤ０を出力する出力端子となっている。
プラス入力端子およびマイナス入力端子間にオフセット電圧を発生させる方法は、上記第１実施形態において説明した方法と同様である。
【００４４】
図６は制御電圧ＶＣを三角波状に変化させたときの各部の波形および状態を示す波形図である。上記第１実施形態と異なり、本実施形態では、制御電圧ＶＣが低電位側電源電圧ＶＳＳから高電位側電源電圧ＶＤＤに近づくのに従って、動作モードが第３の通常動作モード（ＭＯＤＥ＝「３」）→第２の通常動作モード（ＭＯＤＥ＝「２」）→第１の通常動作モード（ＭＯＤＥ＝「１」）→パワーダウンモード（ＭＯＤＥ＝「０」）と切り換わる。また、本実施形態では、モード指定信号ＭＤ１〜ＭＤ３およびパワーダウン解除信号ＭＤ０がハイアクティブからローアクティブに変わっている。これらの点を除けば、本実施形態の動作は上記第１実施形態のもの（図３）と同様である。
本実施形態においても上記第１実施形態と同様な効果が得られる。
【００４５】
＜他の実施形態＞
以上、この発明の第１および第２実施形態を説明したが、この発明には、他にも各種の実施形態が考えられる。例えば次の通りである。
【００４６】
（１）上記第１および第２実施形態では、半導体集積回路がパワーダウンモードに移行したときに、基準電圧発生回路１０Ａまたは１０Ｂによる基準電圧の出力動作を停止させたが、図３および図６に破線で示すように、パワーダウン解除信号ＭＤ０が非アクティブレベルになったときに基準電圧発生回路１０Ａまたは１０Ｂによる基準電圧の出力動作を停止させてもよい。
【００４７】
（２）上記第１および第２実施形態では、オフセット付き電圧比較器３０Ａおよび３０Ｂの出力信号をパワーダウン解除信号ＭＤ０として使用した。しかし、オフセット付き電圧比較器３０Ａおよび３０Ｂの出力信号は、基準電圧発生回路１０Ａまたは１０Ｂによる基準電圧の出力動作を行わせるか停止させるかの切り換えのみに使用し、半導体集積回路をパワーダウンモードに移行させるかパワーダウンモードから抜け出させるかは、例えばモード指定信号ＭＤ１により切り換えるようにしてもよい。
【００４８】
（３）上記第１実施形態では、半導体集積回路をパワーダウンモードへ移行させるための制御電圧ＶＣの閾値である基準電圧Ｖ１と、パワーダウンモードから抜け出させるための制御電圧ＶＣの閾値である基準電圧Ｖ０との関係がＶ１＞Ｖ０となっていたが、これらの基準電圧の大小関係を逆にし、Ｖ１＜Ｖ０としてもよい。上記第２実施形態についても同様である。
【００４９】
（４）上記第１および第２実施形態においてモード制御部４０Ａおよび４０Ｂは、パワーダウン解除信号ＭＤ０、モード指定信号ＭＤ１〜ＭＤ３の立ち上がりエッジや立ち下がりエッジを検出して半導体集積回路のモード遷移を行わせたが、パワーダウン解除信号ＭＤ０、モード指定信号ＭＤ１〜ＭＤ３の各レベルの組み合わせに応じて半導体集積回路のモードを設定するようにしてもよい。
【００５０】
（５）上記第１および第２実施形態では、オフセット付き電圧比較器３０Ａおよび３０Ｂのオフセット電圧Ｖ０を０．３Ｖとしたが、これはあくまでも一例であり、オフセット電圧Ｖ０を０．３Ｖ以外の電圧値としてもよい。
【００５１】
（６）上記各実施形態におけるモードコントロール回路は、半導体集積回路の外部から入力される電圧を制御電圧としたが、この発明は、半導体集積回路の内部において発生する電圧や、半導体集積回路の外部に出力する電圧を制御電圧とするモードコントロール回路にも適用可能である。
【符号の説明】
【００５２】
１０Ａ，１０Ｂ……基準電圧発生回路、２１Ａ〜２３Ａ，２１Ｂ〜２３Ｂ……電圧比較器、３０Ａ，３０Ｂ……オフセット付き電圧比較器、４０Ａ，４０Ｂ……モード制御部、５０Ａ，５０Ｂ……制御電圧入力端子、１００Ａ，１００Ｂ……モードコントロール回路。
【技術分野】
【０００１】
この発明は、半導体集積回路の動作モードの切り換え制御を行うモードコントロール回路に関する。
【背景技術】
【０００２】
外部から半導体集積回路に与えられる制御電圧あるいは半導体集積回路内において発生する制御電圧に応じて半導体集積回路の動作モードを切り換えるモードコントロール回路が知られている。例えば特許文献１は、半導体集積回路から出力する信号を制御電圧とし、この出力信号のレベルに応じて動作モードを切り換える回路を開示している。また、特許文献２は、電池の充電電圧を制御電圧とし、この制御電圧に応じて、電池に対する充電動作のモードを切り換える回路を開示している。この他、モードコントロール回路には、外部の装置から半導体集積回路に入力される制御電圧に応じて、半導体集積回路の動作モードを切り換える回路がある。この種のモードコントロール回路では、制御電圧に応じてモード切り換えを行うために、制御電圧を１または複数種類の基準電圧と比較する。例えば半導体集積回路が４種類の動作モードを有しているとする。この場合、モードコントロール回路は３種類の基準電圧Ｖ１、Ｖ２、Ｖ３（この例ではＶ１＜Ｖ２＜Ｖ３とする）を発生し、制御電圧ＶＣを基準電圧Ｖ１、Ｖ２、Ｖ３の各々と比較する。そして、例えば制御電圧ＶＣが基準電圧Ｖ１より低い場合は半導体集積回路を第１の動作モードとし、基準電圧Ｖ１およびＶ２の間の電圧であるときは第２の動作モードとし、基準電圧Ｖ２およびＶ３の間の電圧であるときは第３の動作モードとし、基準電圧Ｖ３より高い場合は第４の動作モードとするのである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−９９３５６号公報
【特許文献２】特開２００９−６５７７２号公報
【特許文献３】特開２００４−７２６８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体集積回路の中には、例えば半導体集積回路内の殆どの回路へのクロック供給を断つ等してそれらの回路の動作を停止させ、半導体集積回路全体の消費電力を減らすパワーダウンモードを備えたものが多い。従来、この種のパワーダウンモードを含む複数種類の動作モードを備えた半導体集積回路に対して上記モードコントロール回路を適用した場合に、パワーダウンモード時の半導体集積回路の消費電力を十分に減らすことが困難であるという問題があった。すなわち、半導体集積回路に設けられたモードコントロール回路は、半導体集積回路がパワーダウンモードとなった状態においても、制御電圧と比較するための基準電圧を発生する回路が電力を消費するため、パワーダウンモードにおける半導体集積回路の消費電力を十分に低下させるのが困難なのである。
【０００５】
この発明は、以上説明した事情に鑑みてなされたものであり、半導体集積回路がパワーダウンモードとなったときの消費電力を少なくすることができるモードコントロール回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
好ましい態様において、この発明によるモードコントロール回路は、制御電圧に応じて、半導体集積回路の動作モードを切り換えるモードコントロール回路において、前記半導体集積回路に電源電圧を供給する高電位側電源線および低電位側電源線の各電位の中間の電位を各々有する１または複数種類の基準電圧を出力する基準電圧発生手段と、前記半導体集積回路の動作モードをパワーダウンモードを含む複数種類の動作モードのいずれかに切り換える１または複数のモード指定信号を出力する手段であって、前記制御電圧を前記基準電圧発生手段が出力する１または複数種類の基準電圧の各々と比較することにより前記１または複数のモード指定信号を出力する１または複数の電圧比較器と、前記制御電圧が与えられる第１の入力端子と、前記低電位側電源線または前記高電位側電源線の一方に接続された第２の入力端子とを有し、前記第１および第２の入力端子間にオフセット電圧を有しており、前記第２の入力端子の入力電圧に対する前記第１の入力端子の入力電圧の隔たりが前記オフセット電圧以内であるときは出力信号を非アクティブレベルとし、前記第１の入力端子の入力電圧が前記第２の入力端子の入力電圧から前記低電位側電源線または前記高電位側電源線の他方の電位に向けて前記オフセット電圧以上変位したときに出力信号を非アクティブレベルからアクティブレベルに変化させるオフセット付き電圧比較器とを具備し、前記基準電圧発生手段は、前記オフセット付き電圧比較器の出力信号がアクティブレベルになったとき、前記１または複数種類の基準電圧を出力する動作を開始し、前記半導体集積回路がパワーダウンモードへ移行したとき、前記１または複数種類の基準電圧を出力する動作を停止する。
【０００７】
他の好ましい態様では、前記基準電圧発生手段は、前記オフセット付き電圧比較器の出力信号がアクティブレベルになったとき、前記１または複数種類の基準電圧を出力する動作を開始し、前記オフセット付き電圧比較器の出力信号が非アクティブレベルになったとき、前記１または複数種類の基準電圧を出力する動作を停止する。
【０００８】
この発明によるモードコントロール回路によれば、半導体集積回路がパワーダウンモードに移行してからオフセット付き電圧比較器の出力信号がアクティブレベルになるまでの間あるいはオフセット付き電圧比較器が出力信号を非アクティブレベルに維持している間、基準電圧発生手段は動作せず、１または複数の基準電圧の出力を行わない。従って、パワーダウンモード時におけるモードコントロール回路の消費電力を低くすることができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の第１実施形態であるモードコントロール回路の構成を示す回路図である。
【図２】同モードコントロール回路に好適なオフセット付き電圧比較器の構成例を示す回路図である。
【図３】同モードコントロール回路の各部の波形を示す波形図である。
【図４】この発明の第２実施形態であるモードコントロール回路の構成を示す回路図である。
【図５】同モードコントロール回路に好適なオフセット付き電圧比較器の構成例を示す回路図である。
【図６】同モードコントロール回路の各部の波形を示す波形図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照し、この発明の一実施形態について説明する。
＜第１実施形態＞
図１はこの発明の第１実施形態であるモードコントロール回路１００Ａの構成を示す回路図である。このモードコントロール回路１００Ａは、パワーダウンモードとパワーダウンモードでない第１〜第３の通常動作モードとを有する半導体集積回路に設けられている。本実施形態によるモードコントロール回路１００Ａは、半導体集積回路の制御電圧入力端子５０Ａに与えられる制御電圧ＶＣに応じて、同半導体集積回路の動作モードを切り換えるものである。
【００１１】
図１に示すように、モードコントロール回路１００Ａは、基準電圧発生回路１０Ａと、電圧比較器２１Ａ〜２３Ａと、オフセット付き電圧比較器３０Ａと、モード制御部４０Ａとを有する。これらの各回路は、図示しない高電位側電源線および低電位側電源線を介して電源電圧の供給を受けて動作する。本実施形態では、低電位側電源線の電位ＶＳＳは接地電位０Ｖとなっており、高電位側電源線の電位ＶＤＤは接地電位より高い電位となっている。
【００１２】
オフセット付き電圧比較器３０Ａは、マイナス入力端子が低電位側電源線（ＶＳＳ）に接続されており、プラス入力端子が制御電圧入力端子５０Ａに接続されている。このオフセット付き電圧比較器３０Ａは、プラス入力端子とマイナス入力端子との間にオフセット電圧Ｖ０を有しており、プラス入力端子に与えられる制御電圧ＶＣがマイナス入力端子に対する電圧ＶＳＳ（＝０Ｖ）からオフセット電圧Ｖ０だけ上昇した電圧（すなわち、Ｖ０）よりも高いとき、アクティブレベル（この例ではＨレベル）のパワーダウン解除信号ＭＤ０を出力し、そうでないときは非アクティブレベル（この例ではＬレベル）のパワーダウン解除信号ＭＤ０を出力する。このパワーダウン解除信号ＭＤ０は、パワーダウンモードにある半導体集積回路をパワーダウンモードから抜け出させる信号である。
【００１３】
基準電圧発生回路１０Ａは、バンドギャップリファレンス等の基準電圧源を利用して、高精度の基準電圧Ｖ１〜Ｖ３を発生する回路である。基準電圧発生回路１０Ａは、パワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルになったときに動作可能状態となり、半導体集積回路がパワーダウンモードへ移行したときに動作停止状態となる。動作可能状態において、基準電圧発生回路１０Ａは、高電位側電源電位ＶＤＤおよび低電位側電源電位ＶＳＳの中間の電位を各々有する基準電圧Ｖ１、Ｖ２、Ｖ３を各々出力する。ここで、電源電位ＶＤＤ、ＶＳＳ、基準電圧Ｖ１〜Ｖ３および上述したオフセット電圧Ｖ０の大小関係は、ＶＳＳ＜Ｖ０＜Ｖ１＜Ｖ２＜Ｖ３＜ＶＤＤとなっている。一例として、電源電圧ＶＤＤは２Ｖ、オフセット電圧Ｖ０は０．３Ｖである。動作停止状態では、基準電圧発生回路１０Ａを構成する基準電圧源あるいはトランジスタはＯＦＦに固定され、基準電圧発生回路１０Ａによる基準電圧Ｖ１〜Ｖ３の出力が行われない。この動作停止状態は、極めて消費電力の低い状態となる。
【００１４】
電圧比較器２１Ａ〜２３Ａの各プラス入力端子には制御電圧入力端子５０Ａから制御電圧ＶＣが与えられる。また、電圧比較器２１Ａ〜２３Ａの各マイナス入力端子には基準電圧発生回路１０Ａから基準電圧Ｖ１〜Ｖ３が各々与えられる。これらの電圧比較器２１Ａ〜２３Ａは、パワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルになったときに動作可能状態となり、この動作可能状態において各々のプラス入力端子に対する入力電圧とマイナス入力端子に対する入力電圧の比較結果をモード指定信号ＭＤ１〜ＭＤ３として各々出力する。さらに詳述すると、電圧比較器２１Ａは、制御電圧ＶＣが基準電圧Ｖ１よりも高い場合はアクティブレベル（この例ではＨレベル）、そうでない場合は非アクティブレベル（この例ではＬレベル）のモード指定信号ＭＤ１を出力し、電圧比較器２２Ａは、制御電圧ＶＣが基準電圧Ｖ２よりも高い場合はアクティブレベル、そうでない場合は非アクティブレベルのモード指定信号ＭＤ２を出力し、電圧比較器２３Ａは、制御電圧ＶＣが基準電圧Ｖ３よりも高い場合はアクティブレベル、そうでない場合は非アクティブレベルのモード指定信号ＭＤ３を出力する。また、半導体集積回路がパワーダウンモードへ移行することにより、電圧比較器２１Ａ〜２３Ａは消費電力が極めて少ない動作停止状態となる。この動作停止状態では、電圧比較器２１Ａ〜２３Ａを構成する各定電流源がＯＦＦとされ、あるいは各トランジスタがＯＦＦに固定され、電圧比較器２１Ａ〜２３Ａは、電圧比較器として動作しない。
【００１５】
モード制御部４０Ａは、オフセット付き電圧比較器３０Ａが出力するパワーダウン解除信号ＭＤ０、電圧比較器２１Ａ〜２３Ａが出力するモード指定信号ＭＤ１〜ＭＤ３に基づき、半導体集積回路のモード切り換えの制御を行う回路である。なお、このモード切り換えについては、説明の重複を避けるため、本実施形態の動作説明において詳細を明らかにする。
【００１６】
次にオフセット付き電圧比較器３０Ａの詳細について説明する。図２はオフセット付き電圧比較器３０Ａの構成例を示す回路図である。一般的な電圧比較器と同様、オフセット付き電圧比較器３０Ａは、２個のＰチャネルＭＯＳ電界効果トランジスタ（以下、単にＰチャネルトランジスタという）ＭＰ１およびＭＰ２と、２個のＮチャネルＭＯＳ電界効果トランジスタ（以下、単にＮチャネルトランジスタという）ＭＮ１およびＭＮ２と、定電流源Ｃとにより構成された差動増幅器である。ここで、ＰチャネルトランジスタＭＰ１およびＭＰ２は、差動トランジスタペアを構成しており、各々のソースが共通接続され、この共通接続点と高電位側電源線（ＶＤＤ）との間に定電流源Ｃが介挿されている。そして、ＰチャネルトランジスタＭＰ１のゲートは、オフセット付き電圧比較器３０Ａのプラス入力端子となっており、制御電圧ＶＣが与えられる。また、ＰチャネルトランジスタＭＰ２のゲートは、オフセット付き電圧比較器３０Ａのマイナス入力端子となっており、低電位側電源線（ＶＳＳ＝０Ｖ）に接続されている。ＮチャネルトランジスタＭＮ１およびＭＮ２は、負荷トランジスタペアを構成し、かつ、カレントミラーを構成している。さらに詳述すると、ＮチャネルトランジスタＭＮ１およびＭＮ２の各ドレインは、ＰチャネルトランジスタＭＰ１およびＭＰ２の各ドレインと接続され、ＮチャネルトランジスタＭＮ１およびＭＮ２の各ソースは低電位側電源線（ＶＳＳ）に接続され、ＮチャネルトランジスタＭＮ１およびＭＮ２の各ゲートは、ＰチャネルトランジスタＭＰ１およびＮチャネルトランジスタＭＮ１のドレイン同士の接続点に接続されている。そして、ＰチャネルトランジスタＭＰ２とＮチャネルトランジスタＭＮ２のドレイン同士の接続点がパワーダウン解除信号ＭＤ０を出力する出力端子となっている。
【００１７】
このような構成において、本実施形態では、次のいずれかの方法によりプラス入力端子およびマイナス入力端子間にオフセット電圧Ｖ０を生じさせる。
（方法１）差動トランジスタペアを構成する各トランジスタサイズを同じにする一方、負荷トランジスタペアを構成する各トランジスタサイズを不均衡にし、負荷トランジスタＭＮ１およびＭＮ２に流す電流に差を持たせることによりオフセット電圧Ｖ０を生じさせる。
【００１８】
例えばＮチャネルトランジスタＭＮ１のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＮ１）とし、ＮチャネルトランジスタＭＮ２のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＮ２）とした場合、両者の比を次のようにする。
Ｗ／Ｌ（ＭＮ１）：Ｗ／Ｌ（ＭＮ２）＝１：Ａ ……（１）
【００１９】
この場合、次式に示すオフセット電圧Ｖ０がプラス入力端子およびマイナス入力端子間に発生する。
Ｖ０＝（１−１／√Ａ）√（２Ｉ２／β２） ……（２）
ここで、Ｉ２はＰチャネルトランジスタＭＰ２のドレイン電流である。また、β２はＰチャネルトランジスタＰ２の駆動能力を示すβ値であり、ＰチャネルトランジスタＰ２のソースおよびドレイン間のキャリアの移動度をμ、ゲート酸化膜厚をＣｏｘ、チャネル幅をＷ、チャネル長をＬとした場合、次式により与えられる。
β２＝μＣｏｘＷ／Ｌ ……（３）
例えばＡ＝４の条件では、上記式（２）のオフセット電圧Ｖ０は次のようになる。
Ｖ０＝（１／２）√（２Ｉ２／β２） ……（４）
【００２０】
（方法２）負荷トランジスタペアを構成する各トランジスタサイズを同じにする一方、差動トランジスタペアを構成する各トランジスタサイズを不均衡にし、各トランジスタＭＰ１およびＭＰ２に流す電流に差を持たせることによりオフセット電圧Ｖ０を生じさせる。
【００２１】
例えばＰチャネルトランジスタＭＰ１のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＰ１）とし、ＰチャネルトランジスタＭＰ２のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＰ２）とした場合、両者の比を次のようにする。
Ｗ／Ｌ（ＭＰ１）：Ｗ／Ｌ（ＭＰ２）＝１：Ａ ……（５）
【００２２】
この場合、次式に示すオフセット電圧Ｖ０がプラス入力端子およびマイナス入力端子間に発生する。
Ｖ０＝（１−√Ａ）√（２Ｉ２／β２） ……（６）
例えばＡ＝１／４の条件では、上記式（６）のオフセット電圧Ｖ０は次のようになる。
Ｖ０＝（１／２）√（２Ｉ２／β２） ……（７）
【００２３】
（方法３）差動トランジスタペアを構成する各トランジスタサイズを異ならせ、かつ、負荷トランジスタペアを構成する各トランジスタサイズを異ならせることにより、オフセット電圧Ｖ０を生じさせる。
例えばＰチャネルトランジスタＭＰ１のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＰ１）とし、ＰチャネルトランジスタＭＰ２のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＰ２）とした場合、両者の比を次のようにする。
Ｗ／Ｌ（ＭＰ１）：Ｗ／Ｌ（ＭＰ２）＝１：Ａ ……（８）
【００２４】
さらにＮチャネルトランジスタＭＮ１のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＮ１）とし、ＮチャネルトランジスタＭＮ２のチャネル幅とチャネル長の比をＷ／Ｌ（ＭＮ２）とした場合、両者の比を次のようにする。
Ｗ／Ｌ（ＭＮ１）：Ｗ／Ｌ（ＭＮ２）＝１：Ｂ ……（９）
この方法３によれば、上記方法１および方法２より大きなオフセット電圧Ｖ０を得ることができる。
【００２５】
なお、以上のように差動トランジスタペアを構成する各トランジスタの駆動能力を非平衡とし、あるいは各負荷トランジスタの駆動能力を非平衡にすることにより電圧比較器にオフセット電圧を生じさせる技術は、例えば特許文献３に開示されている。
【００２６】
図３は制御電圧ＶＣを三角波状に変化させたときの各部の波形および状態を示す波形図である。以下、この図を参照し、本実施形態の動作を説明する。
【００２７】
制御電圧ＶＣを基準電圧Ｖ３よりも高い電圧からＶＳＳ＝０Ｖに向けて徐々に低下させたとする。この場合の動作は次のようになる。まず、制御電圧ＶＣが基準電圧Ｖ３よりも低くなり、基準電圧Ｖ３およびＶ２間の電圧になると、モード指定信号ＭＤ３がアクティブレベル(Ｈレベル）から非アクティブレベル（Ｌレベル）へと立ち下がり、ＭＤ１＝Ｈ、ＭＤ２＝Ｈ、ＭＤ３＝Ｌとなる。これによりモード制御部４０Ａは、半導体集積回路の動作モードを第３の通常動作モード（ＭＯＤＥ＝「３」）から第２の通常動作モード（ＭＯＤＥ＝「２」）へ切り換える。
【００２８】
次に制御電圧ＶＣが基準電圧Ｖ２よりも低くなり、基準電圧Ｖ２およびＶ１間の電圧になると、モード指定信号ＭＤ２がアクティブレベル(Ｈレベル）から非アクティブレベル（Ｌレベル）へと立ち下がり、ＭＤ１＝Ｈ、ＭＤ２＝Ｌ、ＭＤ３＝Ｌとなる。これによりモード制御部４０Ａは、半導体集積回路の動作モードを第２の通常動作モード（ＭＯＤＥ＝「２」）から第１の通常動作モード（ＭＯＤＥ＝「１」）へ切り換える。
【００２９】
次に制御電圧ＶＣが基準電圧Ｖ１よりも低くなり、基準電圧Ｖ１およびオフセット電圧Ｖ０間の電圧になると、モード指定信号ＭＤ１がアクティブレベル(Ｈレベル）から非アクティブレベル（Ｌレベル）へと立ち下がり、ＭＤ１＝Ｌ、ＭＤ２＝Ｌ、ＭＤ３＝Ｌとなる。これによりモード制御部４０Ａは、半導体集積回路の動作モードを第１の通常動作モード（ＭＯＤＥ＝「１」）からパワーダウンモード（ＭＯＤＥ＝「０」）へ切り換える。また、半導体集積回路がパワーダウンモードになったときに、基準電圧発生回路１０Ａは動作停止状態となって基準電圧Ｖ１〜Ｖ３の出力動作を停止し、また、電圧比較器２１Ａ〜２３Ａも動作停止状態となる。このようにして半導体集積回路は、消費電力の極めて少ない状態となる。
【００３０】
このように半導体集積回路の動作モードをパワーダウンモードとすると、以後、モード制御部４０Ａは、オフセット付き電圧比較器３０Ａの出力するパワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルへ変化するまでの間、モード指定信号ＭＤ１〜ＭＤ２を無視し、半導体集積回路の動作モードをパワーダウンモードに維持する。
【００３１】
その後、制御電圧ＶＣがさらに低下し、オフセット電圧Ｖ０を下回ると、オフセット付き電圧比較器３０Ａはパワーダウン解除信号ＭＤ０をアクティブレベルから非アクティブレベルへと変化させる。しかし、このとき半導体集積回路の動作モードはパワーダウンモードとなっているので、モード制御部４０Ａは、パワーダウン解除信号ＭＤ０の非アクティブレベルへの変化を無視する。
【００３２】
次に制御電圧ＶＣをＶＳＳ（＝０Ｖ）から基準電圧Ｖ３よりも高い電圧に向けて徐々に上昇させたとする。この場合の動作は次のようになる。まず、制御電圧ＶＣがオフセット電圧Ｖ０より高くなり、オフセット電圧Ｖ０と基準電圧Ｖ１の間の電圧になると、オフセット付き電圧比較器３０Ａはパワーダウン解除信号ＭＤ０を非アクティブレベルからアクティブレベルへと変化させる。
【００３３】
このパワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルになったとき、基準電圧発生回路１０Ａは動作可能状態となって基準電圧Ｖ１〜Ｖ３の出力動作を再開し、また、電圧比較器２１Ａ〜２３Ａも動作可能状態となる。また、モード制御部４０Ａは、このパワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルになったことを検知すると、半導体集積回路をパワーダウンモード（ＭＯＤＥ＝「０」）から抜け出させ、パワーダウンモード以外のモードへと移行させる。本実施形態では、このパワーダウンモードから抜け出るときの移行先の動作モードは第１の通常動作モード（ＭＯＤＥ＝「１」）となっている。
【００３４】
制御電圧ＶＣがさらに上昇し、基準電圧Ｖ１と基準電圧Ｖ２の間の電圧になると、モード指定信号ＭＤ１が非アクティブレベル（Ｌレベル）からアクティブレベル（Ｈレベル）に変化する。しかし、このとき半導体集積回路の動作モードは第１の通常動作モードとなっているので、モード制御部４０Ａは、モード指定信号ＭＤ１の変化を無視する。
【００３５】
制御電圧ＶＣがさらに上昇し、基準電圧Ｖ２と基準電圧Ｖ３の間の電圧になると、モード指定信号ＭＤ２が非アクティブレベル（Ｌレベル）からアクティブレベル（Ｈレベル）に変化し、ＭＤ１＝Ｈ、ＭＤ２＝Ｈ、ＭＤ３＝Ｌとなる。これによりモード制御部４０Ａは、半導体集積回路の動作モードを第１の通常動作モード（ＭＯＤＥ＝「１」）から第２の通常動作モード（ＭＯＤＥ＝「２」）へ切り換える。
【００３６】
制御電圧ＶＣがさらに上昇し、基準電圧Ｖ３を越えると、モード指定信号ＭＤ３が非アクティブレベル（Ｌレベル）からアクティブレベル（Ｈレベル）に変化し、ＭＤ１＝Ｈ、ＭＤ２＝Ｈ、ＭＤ３＝Ｈとなる。これによりモード制御部４０Ａは、半導体集積回路の動作モードを第２の通常動作モード（ＭＯＤＥ＝「２」）から第３の通常動作モード（ＭＯＤＥ＝「３」）へ切り換える。
以上が本実施形態の動作である。
【００３７】
本実施形態の特徴は、パワーダウン解除信号を発生するための電圧比較器として、基準電圧の供給が不要なオフセット付き電圧比較器３０Ａを採用した点にある。本実施形態によれば、制御電圧ＶＣがオフセット電圧Ｖ０の範囲内にあり、オフセット付き電圧比較器３０Ａがパワーダウン解除信号ＭＤ０を非アクティブレベルとしている間は、基準電圧発生回路１０Ａによる基準電圧Ｖ１〜Ｖ３の出力動作は行われない。また、電圧比較器２１Ａ〜２３Ａは動作停止状態となる。従って、パワーダウンモード時におけるモードコントロール回路１００Ａの消費電力を低くすることができる。また、本実施形態によれば、パワーダウン解除信号がアクティブレベルである状態では、基準電圧発生回路１０Ａが発生する高精度の基準電圧Ｖ１〜Ｖ３と制御電圧ＶＣとの比較によりモード切り換えが行われるので、正確で安定したモード切り換えの動作が得られる。また、本実施形態では、パワーダウン解除の閾値として、電圧比較器３０Ａのオフセット電圧Ｖ０を用いており、このオフセット電圧Ｖ０は０Ｖに接近した０．３Ｖとすることができるので、この０．３Ｖと電源電圧ＶＤＤ＝２Ｖとの間の広い電圧範囲内に互いに十分な間隔を空けて基準電圧Ｖ１〜Ｖ３を設定することができる。従って、制御電圧ＶＣに基づくモード切り換えの動作を安定したものにすることができる。また、オフセット電圧Ｖ０を０．３Ｖとした場合、パワーダウンモードを解除させるための制御電圧ＶＣを、０．３Ｖよりも僅かに高く、かつ、半導体集積回路を構成するトランジスタをＯＮさせる閾値電圧よりも低い電圧とすることが可能となる。従って、半導体集積回路内において、この制御電圧ＶＣがゲートに供給されるトランジスタが不要にＯＮになるのを防ぎ、半導体集積回路の消費電力を抑えることが可能である。また、本実施形態では、パワーダウン解除信号を発生するオフセット付き電圧比較器３０Ａとして、差動トランジスタペアの各トランジスタサイズまたは負荷トランジスタペアの各トランジスタサイズの少なくとも一方を不均衡にすることによりプラス入力端子およびマイナス入力端子間にオフセット電圧を生じさせた差動増幅器を採用している。従って、他の回路構成のものを採用する場合に比べて、オフセット付き電圧比較器３０Ａの半導体集積回路内での占有面積を小さくすることができ、また、安定したオフセット電圧が得られる。
【００３８】
＜第２実施形態＞
図４はこの発明の第２実施形態であるモードコントロール回路１００Ｂの構成を示す回路図である。上記第１実施形態では、低電位側電源線の電位ＶＳＳを接地電位０Ｖとした。これに対し、本実施形態では、高電位側電源線の電位ＶＤＤを接地電位０Ｖとしている。オフセット付き電圧比較器３０Ｂは、マイナス入力端子が高電位側電源線（ＶＤＤ）に接続され、プラス入力端子が制御電圧入力端子５０Ｂに接続されている。プラス入力端子およびマイナス入力端子間には負のオフセット電圧Ｖ０がある。オフセット付き電圧比較器３０Ｂは、制御電圧ＶＣが電圧ＶＤＤからオフセット電圧Ｖ０だけ低い電圧よりも高いときは、パワーダウン解除信号ＭＤ０を非アクティブレベル（本実施形態ではＨレベル）とし、制御電圧ＶＣが電圧ＶＤＤからオフセット電圧Ｖ０だけ低い電圧よりも低い電圧であるときには、パワーダウン解除信号ＭＤ０をアクティブレベル（本実施形態ではＬレベル）とする。
【００３９】
基準電圧発生回路１０Ｂは、パワーダウンモードへの移行により動作停止状態となって基準電圧Ｖ１〜Ｖ３の出力動作を停止し、パワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルになったときに動作可能状態となり、高電位側電源線の電位ＶＤＤと低電位側電源線の電位ＶＳＳの中間の電位を有する基準電圧Ｖ１〜Ｖ３の出力動作を開始する。電源電圧ＶＤＤ、ＶＳＳ、オフセット電圧Ｖ０、基準電圧Ｖ１〜Ｖ３の関係は、ＶＤＤ＞Ｖ０＞Ｖ１＞Ｖ２＞Ｖ３＞ＶＳＳとなっている。
【００４０】
電圧比較器２１Ｂ〜２３Ｂの各マイナス入力端子には基準電圧発生回路１０Ｂから基準電圧Ｖ１〜Ｖ３が各々与えられる。電圧比較器２１Ｂ〜２３Ｂの各プラス入力端子には制御電圧入力端子５０Ｂから制御電圧ＶＣが与えられる。そして、電圧比較器２１Ｂ〜２３Ｂは、パワーダウン解除信号ＭＤ０が非アクティブレベルからアクティブレベルになったときに動作可能状態となり、半導体集積回路がパワーダウンモードへ移行したときに動作停止状態となる。
【００４１】
電圧比較器２１Ｂは、制御電圧ＶＣが基準電圧Ｖ１より低いときモード指定信号ＭＤ１をアクティブレベル（この例ではＬレベル）とし、高いとき非アクティブレベル（この例ではＨレベル）とする。電圧比較器２２Ｂは、制御電圧ＶＣが基準電圧Ｖ２より低いときモード指定信号ＭＤ２をアクティブレベル（この例ではＬレベル）とし、高いとき非アクティブレベル（この例ではＨレベル）とする。電圧比較器２３Ｂは、制御電圧ＶＣが基準電圧Ｖ３より低いときモード指定信号ＭＤ３をアクティブレベル（この例ではＬレベル）とし、高いとき非アクティブレベル（この例ではＨレベル）とする。
【００４２】
モード制御部４０Ｂは、モード指定信号ＭＤ１〜ＭＤ３およびパワーダウン解除信号ＭＤ０に基づき、半導体集積回路のモード切り換えの制御を行う。
【００４３】
図５は本実施形態におけるオフセット付き電圧比較器３０Ｂの構成例を示す回路図である。このオフセット付き電圧比較器３０Ｂでは、ＮチャネルトランジスタＭＮ１およびＭＮ２により差動トランジスタペアが構成されており、この差動トランジスタペアの共通ソースと低電位側電源線（ＶＳＳ）との間に定電流源Ｃが介挿されている。ＮチャネルトランジスタＭＮ１のゲートはプラス入力端子となっており、ＮチャネルトランジスタＭＮ２のゲートはマイナス入力端子となっている。また、このオフセット付き電圧比較器３０Ｂでは、ＰチャネルトランジスタＭＰ１およびＭＰ２が負荷トランジスタペアを構成している。そして、ＰチャネルトランジスタＭＰ２とＮチャネルトランジスタＭＮ２のドレイン同士の接続点がパワーダウン解除信号ＭＤ０を出力する出力端子となっている。
プラス入力端子およびマイナス入力端子間にオフセット電圧を発生させる方法は、上記第１実施形態において説明した方法と同様である。
【００４４】
図６は制御電圧ＶＣを三角波状に変化させたときの各部の波形および状態を示す波形図である。上記第１実施形態と異なり、本実施形態では、制御電圧ＶＣが低電位側電源電圧ＶＳＳから高電位側電源電圧ＶＤＤに近づくのに従って、動作モードが第３の通常動作モード（ＭＯＤＥ＝「３」）→第２の通常動作モード（ＭＯＤＥ＝「２」）→第１の通常動作モード（ＭＯＤＥ＝「１」）→パワーダウンモード（ＭＯＤＥ＝「０」）と切り換わる。また、本実施形態では、モード指定信号ＭＤ１〜ＭＤ３およびパワーダウン解除信号ＭＤ０がハイアクティブからローアクティブに変わっている。これらの点を除けば、本実施形態の動作は上記第１実施形態のもの（図３）と同様である。
本実施形態においても上記第１実施形態と同様な効果が得られる。
【００４５】
＜他の実施形態＞
以上、この発明の第１および第２実施形態を説明したが、この発明には、他にも各種の実施形態が考えられる。例えば次の通りである。
【００４６】
（１）上記第１および第２実施形態では、半導体集積回路がパワーダウンモードに移行したときに、基準電圧発生回路１０Ａまたは１０Ｂによる基準電圧の出力動作を停止させたが、図３および図６に破線で示すように、パワーダウン解除信号ＭＤ０が非アクティブレベルになったときに基準電圧発生回路１０Ａまたは１０Ｂによる基準電圧の出力動作を停止させてもよい。
【００４７】
（２）上記第１および第２実施形態では、オフセット付き電圧比較器３０Ａおよび３０Ｂの出力信号をパワーダウン解除信号ＭＤ０として使用した。しかし、オフセット付き電圧比較器３０Ａおよび３０Ｂの出力信号は、基準電圧発生回路１０Ａまたは１０Ｂによる基準電圧の出力動作を行わせるか停止させるかの切り換えのみに使用し、半導体集積回路をパワーダウンモードに移行させるかパワーダウンモードから抜け出させるかは、例えばモード指定信号ＭＤ１により切り換えるようにしてもよい。
【００４８】
（３）上記第１実施形態では、半導体集積回路をパワーダウンモードへ移行させるための制御電圧ＶＣの閾値である基準電圧Ｖ１と、パワーダウンモードから抜け出させるための制御電圧ＶＣの閾値である基準電圧Ｖ０との関係がＶ１＞Ｖ０となっていたが、これらの基準電圧の大小関係を逆にし、Ｖ１＜Ｖ０としてもよい。上記第２実施形態についても同様である。
【００４９】
（４）上記第１および第２実施形態においてモード制御部４０Ａおよび４０Ｂは、パワーダウン解除信号ＭＤ０、モード指定信号ＭＤ１〜ＭＤ３の立ち上がりエッジや立ち下がりエッジを検出して半導体集積回路のモード遷移を行わせたが、パワーダウン解除信号ＭＤ０、モード指定信号ＭＤ１〜ＭＤ３の各レベルの組み合わせに応じて半導体集積回路のモードを設定するようにしてもよい。
【００５０】
（５）上記第１および第２実施形態では、オフセット付き電圧比較器３０Ａおよび３０Ｂのオフセット電圧Ｖ０を０．３Ｖとしたが、これはあくまでも一例であり、オフセット電圧Ｖ０を０．３Ｖ以外の電圧値としてもよい。
【００５１】
（６）上記各実施形態におけるモードコントロール回路は、半導体集積回路の外部から入力される電圧を制御電圧としたが、この発明は、半導体集積回路の内部において発生する電圧や、半導体集積回路の外部に出力する電圧を制御電圧とするモードコントロール回路にも適用可能である。
【符号の説明】
【００５２】
１０Ａ，１０Ｂ……基準電圧発生回路、２１Ａ〜２３Ａ，２１Ｂ〜２３Ｂ……電圧比較器、３０Ａ，３０Ｂ……オフセット付き電圧比較器、４０Ａ，４０Ｂ……モード制御部、５０Ａ，５０Ｂ……制御電圧入力端子、１００Ａ，１００Ｂ……モードコントロール回路。
【特許請求の範囲】
【請求項１】
制御電圧に応じて、半導体集積回路の動作モードを切り換えるモードコントロール回路において、
前記半導体集積回路に電源電圧を供給する高電位側電源線および低電位側電源線の各電位の中間の電位を各々有する１または複数種類の基準電圧を出力する基準電圧発生手段と、
前記半導体集積回路の動作モードをパワーダウンモードを含む複数種類の動作モードのいずれかに切り換える１または複数のモード指定信号を出力する手段であって、前記制御電圧を前記基準電圧発生手段が出力する１または複数種類の基準電圧の各々と比較することにより前記１または複数のモード指定信号を出力する１または複数の電圧比較器と、
前記制御電圧が与えられる第１の入力端子と、前記低電位側電源線または前記高電位側電源線の一方に接続された第２の入力端子とを有し、前記第１および第２の入力端子間にオフセット電圧を有しており、前記第２の入力端子の入力電圧に対する前記第１の入力端子の入力電圧の隔たりが前記オフセット電圧以内であるときは出力信号を非アクティブレベルとし、前記第１の入力端子の入力電圧が前記第２の入力端子の入力電圧から前記低電位側電源線または前記高電位側電源線の他方の電位に向けて前記オフセット電圧以上変位したときに出力信号を非アクティブレベルからアクティブレベルに変化させるオフセット付き電圧比較器とを具備し、
前記基準電圧発生手段は、前記オフセット付き電圧比較器の出力信号がアクティブレベルになったとき、前記１または複数種類の基準電圧を出力する動作を開始し、前記半導体集積回路がパワーダウンモードへ移行したとき、前記１または複数種類の基準電圧を出力する動作を停止することを特徴とするモードコントロール回路。
【請求項２】
制御電圧に応じて、半導体集積回路の動作モードを切り換えるモードコントロール回路において、
前記半導体集積回路に電源電圧を供給する高電位側電源線および低電位側電源線の各電位の中間の電位を各々有する１または複数種類の基準電圧を出力する基準電圧発生手段と、
前記半導体集積回路の動作モードをパワーダウンモードを含む複数種類の動作モードのいずれかに切り換える１または複数のモード指定信号を出力する手段であって、前記制御電圧を前記基準電圧発生手段が出力する１または複数種類の基準電圧の各々と比較することにより前記１または複数のモード指定信号を出力する１または複数の電圧比較器と、
前記制御電圧が与えられる第１の入力端子と、前記低電位側電源線または前記高電位側電源線の一方に接続された第２の入力端子とを有し、前記第１および第２の入力端子間にオフセット電圧を有しており、前記第２の入力端子の入力電圧に対する前記第１の入力端子の入力電圧の隔たりが前記オフセット電圧以内であるときは出力信号を非アクティブレベルとし、前記第１の入力端子の入力電圧が前記第２の入力端子の入力電圧から前記低電位側電源線または前記高電位側電源線の他方の電位に向けて前記オフセット電圧以上変位したときに出力信号を非アクティブレベルからアクティブレベルに変化させるオフセット付き電圧比較器とを具備し、
前記基準電圧発生手段は、前記オフセット付き電圧比較器の出力信号がアクティブレベルになったとき、前記１または複数種類の基準電圧を出力する動作を開始し、前記オフセット付き電圧比較器の出力信号が非アクティブレベルになったとき、前記１または複数種類の基準電圧を出力する動作を停止することを特徴とするモードコントロール回路。
【請求項３】
前記１または複数の電圧比較器が出力する前記１または複数のモード指定信号の変化に基づいて、前記半導体集積回路をパワーダウンモードに移行させ、前記オフセット付き電圧比較器の出力信号がアクティブレベルになったとき、前記半導体集積回路をパワーダウンモードから抜け出させる制御を行うモード制御手段を具備することを特徴とする請求項１または２に記載のモードコントロール回路。
【請求項４】
前記半導体集積回路がパワーダウンモードにあるとき、前記１または複数の電圧比較器の動作を停止させるように構成したことを特徴とする請求項１〜３のいずれか１の請求項に記載のモードコントロール回路。
【請求項５】
前記パワーダウン解除信号が非アクティブレベルであるとき、前記１または複数の電圧比較器の動作を停止させるように構成したことを特徴とする請求項１〜３のいずれか１の請求項に記載のモードコントロール回路。
【請求項１】
制御電圧に応じて、半導体集積回路の動作モードを切り換えるモードコントロール回路において、
前記半導体集積回路に電源電圧を供給する高電位側電源線および低電位側電源線の各電位の中間の電位を各々有する１または複数種類の基準電圧を出力する基準電圧発生手段と、
前記半導体集積回路の動作モードをパワーダウンモードを含む複数種類の動作モードのいずれかに切り換える１または複数のモード指定信号を出力する手段であって、前記制御電圧を前記基準電圧発生手段が出力する１または複数種類の基準電圧の各々と比較することにより前記１または複数のモード指定信号を出力する１または複数の電圧比較器と、
前記制御電圧が与えられる第１の入力端子と、前記低電位側電源線または前記高電位側電源線の一方に接続された第２の入力端子とを有し、前記第１および第２の入力端子間にオフセット電圧を有しており、前記第２の入力端子の入力電圧に対する前記第１の入力端子の入力電圧の隔たりが前記オフセット電圧以内であるときは出力信号を非アクティブレベルとし、前記第１の入力端子の入力電圧が前記第２の入力端子の入力電圧から前記低電位側電源線または前記高電位側電源線の他方の電位に向けて前記オフセット電圧以上変位したときに出力信号を非アクティブレベルからアクティブレベルに変化させるオフセット付き電圧比較器とを具備し、
前記基準電圧発生手段は、前記オフセット付き電圧比較器の出力信号がアクティブレベルになったとき、前記１または複数種類の基準電圧を出力する動作を開始し、前記半導体集積回路がパワーダウンモードへ移行したとき、前記１または複数種類の基準電圧を出力する動作を停止することを特徴とするモードコントロール回路。
【請求項２】
制御電圧に応じて、半導体集積回路の動作モードを切り換えるモードコントロール回路において、
前記半導体集積回路に電源電圧を供給する高電位側電源線および低電位側電源線の各電位の中間の電位を各々有する１または複数種類の基準電圧を出力する基準電圧発生手段と、
前記半導体集積回路の動作モードをパワーダウンモードを含む複数種類の動作モードのいずれかに切り換える１または複数のモード指定信号を出力する手段であって、前記制御電圧を前記基準電圧発生手段が出力する１または複数種類の基準電圧の各々と比較することにより前記１または複数のモード指定信号を出力する１または複数の電圧比較器と、
前記制御電圧が与えられる第１の入力端子と、前記低電位側電源線または前記高電位側電源線の一方に接続された第２の入力端子とを有し、前記第１および第２の入力端子間にオフセット電圧を有しており、前記第２の入力端子の入力電圧に対する前記第１の入力端子の入力電圧の隔たりが前記オフセット電圧以内であるときは出力信号を非アクティブレベルとし、前記第１の入力端子の入力電圧が前記第２の入力端子の入力電圧から前記低電位側電源線または前記高電位側電源線の他方の電位に向けて前記オフセット電圧以上変位したときに出力信号を非アクティブレベルからアクティブレベルに変化させるオフセット付き電圧比較器とを具備し、
前記基準電圧発生手段は、前記オフセット付き電圧比較器の出力信号がアクティブレベルになったとき、前記１または複数種類の基準電圧を出力する動作を開始し、前記オフセット付き電圧比較器の出力信号が非アクティブレベルになったとき、前記１または複数種類の基準電圧を出力する動作を停止することを特徴とするモードコントロール回路。
【請求項３】
前記１または複数の電圧比較器が出力する前記１または複数のモード指定信号の変化に基づいて、前記半導体集積回路をパワーダウンモードに移行させ、前記オフセット付き電圧比較器の出力信号がアクティブレベルになったとき、前記半導体集積回路をパワーダウンモードから抜け出させる制御を行うモード制御手段を具備することを特徴とする請求項１または２に記載のモードコントロール回路。
【請求項４】
前記半導体集積回路がパワーダウンモードにあるとき、前記１または複数の電圧比較器の動作を停止させるように構成したことを特徴とする請求項１〜３のいずれか１の請求項に記載のモードコントロール回路。
【請求項５】
前記パワーダウン解除信号が非アクティブレベルであるとき、前記１または複数の電圧比較器の動作を停止させるように構成したことを特徴とする請求項１〜３のいずれか１の請求項に記載のモードコントロール回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１０１６３（Ｐ２０１２−１０１６３Ａ）
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願番号】特願２０１０−１４５２０９（Ｐ２０１０−１４５２０９）
【出願日】平成２２年６月２５日（２０１０．６．２５）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願日】平成２２年６月２５日（２０１０．６．２５）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
[ Back to top ]