【課題】消費電力増大を抑止しつつスルーレートを向上可能な演算増幅回路を提供すること。
【解決手段】差動増幅器１２の出力端（Ｂ）に接続されるとともに差動増幅器１２の反転入力電圧Ｖｉｎ−及び非反転入力電圧（Ｖｉｎ＋）が入力される補助回路１１を有する。この補助回路１１は、反転入力電圧Ｖｉｎ−と非反転入力電圧Ｖｉｎ＋との差が実質的に等しい定常常態において大きな出力インピーダンスをもつ。反転入力電圧Ｖｉｎ−と非反転入力電圧Ｖｉｎ＋との差が大きくなると、補助回路１１は、差動増幅器１２の出力電圧の遷移を促進する方向へ差動増幅器１２の出力端（Ｂ）と電流を授受する。 （もっと読む）

【課題】起動時に発生する出力周波数の変動を安定化させることができる基準電流制御回路、温度補償機能付き水晶発振器制御ＩＣ、水晶発振器、ＴＣＸＯモジュールおよび携帯電話機を提供する。
【解決手段】基準電流制御回路５００は、温度センサー２１と、電圧−電流変換回路２２と、キャンセル回路２３と、スイッチ２４と、スイッチ２４を制御する時定数回路２５と、足し算回路２６とを備えている。基準温度をＴｒとするとき、起動時にLSIのチップ表面温度がΔTr上昇し、それによりダイオード１のコレクタ・ベースの電圧V1(t)の変動が
発生する。キャンセル回路２３は電圧V1(t)の変動と逆方向の電圧V2(t)を出力し、足し算回路２６にてV１(t)と足され、変動の無い電圧V3(t)となって電圧−電流変換回路２２の入力トランジスタ３のベースに入力される。時定数回路２５により一定時間後、キャンセル回路２３と足し算回路２６の間にあるスイッチ２４をOFFする。 （もっと読む）

【課題】デコーダ面積を削減し、オフセットキャンセルに好適とされ高精度出力を可能とする多値出力型差動増幅器及びデジタル・アナログ変換器、並びに表示装置の提供。
【解決手段】データ出力期間が第１の期間と第２の期間を含み、第１の期間ではＳａ１、２、３、ＳＣ１、２、４をオンとし、第１乃至第３の差動対（Ma1,Mb1）、（Ma2,Mb2）、（Ma3,Mb3）の各入力対の第１の入力を非反転入力とし第２の入力を反転入力として各第１入力が第１乃至第３の入力端子のそれぞれ接続され、且つ、第１乃至第３の差動対の各第２入力が、前記容量素子の一端に共通接続されるとともに、前記出力端子に共通接続され、第２の期間ではＳｂ１、２、３、Ｓｃ３、５をオンとし、第１乃至第３の差動対の各入力対の第１入力を反転入力とし第２入力を非反転入力とし、各入力対の第１入力が出力端子に共通接続され、第２入力が容量素子（C1）の一端に共通接続される。 （もっと読む）

【課題】入力段における同相入力電圧範囲を本質的に拡大する。
【解決手段】差動増幅動作をなすよう設けられたＰチャンネルＭＯＳトランジスタの第１及び第２のトランジスタ１，２により入力段が構成され、これら２つのトランジスタ１，２のそれぞれに対して、それぞれのゲートに印加される入力信号のレベルに応じてトランジスタ１，２のバックゲート電位を制御するよう構成された第１及び第２の閾値電圧制御回路１０１ａ，１０１ｂが設けられ、入力段を構成する第１及び第２のトランジスタ１，２における同相入力電圧範囲が拡大されるようになっている。 （もっと読む）

【課題】差動増幅回路の出力電圧との比較を行うための基準となる基準電圧の供給手段の簡素化を図ることのできる、ＤＣオフセットキャンセル方法および回路を提供する。
【解決手段】差動増幅回路のＤＣオフセットをキャンセルするために、差動増幅回路の出力を入力側に帰還する帰還電圧を形成するに際して用いられる比較器で、ソース同士が結合されて差動対をなす第１ＦＥＴおよび第２ＦＥＴの各ドレイン側である差動増幅回路１０の第１出力端１１２および第２出力端１２２間の電圧を均等に二分割した中点電圧であるコモン電圧Ｖcomを、上記比較器での、差動増幅回路の出力電圧との比較を行うための基準となる基準電圧として供給する。 （もっと読む）

【課題】差動増幅回路の後段に比較回路を接続し、比較回路に差動増幅回路から供給される電圧値を基準電圧と比較して比較結果を得るに際して、この基準電圧を簡素な構成で実効的に高精度のものとして得るようにした差動増幅・比較回路及び比較回路における基準電圧設定方法を提供する。
【解決手段】ソース同士が結合されて差動対をなす第１ＦＥＴ１１０および第２ＦＥＴ１２０の各ドレイン側である第１出力端および第２出力端１２２間の電圧を均等に二分割した中点電圧（１７０）であるコモン電圧Ｖcomを第３ＦＥＴ１５０と第４ＦＥＴ１６０との各ゲートに共通に供給すると共に、このコモン電圧を基準電圧として比較回路の基準入力端にも供給する。 （もっと読む）

【課題】位相余裕の拡大、動作開始時の出力電圧の変化の安定性、過電流防止を図る。
【解決手段】アンプは、入力段増幅回路３０Aと、出力段増幅回路３０Bと、負帰還回路５０とを備えている。回路３０Aは、正相入力ノード（NMOS３５のゲート）に入力される第１の入力電圧と逆相入力ノード(NMOS３４のゲート)に入力される第２の入力電圧とを差動増幅して正相出力ノードN35から出力する。回路３０Bは、ノードN35の出力電圧を増幅して出力端子REGOUTから出力すると共に出力電圧Voutに対応した第２の入力電圧を生成してNMOS３４のゲートへフィードバック入力する。回路５０は、ノードN35の出力電圧により出力電流が変化する電流源用PMOS５１と、このPMOS５１の出力電流が供給され、第１の入力電圧と第２の入力電圧とを差動増幅するPMOS５２，５３からなる差動増幅部とを有し、この差動増幅部の出力電流に対応した正相電流を逆相出力ノードN34へフィードバックする。 （もっと読む）

【課題】オフセットをキャンセルして出力信号を連続的に出力することができる演算増幅器を提供すること。
【解決手段】電気的特性が同じである第１演算増幅回路１１ａ及び第２演算増幅回路１１ｂを備え、一方の演算増幅回路がオフセット電圧のキャンセル動作（保持動作及び補償動作）を行っている間、非キャンセル動作を行う他方の演算増幅回路が入力電圧Ｖｉｎを増幅した出力電圧Ｖｏｕｔを出力する。そして、両演算増幅回路１１ａ，１１ｂがキャンセル動作と非キャンセル動作とを交互に行うように制御するようにした。 （もっと読む）

【課題】動作の安定性を損なうことなく応答特性を改善する。回路の消費電流を増加させない。
【解決手段】トランジスタＱ１〜Ｑ４、電流源Ｉ１〜Ｉ３、抵抗Ｒ１，Ｒ２からなる演算増幅器において、トランジスタＱＡ１，ＱＡ２を更に接続し、入力電圧が低電位から高電位に遷移し、またはその逆に遷移するとき、それらトランジスタトランジスタＱＡ１又はＱＡ２を一時的に導通させて、応答速度を高速化させる。 （もっと読む）

【課題】回路規模を増大させることなく、高スルーレートと低消費電力化を図る。
【解決手段】高スルーレート出力回路において、NMOS９３−１及びPMOS９３−２により、IN及びOUT間の電位差を検出し、出力段８０のPMOS８１及びNMOS８２を深くオンさせ、更に、出力変化時のみ差動入力段５０の電流を補うことにより、静的な消費電流を増加させることなく、スルーレートを高速化することができる。又、OUTに接続される負荷への充放電時のみ差動電流を増加しているため、幅広い負荷に対応することができる。出力段８０の貫通電流の対策により、高スルーレート対応にもかかわらず、充放電時の出力段８０の貫通電流を小さくでき、更にオーバシュート、アンダシュート、及び短セトリングタイムを実現できる。 （もっと読む）

【課題】電源や信号ノイズやスイッチノイズによる影響を回避し、複数の入力参照電圧の演算出力を可能とする差動増幅器の提供。
【解決手段】入力端子（１、２、３）と、出力端子（４）と、出力が共通に負荷回路（５３７、５３８）に接続される第１、２の差動対をなすトランジスタ対（５３１、５３２）、（５３３、５３４）を有し、前記負荷回路と前記第１、２の差動対の出力の接続点の１つに入力端が接続され出力端が前記出力端子に接続された増幅段（５３９）を有し、前記第２の差動対の入力には前記第３の入力端子からの信号と前記出力端子が入力され、前記第１の差動対の入力と前記入力端子（２，３）の間にはスイッチ（ＳＷ１、２）を備え、前記第１の差動対の入力対と前記スイッチ（ＳＷ１、２）の各接続点と基準電圧との間に接続された容量（Ｃ１、Ｃ２）とを備える。入力端子（１、２、３）を１つの端子とし電圧をシリアルに入力してもよい。 （もっと読む）

【課題】出力偏差の改善された出力バッファ及びこれを備えた平板表示装置用のソースドライバを提供する。
【解決手段】出力バッファは、第１入力信号が提供される第１入力端子と、第２入力信号が提供される第２入力端子と、第２入力信号に基づいて第１入力信号として出力信号を発生させる出力端子と、第１電源が提供される第１電源端子と、第２電源が提供される第２電源端子と、第１入力信号と第２入力信号とを差動増幅して、出力信号を第１電源にプルアップまたは第２電源にプルダウンさせ、互いに異なる複数のトランジスタを備える増幅部とを備える出力バッファである。 （もっと読む）

【課題】保護回路の素子数を減らすこと、しかも保護動作の開始電圧を最大差動入力電圧範囲の限界直前まで正確に制御できるようにすること。
【解決手段】差動入力回路１０と、能動負荷２０と、出力回路４０とを備える演算増幅器において、差動入力回路１０の差動入力端子ＩＮ＋，ＩＮ−の間に、トランジスタＱ１，Ｑ２と同じ特性の２個のダイオード接続のトランジスタＱＡ１，ＱＡ２の逆直列回路と逆並列のダイオードＤＡ１，ＤＡ２を直列接続した保護回路３０を接続する。 （もっと読む）

【課題】簡易な回路構成で、オフセット電圧による影響が少ない演算増幅器の実現。
【解決手段】差動対と、前記差動対の負荷回路をなすカスコードカレントミラー回路とを含む差動増幅回路であって、カスコードカレントミラー回路は、制御端子が共通接続された第１のトランジスタ対と、共通接続された制御端子にバイアス信号をそれぞれ受ける第２、第３のトランジスタ対と、を備え、前記第２のトランジスタ対は、前記第１のトランジスタ対と、前記カスコードカレントミラー回路の入力端と出力端の間にストレート接続され、前記第３のトランジスタ対は、前記第１のトランジスタ対と前記カスコードカレントミラー回路の入力端と出力端の間にクロス接続され、前記第２、第３のトランジスタ対は、それぞれバイアス電圧値の切り替えにより活性状態と非活性状態が制御されるとともに、一方が活性状態のとき、他方は非活性状態となるように制御される。 （もっと読む）

【課題】電源電圧付近を含む全階調領域で振幅差偏差を小さく抑える差動増幅回路の提供。
【解決手段】互いに異なる極性の第１、第２の差動対（ＭＮ１、ＭＮ２）、（ＭＰ１、ＭＰ２）の出力が連絡段（１０）で結合された差動増幅回路において、第１、第２の差動対の一方の差動対の入力対が、入力端子Ｖｉｎからの入力信号と出力端子Ｖｏｕｔからの帰還信号をそれぞれ受け、他の差動対の入力対は、該他の差動対のトランジスタ対をオン状態とするレベルの参照信号（Ｖｒｅｆ１１、Ｖｒｅｆ１２）を受ける（ただし、参照信号Ｖｒｅｆ１１、Ｖｒｅｆ１２は同一電圧であってもよい）。 （もっと読む）

【課題】差動増幅回路が形成されてなる半導体回路装置であって、回路の動作スピードと安定性を両立させることができると共に、適用回路に制限がなく、安価に製造することのできる半導体回路装置を提供する。
【解決手段】差動増幅回路１００ａにおける２つの入力トランジスタＱ１，Ｑ２にバイアス電流Ｉｂを供給する電流供給トランジスタＱ３ｐが、マルチコレクタのバイポーラトランジスタからなり、電流供給トランジスタＱ３ｐの第１コレクタｃ_１が、２つの入力トランジスタＱ１，Ｑ２の各エミッタに共通接続され、第１コレクタｃ_１と電流供給トランジスタＱ３ｐの第２コレクタｃ_２との間で、寄生抵抗Ｒｐが形成され、第２コレクタｃ_２が、２つの入力トランジスタＱ１，Ｑ２に入力が無い状態で、第１コレクタｃ_１と同電位に設定されてなる半導体回路装置１００とする。 （もっと読む）

【課題】安定性と駆動能力を改善した演算増幅器の提供。
【解決手段】演算増幅器(200)は、第１段(110)、第２段(120)、第３段(130)、及び第４段(140)を含む。演算増幅器(200)は、ネスト型相互コンダクタンス−キャパシタンス補償構成(154,164,174,114,124,134)を含む。第３段(130)は、クラスＡＢ制御装置を含む。第４段(140)はクラスＡＢ出力段を含む。 （もっと読む）

【課題】 オペアンプの開放利得を下げることができるようにする。
【解決手段】 ２つの入力端子ＩＮ１，ＩＮ２より入力される信号の差分に基づいて差動増幅動作を行う差動増幅回路１１と、差動増幅回路１１の出力に接続されたソース接地アンプＭ５とを備えたオペアンプにおいて、ソース接地アンプＭ５のゲートに接続されたバイアス抵抗Ｒbと、バイアス抵抗Ｒbに接続されたバイアス回路Ｍ２０とを備え、ソース接地アンプＭ５のゲートバイアスを、バイアス回路Ｍ２０からバイアス抵抗Ｒbを介して供給することにより、ソース接地アンプＭ５の入力抵抗がバイアス抵抗Ｒbにより決まるようにし、ソース接地アンプＭ５の入力抵抗を小さくすることができるようにする。 （もっと読む）

【課題】差動トランジスタのサイズおよびレイアウト面積等を縮小することのできるオペアンプを提供。
【解決手段】低電圧信号を入力する差動増幅回路12の後段には高耐圧のカレントミラー回路14が接続されたオペアンプであり、差動増幅回路12は、入力端子20,22にNch FETである低耐圧トランジスタ(M1,M2) 24,26が接続され、その各ドレインには接続点(N1,N2)を介してNch高耐圧(HV)トランジスタ(M4,M5) 28,30が接続され、その各ゲートにはともにバイアス電位(BIAS2)が供給される。低耐圧トランジスタ(M1,M2) 24,26のソースは低耐圧トランジスタ(M3) 34のドレインに接続されて、そのゲートにバイアス電位(BIAS1)が供給されて電流源として機能し、低耐圧トランジスタ(M1,M2,M3)) 24,26,34は、高耐圧トランジスタよりもトランジスタサイズが小さく設定されている。 （もっと読む）

【課題】高周波領域でも使用が可能であり、出力オフセット電流や信号の歪みを改善し消費電流を低減することが可能な差動増幅器を提供する。
【解決手段】入力段の差動増幅回路を第１の差動増幅回路１１と第２の差動増幅回路１２とのツイン差動形式にて構成し、それぞれの差動出力を第１および第２のソース接地アンプＭ５，Ｍ１０により取り出す。第２のソース接地アンプＭ１０には電流ミラー回路Ｍ１１，Ｍ１２を接続し、これを第２のソース接地アンプＭ１０のドレイン電流によって駆動する。これにより、出力端子ＯＵＴより出力される交流信号の上半分のダイナミックレンジが第１のソース接地アンプＭ５の電流供給能力で決まり、下半分のダイナミックレンジが第２のソース接地アンプＭ１０の電流供給能力で決まるようにし、波形歪みの改善された下半分の信号を作るのに大電流の定電流回路を設ける必要をなくす。 （もっと読む）