【課題】消費電流の増大、および、安定性を損なうことなくスルーレートを向上させること。
【解決手段】Ｍ１７のドレインをＭ５のドレインに接続し、Ｍ１７のドレインとゲートをＭ１８のゲートに接続することで構成したＰ型カレントミラー回路６と、Ｍ２４のドレインとゲートをＭ１８のドレインに接続し、Ｍ２５のドレインを位相補償容量Ｃ１に接続し、Ｍ２６のドレインを位相補償容量Ｃ２に接続したＮ型カレントミラー回路９と、Ｍ１９のドレインをＭ３のドレインに接続し、Ｍ１９のドレインとゲートをＭ２０のゲートに接続することで構成したＮ型ＭＯＳカレントミラー回路７と、Ｍ２１のドレインとゲートをＭ２０のドレインに接続し、トランジスタＭ２２のドレインを位相補償容量Ｃ１に接続し、Ｍ２３のドレインを位相補償容量Ｃ２に接続したＰ型カレントミラー回路８とを具備する。 （もっと読む）

【課題】１対の入力信号の同相成分に比べ、電圧レベル差が少さい場合でも、これを感知して論理レベルに応じて出力できる差動増幅装置を提供すること。
【解決手段】本発明の差動増幅装置は、第１（ＩＮ）及び第２入力信号（ＩＮＢ）が有する電圧レベルの差を感知及び増幅して、第１（ＯＵＴ）及び第２出力信号（ＯＵＴＢ）として出力するための増幅手段と、前記第１出力信号を第１フィードバック信号（ＯＵＴ＿ＦＤ）として、前記第２出力信号を第２フィードバック信号（ＯＵＴＢ＿ＦＤ）として受けて、前記第１フィードバック信号と前記第２フィードバック信号との電圧レベルの差を増幅するためのフィードバック手段（ＮＭ９，１０、ＭＮ１５，１６）とを備える。 （もっと読む）

【課題】立ち上がり時の遅延時間と立下り時の遅延時間との差を小さくすることができる差動増幅回路と、これを用いたレシーバ回路、発振回路及びドライバ回路を提供する。
【解決手段】差動入力信号の極性が正負の何れに変化する場合でも、ノードＮ３１及びＮ３２ｂに発生するバイアス電圧がほぼ一定になり、各カスコード部のＮチャンネル側の負荷トランジスタ（ＭＮ２１，ＭＮ２２，ＭＮ２１ｂ，ＭＮ２２ｂ）には常に電流が流れた状態になる。これにより、ノードＮ３１及びＮ３２ｂの充放電に要する時間が非常に短くなるため、非反転出力信号Ｏ（＋）及び反転出力信号Ｏ（−）の立ち上がり時の遅延時間と立下り時の遅延時間をほぼ等しくすることができる。これにより、入力信号のパルス幅と出力信号のパルス幅がほぼ同じになり、高速な回路への適用が可能になる。 （もっと読む）

【課題】 出力電圧の反転を防止するとともに、入力電圧範囲を広くすることができる差動増幅回路を提供する。
【解決手段】 第１の入力信号をベースに入力する第１のトランジスタと、第２の入力信号をベースに入力する第２のトランジスタと、第１の電源電位に接続し、第１および第２のトランジスタに電流を供給する電流源とからなる差動回路と、第１のトランジスタのコレクタにエミッタを、第２電源電位にベースを接続した第３のトランジスタと、第３のトランジスタのコレクタと第２電源電位との間に接続した第１の負荷と、第２のトランジスタのコレクタと第２電源電位との間に接続した第２の負荷と、第３のトランジスタのコレクタに接続した第１の出力端子とで構成する。 （もっと読む）

【課題】低消費電流でより高速な増幅回路を提供すること。
【解決手段】差動入力される電圧電流変換増幅器と、ｎｏｄｅ１とＶｄｄの間に接続される第１の電流源と、ｎｏｄｅ１にドレイン端子が接続されゲート端子に第１のバイアス電圧が印加される第１導電型の第１のトランジスタと、ｎｏｄｅ２とＶｓｓの間に接続される第２の電流源と、ｎｏｄｅ１にソース端子が接続されｎｏｄｅ２にドレイン端子が接続されゲート端子に第２のバイアス電圧が印加される第２導電型の第２のトランジスタと、ｎｏｄｅ１にゲート端子が接続され出力端子にドレイン端子が接続されＶｄｄにソース端子が接続される第２導電型の第３のトランジスタと、ｎｏｄｅ２にゲート端子が接続され出力端子にドレイン端子が接続されＶｓｓにソース端子が接続される第１導電型の第４のトランジスタと、第１の電流源又は第２の電流源は前記増幅器により電流量を制御する電流量制御手段とを有する。 （もっと読む）

【課題】起動時間を高速化する。
【解決手段】定電流発生回路に設けられるオペアンプは、バイアス回路１０、差動段２０、及び増幅段３０を有している。このオペアンプにおいて、起動信号ENを入力する制御端子３ｃとノードNGATEとの間に容量３７を設けたので、定電流発生回路の起動時において、差動段２０の出力側ノードNGATEはカップリング効果により、起動信号ENの切り替わりタイミングに合わせて、特定の電圧だけ上昇することにより、より早くVSSから所定の電圧レベルまで上昇することができる。これにより、定電流発生回路では、オペアンプの差動段２０のゲインを小さく設定したままで、起動してから定電流を得るまでの時間を、短縮することができる。 （もっと読む）

【課題】電源電圧が低電圧の場合でも、入力電圧範囲を広く使用可能で、安定した利得のオペアンプを有した半導体集積回路を提供することを目的とする。
【解決手段】本実施例の半導体集積回路は、入力端子１、２にそれぞれ供給された入力信号を差動増幅する入力回路部１００、入力回路部１００によって増幅された信号をシングルエンド出力にするための能動負荷部１０１、能動負荷部１０１用のバイアス電流を流すための回路であるバイアス回路部１０２、能動負荷部１０１からのシングルエンド出力を増幅して出力端子３を介して外部に出力する第１の増幅部２００、第１の増幅部２００に接続されて外部からの電流を出力端子３を介して流入させる第２の増幅部３００を備える。 （もっと読む）

【課題】 差動増幅回路をＣＭＯＳで構成される演算増幅器において、強反転領域でのトランスコンダクタンスの変動を抑制する。
【解決手段】 Ｒａｉｌ ｔｏ Ｒａｉｌオペアンプ１は、電流モニター部２、差動入力段３、及び出力段４から構成されている。電流モニター部２は、Ｐｃｈ ＭＯＳトランジスタＰ３、Ｐｃｈ ＭＯＳトランジスタＰ４、Ｎｃｈ ＭＯＳトランジスタＮ３、Ｎｃｈ ＭＯＳトランジスタＮ４、及びＮｃｈ ＭＯＳトランジスタＮ５から構成され、ダイオード接続されたＰｃｈ ＭＯＳトランジスタＰ４及びＮｃｈ ＭＯＳトランジスタＮ５は、ノードｎｄ３とノードｎｄ２の間に縦続接続されている。そして、電流モニター部２はＰｃｈ ＭＯＳトランジスタ構成の差動増幅回路に流れる電流とＮｃｈ ＭＯＳトランジスタ構成の差動増幅回路に流れる電流の合計を一定値になるように制御する。 （もっと読む）

【課題】高効率な演算増幅器および振幅変調器ならびに広帯域で高効率なＥＥＲ法の送信装置を提供する。
【解決手段】信号源１００から入力される信号振幅情報に従って、ドライバ回路１０８からスイッチ回路１０７を切り替える信号を出力し、演算増幅器１１３の出力にある電力増幅回路１０４の複数の電源電圧１０６を切り替える。これにより、出力すべき電圧振幅に対して線形増幅に必要な必要最小限の直流電力を与えることができ、演算増幅器１１３の高効率化が可能となる。 （もっと読む）

【課題】差動出力ドライバ及びこれを備えた半導体装置を公開する。
【解決手段】この回路は、差動出力部（１２）と、第１ドライバ（Ｎ１）に並列に接続され、第１制御信号（ｃｏｎ２）に応答して第１ドライバの駆動能力を変化させる反転出力信号駆動可変部（Ｎ３−１・・・Ｎ３−ｎ）と、第２ドライバ（Ｎ２）に並列に接続され、第２制御信号（ｃｏｎ１）に応答して第２ドライバの駆動能力を変化させる出力信号駆動可変部（Ｎ４−１・・・Ｎ４−ｎ）を備えるドライバと、反転出力信号（ＤＱＢ）及び出力信号（ＤＱ）のそれぞれと基準電圧（ＶＲＥＦ）との間の電圧差を検出し、電圧差に基づいてエラー平均値を発生し、エラー平均値によって前記第１及び第２制御信号を発生する制御部とで構成されている。よって、工程、電圧及び温度の変化によって素子の値に変化が発生しても反転出力信号と出力信号との間のスイング幅を所望の範囲内で作ることができる。 （もっと読む）

【課題】消費電流を抑えて変換速度を高める。
【解決手段】レベル変換回路は、定電流源ＩＳと、定電流源ＩＳに共通に接続され０〜５Ｖの電源電圧範囲において相補的な関係で急峻に遷移する入力信号に対して電圧−電流変換を行う一対の差動トランジスタＱ１，Ｑ２と、一対の差動トランジスタＱ１，Ｑ２に接続されるアクティブ負荷Ｍ１〜Ｍ６と、このアクティブ負荷Ｍ１〜Ｍ６の出力状態に対応して０〜２０Ｖの電源電圧範囲において遷移する出力電圧を生成する出力部Ｍ７〜Ｍ１０とを備える。特に、このレベル変換回路は、入力信号の遷移開始から所定期間だけ一対の差動トランジスタＱ１，Ｑ２に流れる差動電流を増大させる補助電流路を生成する電流路生成回路Ｒ１，ＣＭ１，ＤＬをさらに備える。 （もっと読む）

【課題】 高い耐圧を得ることができる演算増幅器を提供する。
【解決手段】 演算増幅器１００は、入力段に設けられた差動増幅回路１０と、後段の増幅回路２０を含む。差動増幅回路１０において、第１、第３バイポーラトランジスタＱ１、Ｑ３は、いずれもＰＮＰ型バイポーラトランジスタであって、ダーリントン接続されており、第１バイポーラトランジスタＱ１のベース端子には、反転入力端子１０２が接続されている。第１、第３バイポーラトランジスタＱ１、Ｑ３と、第２、第４バイポーラトランジスタＱ２、Ｑ４は、差動入力対を構成している。その差動入力対を構成する第１、第２バイポーラトランジスタＱ１、Ｑ２のベース端子と接地電位間には、それぞれ第１保護ダイオードＤ１、第２保護ダイオードＤ２が接続されている。これらの保護ダイオードは、カソード端子がバイポーラトランジスタのベース端子側に、カソード端子が接地電位側となるように接続される。 （もっと読む）

この駆動回路（１）は、電源電位（ＶＤＤ）のラインと出力ノード（Ｎ２）との間に接続された第１Ｎ型トランジスタ（１０）と、電源電位（ＶＤＤ）のラインと第１Ｎ型トランジスタ（１０）のゲートとの間に接続されたＰ型トランジスタ（８）と、第１Ｎ型トランジスタ（１０）のゲートと所定のノード（Ｎ９）との間にダイオード接続された第２Ｎ型トランジスタ（９）と、所定のノード（９）の電位（ＶＭ）が入力電位（ＶＩ）に一致するようにＰ型トランジスタ（８）のゲート電位を制御する差動増幅回路（２）とを備える。
（もっと読む）

第１および第２の入力端子を有する差動入力ステージ（１０２）と、出力端子を有する出力ステージとを備える、マイクロフォン前置増幅器であって、マイクロフォン前置増幅器は、半導体基板上に組み込まれる。ローパス周波数伝達関数を有するフィードバック回路（１０３）が、出力端子と第１の入力端子の間に結合され、半導体基板上に組み込まれる。第２の入力端子は、マイクロフォン信号のための入力（１０５）を提供する。それによって、（半導体基板の消費面積に関して）非常にコンパクトで低雑音の前置増幅器が提供される。

（もっと読む）