【課題】十分な高速応答性を実現し、且つ入力バイアス電流を極力低減する。
【解決手段】正転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ−の電圧より高くなると、トランジスタＱ１，Ｑ３，Ｑ５，Ｑ６をオンさせ、コンデンサＣｃへの充電電流をＩ３にする。さらに正転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ−の電圧よりＶ_ＢＥだけ高くなると、トランジスタＱＡ２，ＱＡ３，ＱＢ１をさらにオンさせ、カレントミラー回路（ＱＡ５，ＱＡ７）により、コンデンサＣｃへの充電電流を「Ｉ３＋Ｉａ」に増大させ、高速応答性を実現する。このとき、トランジスタＱ１，ＱＢ１が同時にオンすることで、反転入力端子ＩＮ−に流出するバイアス電流が少なくなる。 （もっと読む）

【課題】増幅回路に生じる利得偏差の問題を解決できて、ＩＣ化にも有効である増幅回路を提供する。
【解決手段】差動アンプ６０の差動の出力のそれぞれを、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）カレントミラーの構成を備える出力回路としての電流増幅回路７０１および７０２で増幅する増幅回路である。電流増幅回路７０１，７０２におけるカレントミラーの電流利得をプログラマブルとし、かつ、カレントミラーのバイアス電流が差動アンプ６０の動作電流に無関係に設定できるようにする。 （もっと読む）

【課題】演算増幅器に接続される外部負荷容量のスルーレートを向上すること。
【解決手段】入力された差動信号を増幅する入力差動対２０と、入力差動対２０の出力を受けて駆動されるトランジスタＭ_ｐ１，Ｍ_ｎ１を有し、トランジスタＭ_ｐ１，Ｍ_ｎ１の駆動に応じて第１出力信号を出力するＡＢ級出力段３０と、入力差動対の出力と基準電圧Ｖ_ｒｅｆ１，Ｖ_ｒｅｆ２とを比較し、比較の結果に応じた比較信号を出力する比較部４０，５０と、比較信号を受けて駆動されるトランジスタＭ_ｐ２，Ｍ_ｎ２を有し、トランジスタＭ_ｐ２，Ｍ_ｎ２の駆動に応じて第２出力信号を出力する補助出力段６０と、を備える。 （もっと読む）

【課題】入力差動電圧が所定値を超えるとき、スルーレートを加速させてパルス応答速度をさらに高速化させる。
【解決手段】正転入力端子ＩＮ＋および反転入力端子ＩＮ−に接続された差動入力回路（Ｑ１，Ｑ２，Ｉ１〜Ｉ３）と、該差動入力回路の正転入力端子と反転入力端子に入力する入力差動電圧の極性と大きさに応じた電流の吐き出し／吸い込みを行う出力回路（Ｑ３〜Ｑ６，Ｒ１，Ｒ２，Ｖ１）と、該出力回路の電流吐き出し／電流吸い込みに応じて充電／放電が行われるコンデンサＣｃとを備える。これに、正転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ−の電圧より所定値以上高くなると、コンデンサＣｃに対して追加の吐き出し電流を供給する吐き出し電流追加回路（ＱＡ２，ＱＡ３，ＱＡ５，ＱＡ７）と、正転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ−の電圧より所定値以上低くなると、コンデンサＣｃに対して追加の吸い込み電流を供給する吸い込み電流追加回路（ＱＡ１，ＱＡ４，ＱＡ６，ＱＡ８）とを設ける。 （もっと読む）

【課題】回路を簡略化して回路規模を小さくすることができる電流電圧変換回路及びこの電流電圧変換回路を提供すること。
【解決手段】受光素子ＰＤ１に流れる電流を電圧に変換する電流電圧変換回路において、基準電圧源ＶＢが接続される入力ノードＮ１、受光素子ＰＤ１が接続される入力ノードＮ２及び出力ノードＮ３を有する差動増幅器４０と、出力ノードＮ３に入力される電流Ｉｘに応じた電圧を出力する複数の増幅器４１ａ〜４１ｃと、複数の帰還抵抗ＲＴ１〜ＲＴ３とを備え、増幅器４１ａ〜４１ｃは、出力ノードＮ３に入力される電流の変化を検出し、この電流変化に対応する電圧を生成する電圧変換部４２ａ〜４２ｃと、この電圧変換部４２ａ〜４２ｃにより生成した電圧を入力するエミッタフォロア回路４３ａ〜４３ｃとを有している。 （もっと読む）

【課題】ＲＦ ＩＣで、基準周波数信号の周波数を制御するＡＦＣ制御用Ｄ／Ａ変換器の出力信号の外部電源電圧の変動による変動を低減すること。
【解決手段】基準周波数発振器３１４を制御するＡＦＣ制御用Ｄ／Ａ変換器３１５は、３個のボルテージフォロワＡＭＰ１、２、３を含む電圧ポテンショメータ型Ｄ／Ａ変換器で構成される。少なくとも後段のボルテージフォロワＡＭＰ３では、ＮＭＯＳ差動入力回路とＣＭＯＳ出力回路とバイアス回路とは外部電源電圧Ｖｄｄ＿ｅｘｔを供給する一方、ＰＭＯＳ差動入力回路ＰＭＯＳ＿ＤＡは基準電圧発生器ＲＶＧから生成された内部安定化電源電圧Ｖｄｄ＿ｉｎｔを供給する。ＰＭＯＳ差動のＭＰ１、ＭＰ２のペア性のずれがあっても、外部電源電圧Ｖｄｄ＿ｅｘｔの増大によるＰＭＯＳ電流源のＭＰ３の電流の増大は抑制される。ＰＭＯＳ差動の入力オフセット電圧も増大せず、ＡＦＣ制御アナログ出力信号の変動を低減できる。 （もっと読む）

【課題】出力段のアイドリング電流の増加を招くことなく、負荷電流能力の向上を図る。
【解決手段】
第１のトランジスタ１と第１０のトランジスタ１０のベース電流を相殺するアイドルベース電流キャンセル部１０２において、第６及び第７のトランジスタ６，７より構成されたプッシュプル出力段１０６の第７のトランジスタ７にシンク電流が流れる際に余剰電流となる第１０のトランジスタ１０のコレクタ電流が、補充電流供給部１０４の作用により第７のトランジスタ７のベースに供給されて、出力電流能力の向上が図られるものとなっている。 （もっと読む）

【課題】演算増幅器（オペアンプ）のオフセット補正を行うことができる増幅回路を提供する。
【解決手段】入力切替部１０を介してアンプ部２０に入力される電圧信号の入力経路をスイッチ端子５０に入力されるスイッチ信号によって切り替えると共に、スイッチ信号による切替前と切替後のアンプ部２０の出力をサンプルアンドホールド部３０に格納する。そして、それら出力を差動増幅回路部４０で足し合わせることで、アンプ部２０（特に差動対回路部を構成する各トランジスタ）に生じるオフセットをキャンセルする。 （もっと読む）

【課題】消費電流とレイアウト面積を増加させることなく、出力電圧の上昇時と低下時でほぼ等しい応答速度を有するプッシュプル出力型の増幅回路を提供する。
【解決手段】入力信号ＶＩＮ＋，ＶＩＮ−を増幅して差電圧に対応する電圧をノードＮ１３に出力する差動入力部１０と、ノードＮ１３の電圧をレベル変換してノードＮ２２に出力するレベル変換部２０と、電源電圧ＶＳＳと出力ノードＮ３１の間に接続されてノードＮ１３の電圧で制御されるＮＭＯＳ３１及び電源電圧ＶＤＤと出力ノードＮ３１の間に接続されてノードＮ２２の電圧で制御されるＰＭＯＳ３２を有する出力部３０を備えた増幅回路において、ノードＮ２２の電圧が所定の電圧よりも低いときに、電源電圧ＶＤＤからレベル変換部２０のノードＮ２１に電流を供給して動作電流を増加させる電流加算部４０を設け、このレベル変換部２０の増幅度を増加させる。 （もっと読む）

【課題】高い利得を有すると共に、バイアス電流の設定を簡単に行うことができるＯＴＡ回路を提供する。
【解決手段】ＯＴＡ回路の差動対を構成する一導電型ＭＯＳトランジスタと、当該一導電型ＭＯＳトランジスタのドレインに共通接続ノードを介してそれぞれドレインを接続された一対の他の導電型ＭＯＳトランジスタとを備え、前記共通接続ノードにそれぞれ接続された出力側回路を有する構成としたＯＴＡ回路を得る。このような接続により、一導電型ＭＯＳトランジスタによって定まる利得よりも高い利得を得ることが出来ると共に、直流バイアスポイントの変動をなくし、これによって、接続される回路に対する制約を軽減できる。 （もっと読む）

【課題】振幅のみが相違する分割信号を用いて歪みを低減する。
【解決手段】入力信号を第１の重みｋ_i（ｉ＝１〜４）で重み付けして分割信号を得て、この分割信号に対して同一の信号処理ｆ（ｘ）を行ない、信号処理された分割信号を第２の重みｌ₁（ｉ＝１〜４）で重み付けし、第２の重みで重み付けられた分割信号ｖout1〜ｖout4を加算する。前記第１の重みは、ｋ₁＝ｔ、ｋ₂＝−ｔ、ｋ₃＝１、ｋ₄＝−１とし、前記第２の重みは、ｌ₁＝−１、ｌ₂＝１、ｌ₃＝ｔ³、ｌ₄＝−ｔ³とする。ここで、ｔ＝ｂ／ａ（ａ、ｂは異なる正の整数）である。 （もっと読む）

【課題】オフセット電圧の発生を好適に抑制することのできるオペアンプ回路を提供することにある。
【解決手段】出力段回路３０のトランジスタＰ３のドレインにソースが接続され、トランジスタＮ５のドレインにドレインが接続されるトランジスタＰ１１を備えた。このトランジスタＰ１１のゲートには、トランジスタＮ１２のソースが接続される。このトランジスタＮ１２のゲートには、第１入力信号ＩＰが印加される。すなわち、トランジスタＰ３，Ｐ１１間のノードＣの電位Ｖ３は、第１入力信号ＩＰからトランジスタＮ１２のゲート・ソース間電圧Ｖｇｓ１分低下し、トランジスタＰ１１のゲート・ソース間電圧Ｖｇｓ２分上昇した電圧になる。 （もっと読む）

【課題】高速かつ広い入力電圧レンジの入力信号を受け取り、信号品質を悪化させることなく、所定の出力電圧レンジの出力信号に変換して出力する入力バッファを提供する。
【解決手段】本発明の入力バッファは、所定のコモンモード電圧であって、所定振幅の入力信号を受け取り、後段のバッファの入力信号として入力可能な最大のコモンモード電圧を持つ、所定の出力電圧レンジの出力信号を出力する第１のバッファと、第１のバッファの出力信号のコモンモード電圧を段階的に低電位側にシフトして低下させた出力信号を出力する第２のバッファと、第２のバッファの出力信号のコモンモード電圧をさらに低電位側にシフトし、コア電源の電圧レンジで動作するロジック回路のしきい値電圧とほぼ一致する電圧まで低下させた出力信号を出力する第３のバッファとを備えている。 （もっと読む）

【課題】消費電力増大を抑止しつつスルーレートを向上可能な演算増幅回路を提供すること。
【解決手段】差動増幅器１２の出力端（Ｂ）に接続されるとともに差動増幅器１２の反転入力電圧Ｖｉｎ−及び非反転入力電圧（Ｖｉｎ＋）が入力される補助回路１１を有する。この補助回路１１は、反転入力電圧Ｖｉｎ−と非反転入力電圧Ｖｉｎ＋との差が実質的に等しい定常常態において大きな出力インピーダンスをもつ。反転入力電圧Ｖｉｎ−と非反転入力電圧Ｖｉｎ＋との差が大きくなると、補助回路１１は、差動増幅器１２の出力電圧の遷移を促進する方向へ差動増幅器１２の出力端（Ｂ）と電流を授受する。 （もっと読む）

【課題】電源電圧の低電圧化においても安定した高利得の演算増幅器を提供することを目的とするものである。
【解決手段】ＡＢ級演算増幅器１００では、出力段５を構成するトランジスタＭ１７、Ｍ１８の閾値電圧を、前記出力段５に接続されたカスコード接続段３、４を構成するトランジスタの飽和ドレイン電圧の和よりも高くすることにより、低電源電圧においてＡＢ級演算増幅器１００を構成する全てのトランジスタを飽和領域内で動作させる。 （もっと読む）

【課題】起動時に発生する出力周波数の変動を安定化させることができる基準電流制御回路、温度補償機能付き水晶発振器制御ＩＣ、水晶発振器、ＴＣＸＯモジュールおよび携帯電話機を提供する。
【解決手段】基準電流制御回路５００は、温度センサー２１と、電圧−電流変換回路２２と、キャンセル回路２３と、スイッチ２４と、スイッチ２４を制御する時定数回路２５と、足し算回路２６とを備えている。基準温度をＴｒとするとき、起動時にLSIのチップ表面温度がΔTr上昇し、それによりダイオード１のコレクタ・ベースの電圧V1(t)の変動が
発生する。キャンセル回路２３は電圧V1(t)の変動と逆方向の電圧V2(t)を出力し、足し算回路２６にてV１(t)と足され、変動の無い電圧V3(t)となって電圧−電流変換回路２２の入力トランジスタ３のベースに入力される。時定数回路２５により一定時間後、キャンセル回路２３と足し算回路２６の間にあるスイッチ２４をOFFする。 （もっと読む）

【課題】位相余裕の拡大、動作開始時の出力電圧の変化の安定性、過電流防止を図る。
【解決手段】アンプは、入力段増幅回路３０Aと、出力段増幅回路３０Bと、負帰還回路５０とを備えている。回路３０Aは、正相入力ノード（NMOS３５のゲート）に入力される第１の入力電圧と逆相入力ノード(NMOS３４のゲート)に入力される第２の入力電圧とを差動増幅して正相出力ノードN35から出力する。回路３０Bは、ノードN35の出力電圧を増幅して出力端子REGOUTから出力すると共に出力電圧Voutに対応した第２の入力電圧を生成してNMOS３４のゲートへフィードバック入力する。回路５０は、ノードN35の出力電圧により出力電流が変化する電流源用PMOS５１と、このPMOS５１の出力電流が供給され、第１の入力電圧と第２の入力電圧とを差動増幅するPMOS５２，５３からなる差動増幅部とを有し、この差動増幅部の出力電流に対応した正相電流を逆相出力ノードN34へフィードバックする。 （もっと読む）

【課題】回路規模を増大させることなく、高スルーレートと低消費電力化を図る。
【解決手段】高スルーレート出力回路において、NMOS９３−１及びPMOS９３−２により、IN及びOUT間の電位差を検出し、出力段８０のPMOS８１及びNMOS８２を深くオンさせ、更に、出力変化時のみ差動入力段５０の電流を補うことにより、静的な消費電流を増加させることなく、スルーレートを高速化することができる。又、OUTに接続される負荷への充放電時のみ差動電流を増加しているため、幅広い負荷に対応することができる。出力段８０の貫通電流の対策により、高スルーレート対応にもかかわらず、充放電時の出力段８０の貫通電流を小さくでき、更にオーバシュート、アンダシュート、及び短セトリングタイムを実現できる。 （もっと読む）

【課題】保護回路の素子数を減らすこと、しかも保護動作の開始電圧を最大差動入力電圧範囲の限界直前まで正確に制御できるようにすること。
【解決手段】差動入力回路１０と、能動負荷２０と、出力回路４０とを備える演算増幅器において、差動入力回路１０の差動入力端子ＩＮ＋，ＩＮ−の間に、トランジスタＱ１，Ｑ２と同じ特性の２個のダイオード接続のトランジスタＱＡ１，ＱＡ２の逆直列回路と逆並列のダイオードＤＡ１，ＤＡ２を直列接続した保護回路３０を接続する。 （もっと読む）

【課題】差動増幅回路が形成されてなる半導体回路装置であって、回路の動作スピードと安定性を両立させることができると共に、適用回路に制限がなく、安価に製造することのできる半導体回路装置を提供する。
【解決手段】差動増幅回路１００ａにおける２つの入力トランジスタＱ１，Ｑ２にバイアス電流Ｉｂを供給する電流供給トランジスタＱ３ｐが、マルチコレクタのバイポーラトランジスタからなり、電流供給トランジスタＱ３ｐの第１コレクタｃ_１が、２つの入力トランジスタＱ１，Ｑ２の各エミッタに共通接続され、第１コレクタｃ_１と電流供給トランジスタＱ３ｐの第２コレクタｃ_２との間で、寄生抵抗Ｒｐが形成され、第２コレクタｃ_２が、２つの入力トランジスタＱ１，Ｑ２に入力が無い状態で、第１コレクタｃ_１と同電位に設定されてなる半導体回路装置１００とする。 （もっと読む）