【課題】差動増幅器において、負荷駆動能力を上げるために出力バッファの貫通電流を増加させると消費電流が大きくなり、消費電流を抑えるために出力バッファの貫通電流を減らすと負荷駆動能力が低下してしまうという問題がある。
【解決手段】出力バッファを構成する低電流トランジスタの代わりに、出力信号レベルに応じてゲート電圧を変化させることで電流値が変化する可変電流トランジスタを用いることで、必要なときのみ大きな電流を流し、必要でないときは電流を小さくすることで、出力回路の負荷駆動能力は大きく、消費電流は小さい差動増幅器を実現することができる。 （もっと読む）

【課題】入力電圧の比較可能レベルを広げ、かつ比較レベルによる判定時間の変動、入力からみた出力に対する比較精度の変動を抑えられるコンパレータ回路の提供。
【解決手段】第１差動増幅回路１１は、入力電圧Ｖin＋、Ｖin−の差に応じた電流を出力する。ソースフォロワ回路１８は、入力電圧Ｖin＋、Ｖin−を電圧ＳＶ＋、ＳＶ−にレベルシフトする。第２差動増幅回路１２は、その電圧ＳＶ＋、ＳＶ−の差に応じた電流を出力する。受け渡し回路１６は、入力電圧Ｖin＋、Ｖin−の動作コモン電位レベルに応じて第１差動増幅回路１と第２差動増幅回路２の動作を切り替える。電流電圧変換回路１５は、第１差動増幅回路１１の出力電流と第２差動増幅回路１２の出力電流とを加算し、その加算に応じた出力電圧Ｖout を出力する。 （もっと読む）

【課題】出力電圧範囲が広く、且つ消費電流の少ない電力効率の優れたＡＢ級出力回路を提供する。
【解決手段】高電位側電源と出力端子との間に接続された電流ソース用トランジスタ１０８と、低電位側電源と出力端子との間に接続された電流シンク用トランジスタ１０６と、電流ソース用トランジスタ１０８とカレントミラー回路を構成するトランジスタ１０７と、トランジスタ１０７に接続され、電流ソース用トランジスタ１０８の駆動電流を制御するトランジスタ１０４と、電流シンク用トランジスタ１０６のベース電位に対応する電流をトランジスタ１０４に流すトランジスタ１０５を備えることを特徴とするＡＢ級出力回路である （もっと読む）

【課題】安定性と駆動能力を改善した演算増幅器の提供。
【解決手段】演算増幅器(200)は、第１段(110)、第２段(120)、第３段(130)、及び第４段(140)を含む。演算増幅器(200)は、ネスト型相互コンダクタンス−キャパシタンス補償構成(154,164,174,114,124,134)を含む。第３段(130)は、クラスＡＢ制御装置を含む。第４段(140)はクラスＡＢ出力段を含む。 （もっと読む）

【課題】高周波領域でも使用が可能であり、出力オフセット電流や信号の歪みを改善し消費電流を低減することが可能な差動増幅器を提供する。
【解決手段】入力段の差動増幅回路を第１の差動増幅回路１１と第２の差動増幅回路１２とのツイン差動形式にて構成し、それぞれの差動出力を第１および第２のソース接地アンプＭ５，Ｍ１０により取り出す。第２のソース接地アンプＭ１０には電流ミラー回路Ｍ１１，Ｍ１２を接続し、これを第２のソース接地アンプＭ１０のドレイン電流によって駆動する。これにより、出力端子ＯＵＴより出力される交流信号の上半分のダイナミックレンジが第１のソース接地アンプＭ５の電流供給能力で決まり、下半分のダイナミックレンジが第２のソース接地アンプＭ１０の電流供給能力で決まるようにし、波形歪みの改善された下半分の信号を作るのに大電流の定電流回路を設ける必要をなくす。 （もっと読む）

【課題】差動トランジスタのサイズおよびレイアウト面積等を縮小することのできるオペアンプを提供。
【解決手段】低電圧信号を入力する差動増幅回路12の後段には高耐圧のカレントミラー回路14が接続されたオペアンプであり、差動増幅回路12は、入力端子20,22にNch FETである低耐圧トランジスタ(M1,M2) 24,26が接続され、その各ドレインには接続点(N1,N2)を介してNch高耐圧(HV)トランジスタ(M4,M5) 28,30が接続され、その各ゲートにはともにバイアス電位(BIAS2)が供給される。低耐圧トランジスタ(M1,M2) 24,26のソースは低耐圧トランジスタ(M3) 34のドレインに接続されて、そのゲートにバイアス電位(BIAS1)が供給されて電流源として機能し、低耐圧トランジスタ(M1,M2,M3)) 24,26,34は、高耐圧トランジスタよりもトランジスタサイズが小さく設定されている。 （もっと読む）

【課題】消費電流の増大、および、安定性を損なうことなくスルーレートを向上させること。
【解決手段】Ｍ１７のドレインをＭ５のドレインに接続し、Ｍ１７のドレインとゲートをＭ１８のゲートに接続することで構成したＰ型カレントミラー回路６と、Ｍ２４のドレインとゲートをＭ１８のドレインに接続し、Ｍ２５のドレインを位相補償容量Ｃ１に接続し、Ｍ２６のドレインを位相補償容量Ｃ２に接続したＮ型カレントミラー回路９と、Ｍ１９のドレインをＭ３のドレインに接続し、Ｍ１９のドレインとゲートをＭ２０のゲートに接続することで構成したＮ型ＭＯＳカレントミラー回路７と、Ｍ２１のドレインとゲートをＭ２０のドレインに接続し、トランジスタＭ２２のドレインを位相補償容量Ｃ１に接続し、Ｍ２３のドレインを位相補償容量Ｃ２に接続したＰ型カレントミラー回路８とを具備する。 （もっと読む）

【課題】１対の入力信号の同相成分に比べ、電圧レベル差が少さい場合でも、これを感知して論理レベルに応じて出力できる差動増幅装置を提供すること。
【解決手段】本発明の差動増幅装置は、第１（ＩＮ）及び第２入力信号（ＩＮＢ）が有する電圧レベルの差を感知及び増幅して、第１（ＯＵＴ）及び第２出力信号（ＯＵＴＢ）として出力するための増幅手段と、前記第１出力信号を第１フィードバック信号（ＯＵＴ＿ＦＤ）として、前記第２出力信号を第２フィードバック信号（ＯＵＴＢ＿ＦＤ）として受けて、前記第１フィードバック信号と前記第２フィードバック信号との電圧レベルの差を増幅するためのフィードバック手段（ＮＭ９，１０、ＭＮ１５，１６）とを備える。 （もっと読む）

【課題】立ち上がり時の遅延時間と立下り時の遅延時間との差を小さくすることができる差動増幅回路と、これを用いたレシーバ回路、発振回路及びドライバ回路を提供する。
【解決手段】差動入力信号の極性が正負の何れに変化する場合でも、ノードＮ３１及びＮ３２ｂに発生するバイアス電圧がほぼ一定になり、各カスコード部のＮチャンネル側の負荷トランジスタ（ＭＮ２１，ＭＮ２２，ＭＮ２１ｂ，ＭＮ２２ｂ）には常に電流が流れた状態になる。これにより、ノードＮ３１及びＮ３２ｂの充放電に要する時間が非常に短くなるため、非反転出力信号Ｏ（＋）及び反転出力信号Ｏ（−）の立ち上がり時の遅延時間と立下り時の遅延時間をほぼ等しくすることができる。これにより、入力信号のパルス幅と出力信号のパルス幅がほぼ同じになり、高速な回路への適用が可能になる。 （もっと読む）

【課題】低消費電流でより高速な増幅回路を提供すること。
【解決手段】差動入力される電圧電流変換増幅器と、ｎｏｄｅ１とＶｄｄの間に接続される第１の電流源と、ｎｏｄｅ１にドレイン端子が接続されゲート端子に第１のバイアス電圧が印加される第１導電型の第１のトランジスタと、ｎｏｄｅ２とＶｓｓの間に接続される第２の電流源と、ｎｏｄｅ１にソース端子が接続されｎｏｄｅ２にドレイン端子が接続されゲート端子に第２のバイアス電圧が印加される第２導電型の第２のトランジスタと、ｎｏｄｅ１にゲート端子が接続され出力端子にドレイン端子が接続されＶｄｄにソース端子が接続される第２導電型の第３のトランジスタと、ｎｏｄｅ２にゲート端子が接続され出力端子にドレイン端子が接続されＶｓｓにソース端子が接続される第１導電型の第４のトランジスタと、第１の電流源又は第２の電流源は前記増幅器により電流量を制御する電流量制御手段とを有する。 （もっと読む）

【課題】 消費電流を増加させることなく電流出力能力を高める。
【解決手段】 入出力端子４、５間にオペアンプ６をボルテージフォロアの形態で接続する。オペアンプ６の出力段は、電源線２、３間に出力端子６ｃを挟んで定電流回路として動作するトランジスタと出力トランジスタとが直列に接続されている。差動増幅回路１２は、入力電圧Ｖinと出力電圧Ｖoutとの差電圧を増幅し、出力回路１７は差動増幅回路１２の出力電圧Ｖａに応じた電流を出力する。Ｖin＞Ｖoutとなる状態で出力回路１７が出力電流Ｉｏを出力し、オペアンプ６の電流出力能力の不足を補う。 （もっと読む）

【課題】起動時間を高速化する。
【解決手段】定電流発生回路に設けられるオペアンプは、バイアス回路１０、差動段２０、及び増幅段３０を有している。このオペアンプにおいて、起動信号ENを入力する制御端子３ｃとノードNGATEとの間に容量３７を設けたので、定電流発生回路の起動時において、差動段２０の出力側ノードNGATEはカップリング効果により、起動信号ENの切り替わりタイミングに合わせて、特定の電圧だけ上昇することにより、より早くVSSから所定の電圧レベルまで上昇することができる。これにより、定電流発生回路では、オペアンプの差動段２０のゲインを小さく設定したままで、起動してから定電流を得るまでの時間を、短縮することができる。 （もっと読む）

【課題】電源電圧が低電圧の場合でも、入力電圧範囲を広く使用可能で、安定した利得のオペアンプを有した半導体集積回路を提供することを目的とする。
【解決手段】本実施例の半導体集積回路は、入力端子１、２にそれぞれ供給された入力信号を差動増幅する入力回路部１００、入力回路部１００によって増幅された信号をシングルエンド出力にするための能動負荷部１０１、能動負荷部１０１用のバイアス電流を流すための回路であるバイアス回路部１０２、能動負荷部１０１からのシングルエンド出力を増幅して出力端子３を介して外部に出力する第１の増幅部２００、第１の増幅部２００に接続されて外部からの電流を出力端子３を介して流入させる第２の増幅部３００を備える。 （もっと読む）

【課題】 差動増幅回路をＣＭＯＳで構成される演算増幅器において、強反転領域でのトランスコンダクタンスの変動を抑制する。
【解決手段】 Ｒａｉｌ ｔｏ Ｒａｉｌオペアンプ１は、電流モニター部２、差動入力段３、及び出力段４から構成されている。電流モニター部２は、Ｐｃｈ ＭＯＳトランジスタＰ３、Ｐｃｈ ＭＯＳトランジスタＰ４、Ｎｃｈ ＭＯＳトランジスタＮ３、Ｎｃｈ ＭＯＳトランジスタＮ４、及びＮｃｈ ＭＯＳトランジスタＮ５から構成され、ダイオード接続されたＰｃｈ ＭＯＳトランジスタＰ４及びＮｃｈ ＭＯＳトランジスタＮ５は、ノードｎｄ３とノードｎｄ２の間に縦続接続されている。そして、電流モニター部２はＰｃｈ ＭＯＳトランジスタ構成の差動増幅回路に流れる電流とＮｃｈ ＭＯＳトランジスタ構成の差動増幅回路に流れる電流の合計を一定値になるように制御する。 （もっと読む）

【課題】 回路安定性と高電流駆動能力の双方を実現するのに適した信号伝達回路を提供する。
【解決手段】 信号伝達回路Ａは、信号電流を第１基準電流Ｉ１を介して伝達する電流伝達回路３を備える。１実施形態では、電流伝達回路３は、信号電流Ｉｓを、第１基準電流Ｉ１の第１部分Ｉ１−１に転写する電流転写回路３０と、その第１電流部分Ｉ１−１を伝達する出力電流経路３２と、を備える。１実施形態では、電流転写回路３０は、第１の電流分岐回路３００と、第２の電流分岐回路３０２とを備える。 （もっと読む）

【課題】 コモンモード電位の変動を抑制して高速・長距離の信号伝送をすることができる送信装置を提供する。
【解決手段】 送信装置はメインバッファ回路およびプリエンファシスバッファ回路２０を備える。プリエンファシスバッファ回路２０は、スイッチ回路２１，第１電流源２２および第２電流源２３を備え、スイッチ回路２１により、送信すべきデータのレベルが変化した時刻からの一定期間では、メインバッファ回路１０の出力電流と同方向の電流信号を出力する一方、その一定期間が経過した後のレベル一定期間では、出力端子２０１，２０２をHigh-Ｚ状態とする。プリエンファシスバッファ回路２０の出力は、メインバッファ回路の出力のコモンモード電位に影響を与えず、差動伝送線路へ出力される電流信号の振幅のみに影響を与える。これにより、送信装置はコモンモード電位の変動を抑制して高速・長距離の信号伝送をすることができる。 （もっと読む）

【課題】出力電圧レベルをＧＮＤレベルに下げることができるとともに、出力電流能力を大きくした場合にも、アイドリング電流を小さく抑えることが可能な出力回路を提供する。
【解決手段】定電流源Ｉ0と、トランジスタＱ1、Ｑ2よりなるカレントミラーが出力素子であるトランジスタＱ3のソース回路を構成し、トランジスタＱ3とカレントミラーを構成するアイドリング電流制御トランジスタＱ4が出力電流値Ｉoutに応じてソース回路の電流値を制御することにより、出力段のアイドリング電流を制御する。これにより、アイドリング電流を低減することができるとともに、出力電流Ｉoutが増加すると、トランジスタＱ3に流れる電流Ｉ3が減少するため、トランジスタＱ4に流れる電流Ｉ4も減少するので、トランジスタＱ2、Ｑ1に流れる電流Ｉ2、Ｉ1が増加し、出力電流能力がアップする。
（もっと読む）

【課題】 コンデンサの占有面積を縮小することができる位相補償回路を提供する。
【解決手段】 エラーアンプ１の出力側に接続する抵抗R1、コンデンサＣ及び容量増幅回路として機能するコンダクタンスアンプ１８を有する位相補償回路であって、容量を前記コンダクタンスアンプ１８により増幅して用いることでコンデンサＣの容量を小さい容量としても全体として本来必要とされる容量を確保するようにした。 （もっと読む）

入力信号を受信するための第１の差動入力を有するＮＭＯＳトランジスタ・ダブレットと入力信号を受信するための第２の差動入力を有するＰＭＯＳトランジスタ・ダブレットとを有する入力ステージ（６１）を備える装置（８０）。この装置（８０）は、さらに、アナログ入力信号を受信し、アナログ入力信号を第１の差動入力または第２の差動入力に選択的に向けるための切換え手段を備える。この手段は、ＮＭＯＳトランジスタ・ダブレットの相互コンダクタンスとＰＭＯＳトランジスタ・ダブレットの相互コンダクタンスとの比が一定に保たれるように、切換え信号（φ，φバー）によって制御される。
（もっと読む）