【課題】低消費電力モードから復帰時にその受信シンボルでスキュー調整を実施することができ、通常通信状態への迅速な復帰を行う。
【解決手段】符号化された複数のレーンのシリアル受信信号からクロックの再生を行い、受信シンボルを各レーン毎に再生し、バイトアライン及びＳＰ変換後、復号化して複数のレーンの受信シンボルを同一のクロックに同期した受信シンボルに変換して出力する物理層受信回路と、複数のレーンの受信シンボルに対してレーン間のシンボルスキューを調整するレーン間スキュー調整回路とを備えたシリアル通信回路において、所定の検出基準シンボルを受信シンボルからレーン毎に検出し、カウンタ回路により検出信号に応答して検出信号の計数を開始し、カウンタ値の選択信号に対応する遅延量だけ、物理層受信回路から出力される複数のレーンの受信シンボルに対して遅延させてレーン間のシンボルスキューを調整する。 （もっと読む）

【課題】シリアルデータの高速動作限界を向上させると共に、同期させるレーン数を容易に増加させ、消費電力を低減させる。
【解決手段】パラレルシリアル変換回路１２は、クロック生成回路３から供給されたシリアルクロックｓ１を所定の分周比で分周させた分周クロックｓ３を生成する分周回路２２と、シリアルクロック、クロック生成回路３から供給されたパラレルクロックｓ２及び分周クロックに基づき、ＥＳ回路１１から出力されたパラレルデータｄ１₁〜ｄ１₄をシリアルデータｄ２に変換するマルチプレクサ回路２１と、パラレルクロック及び分周クロックの位相を比較し、これらの位相が一致するか否かを示す位相比較情報ｓ４を生成する位相比較回路２３とを備え、分周回路は、位相比較情報に基づき、パラレルクロック及び分周クロックの位相が一致しない場合に、これらの位相が一致するように分周クロックをシフトさせる。 （もっと読む）

【課題】高速なクロックの供給下であっても、送信チャネル間のスキュー除去が可能な送信回路を提供することを目的とする。
【解決手段】送信回路１は、第１クロックをデータ変換部２に供給し、第１クロックの周波数より低い第２クロックをデスキュー部３に供給する。データ変換部２は、第１クロックにもとづいてパラレルデータをシリアルデータに変換する。デスキュー部３は、生成部４と調整部５を備える。生成部４は、タイミング検出用データを出力し、データ変換部２が出力するシリアル化されたタイミング検出用データを第２クロックにもとづいてサンプリングする。生成部４は、サンプリングしたデータの遷移状態からシリアルデータの出力タイミングが特定タイミングである場合に、当該タイミングを特定する調整値を生成する。調整部５は、入力したパラレルデータを調整値に応じてデータシフトしてデータ変換部２に出力する。 （もっと読む）

【課題】 光バーストスイッチ網を介して携帯電話や無線センサ端末等の基地局に基準時刻や周波数を高い精度で安定的に供給する。
【解決手段】 本発明は、入力された光バースト信号にそれぞれ適切な遅延を与えて出力する光バーストスイッチ装置（OBS）が、時刻同期プロトコルにおけるSyncメッセージ及びDelayReqメッセージを転送したときに光遅延器の遅延設定データを当該メッセージに対応付けて記録し、スレーブクロック側のノードがこの記録された遅延設定データを取得し、取得した遅延設定データに基づいて時刻同期誤差を補正する。 （もっと読む）

【課題】常に信頼性の高いパラレルデータ出力制御が行えるをパラレルデータ出力制御回路を得る。
【解決手段】ＣＰＵ１２はバッファ１３からのリクエストＲＱに応答して内蔵ＲＡＭ１１よりデジタルデータをバッファ１３に出力する。バッファ１３は複数段構成のＦＩＦＯを有し、ＦＩＦＯの各段は１単位（１０ビット）のデジタルデータを格納可能であり、バッファ１３全体としてＦＩＦＯの構成段数単位分のデジタルデータを格納することができる。レジスタ１４は出力制御クロックＣＫ１５に同期して、バッファ１３内部に格納したデジタルデータを１単位ごとに取り込む。レジスタ１４に格納されたデジタルデータがＤ／Ａ変換用データＤａｔａとしてパラレルＤＡＣ２に出力される。ＷＲ信号出力タイマ１７は出力制御クロックＣＫ１５に同期して“Ｌ”の１ショットパルスを有する書き込み制御信号ＷＲを生成する。 （もっと読む）

【課題】複数のデータ伝送路のタイミングを低コストで同期可能な半導体デバイスを提供すること。
【解決手段】送信側から受信側にデータをシリアル送信する半導体デバイス１００であって、データ転送の合間に、同期判定用のコードを送信する同期判定コード送信手段３０１，３０２と、送信側と受信側に共通のクロック信号を提供するクロック信号提供手段１０３と、クロック信号に同期して同じデータを送信する複数の伝送路１１７と、受信側に提供されたクロック信号の位相を、それぞれ異なる所定量遅延させ複数の遅延クロック信号を生成するクロック生成手段１１０と、遅延クロック信号に同期して伝送路を介して送信されたデータを取り込む複数の受信バッファ１１１と、コードを予め定められた規則に基づき検証して複数の受信バッファから１つの受信バッファを、複数の遅延クロック信号から１つの遅延クロック信号をそれぞれ選択する選択手段１１３、１１５と、を有する。 （もっと読む）

【課題】簡易な構成でデータ位相の同期をとることが可能なデータ位相同期装置を得ること。
【解決手段】デリミタ値、トレーニングパタンフレーム番号に対応するカウンタ値、反転カウンタ値を含むトレーニングパタンフレームを生成するトレーニングパタンフレーム合成部１４と、トレーニングパタンフレームを複数のレーン内のデータに同期して挿入する選択部１５と、受信データに挿入されたトレーニングパタンフレームからデリミタ値を検出し、フレーム位相を判定するデリミタ検出部１８と、フレーム位相に基づいてトレーニングパタンフレーム番号を再生するカウンタ再生部１９と、フレーム位相およびトレーニングパタンフレーム番号に基づいてレーン毎のスキュー量を推定するスキュー推定部２０と、レーン毎のスキュー量に基づいてレーン間のスキューを打ち消す制御を行うデスキュー制御部２１と、を備える。 （もっと読む）

【課題】 ＢＥＲが劣悪な状況においてもマルチレーン伝送を可能にする。
【解決手段】 本発明は、単一の信号を送受信部で複数のレーンに分配及び結合する伝送方式において、分配手段３０３におけるレーン識別とスキュー検出に用いるビット列に対する誤り訂正符号の付加と結合手段４０１における当該誤り訂正符号を用いたエラー訂正、結合手段４０１におけるレーン識別とスキュー検出に用いるビット列においてＯＴＮ勧告で規定されるより少ないビット数の使用するビットパターン照合、結合手段４０１におけるレーン識別とスキュー検出に用いるビット列に対するビットエラー許容、のいずれか１つ以上を用いてエラー耐性を高める。 （もっと読む）

【課題】本発明は、アライメントマーカの検出順序に依存しない先頭レーン検出回路及び方法並びにデスキュー回路及び方法の提供を目的とする。
【解決手段】本願発明の先頭レーン検出回路は、基準レーンを設定する基準レーン設定部１２と、アライメントマーカのタイミング信号Ｔ_０〜Ｔ_１９が入力され、基準レーン＃０のタイミング信号Ｔ_０の時点から基準レーン＃０以外のレーンのタイミング信号Ｔ_１〜Ｔ_１９の時点までの遅延時間ΔＴ_１〜ΔＴ_１９を測定する時間測定部１１と、全てのレーンの遅延時間ΔＴ_１〜ΔＴ_１９を測定する前に所定時間を経過すると基準レーンを順次変更する基準レーン変更部１４と、所定時間内に全てのレーンの遅延時間ΔＴ_１〜ΔＴ_１９を測定すると、基準レーンのレーン番号＃０を先頭レーンのレーン番号に決定する先頭レーン決定部１３と、を備える。 （もっと読む）

【課題】データを複数のレーンに振り分け、レーン毎にアライメントマーカを挿入して行われるデータ通信における、アライメントマーカの誤設定を検出する。
【解決手段】受信装置に含まれる整列同期回路において、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）がライン０〜ライン（ｎ−１）に含まれるアライメントマーカを検出する。そして、検出されたアライメントマーカの示すレーン番号が複数のラインについて同一であると判定した場合に、レーン番号重複判定回路１３０がアライメントマーカ重複を示す信号を出力する。 （もっと読む）

【課題】全レーンにおける全スキューパターンを補正する従来技術と比較して、より短時間でデスキューを完了することのできるデスキュー装置を得る。
【解決手段】ＤＱＰＳＫ変調方式を適用し、送信機（１０）のプリコーダの内側にプリスキュー回路（１３）が設けられており、Ｉチャネル、Ｑチャネルそれぞれ３レーン以上の複数レーンで構成され、干渉するレーンがＩチャネル、Ｑチャネルそれぞれ２レーンであり、複数レーンの信号をパラレル伝送した際に発生するレーン間のスキューを除去するデスキュー処理を行うデスキュー装置であって、オフラインでトレーニングを送信することによりデスキュー処理を行う際に、１レーンずつトレーニングを送信することで、Ｉチャネルの複数レーンと、Ｑチャネルの複数レーンのタイミングが一致するレーンの組み合わせを順次特定していく。 （もっと読む）

【課題】本発明は、ディスプレイ駆動システムを提供する。
【解決手段】データ信号の間に同一な大きさを有するクロック信号をエンベッディングして、単一レベル形態の信号に送ることにおいて、クロックがエンベッディングされる周期を調節して、コントロールデータ伝送段階を２ワード(word)以上に拡張できるようにデータフォーマットを構成したクロック信号がエンベッディングされたことを特徴とする。 （もっと読む）

【課題】受信側でのデータの待ち合わせ時間を短くし、送信側と受信側との間に生ずるレイテンシを小さくする。
【解決手段】シリアル転送装置１は、データを送信する送信部２と、データを受信する受信部３と、送信部２と受信部３とを接続し、データを伝送する複数のシリアル伝送路４と、受信部３において、各シリアル伝送路４のスキューに関するレーン間スキュー情報を生成し、レーン間スキュー情報を送信部２に送信するレーン間スキュー情報生成部５と、送信部２において、レーン間スキュー情報に基づいてデータの各シリアル伝送路４への振り分けを決定する変換ルールを生成するデータ変換ルール生成部６とを備える。 （もっと読む）

【課題】複数レーンのシリアル通信を行う回路において、低レイテンシーの受信回路を提供すること
【解決手段】受信回路は、レーンごとに設けられた複数のバッファと、レーン間のスキューを検出し、該レーン間のスキューを無くすように前記バッファのリードアドレスを調節する第１の信号およびレーン間のスキューの調整を行うことを示すデスキュー信号を出力するマルチレーン制御回路と、前記デスキュー信号に応じて、前記第１の信号を前記バッファに出力する、レーンごとに設けられた複数のアドレス制御回路と、を備える。 （もっと読む）

【課題】本発明は、スキューを検出して補正する機能をもたない連続信号を用いて、送信系又は受信系でスキューを発生するような高速データ伝送路の評価を可能にすることを目的とする。
【解決手段】上記目的を達成するために、本願発明のデスキュー回路１００は、予め定められた特定符号列の一定ビット後にレーン番号が付されたテスト信号を生成し、テスト信号に付されているレーン番号の連続信号をテスト信号に置換して出力するテスト信号挿入部１２と、特定符号列を検出し、検出時点を予め定められた時点と比較することでレーン番号のレーンにおけるスキューを検出して補正するスキュー補正部１３と、を備える。 （もっと読む）

【課題】動きが激しい動画を表示するときにも鮮明さを維持し、且つＥＭＩ特性の良い表示装置及びその駆動方法を提供する。
【解決手段】本発明の表示装置は、複数の画素を含む表示部と、画像信号をマルチレベル信号に変換して送信する送信部を備える信号制御部と、送信部からマルチレベル信号を受信して画像信号に再生し、再生された画像信号を画素に提供する複数のデータ駆動部と、送信部と複数のデータ駆動部のうちのいずれか一つとを電気的に接続する第１配線対及び第２配線対と、を有し、マルチレベル信号は、画像信号を直列化した直列データと他の電圧レベルを有する埋め込みクロックとが直列データに埋め込まれており、第１配線対及び第２配線対を通じて送信部から複数のデータ駆動部のうちのいずれか一つに伝送される。 （もっと読む）

【課題】デスキュー後のデータの遅延時間を一定範囲に保ち、また、消費電力を低減することができるデスキュー回路を得ること。
【解決手段】データ信号にチェックコードを付加してパラレル信号に変換する伝送データ送信処理回路１と、パラレル信号に対してそれぞれ遅延時間を付加する遅延回路２−１〜２−ｎと、遅延付加信号のチェックコードに基づいて受信品質を求める伝送データ受信処理回路３と、受信品質に基づいて、パラレル信号ごとの付加すべき遅延時間の最適値を求め、また、付加できる遅延時間の最大値または最小値が、設定遅延時間の最大値または最小値となるよう各最適値に一定の値を一括して加算または減算を行って設定遅延時間を求め、パラレル信号ごとの設定遅延時間を遅延回路２−１〜２−ｎへ指示する遅延時間最適化制御回路４と、を備える。 （もっと読む）

【課題】複数のチャネルを含む並列データ信号を伝送する並列伝送システムにおいて、デスキュー回路の回路規模の増大を回避する。
【解決手段】送信装置３０１の符号化回路３１１は、送信信号を符号化して並列データ信号を生成し、スイッチ回路３１２を介して光送信回路３１３に転送し、光送信回路３１３は、並列データ信号を光信号に変換して受信装置３０３に送信する。光受信回路３２１は、光信号を電気信号に変換して並列データ信号を生成し、スイッチ回路３２２を介して復号回路３２３に転送し、復号回路３２３は、並列データ信号の復号及びスキュー補正を行う。このとき、スイッチ回路３１２及び３２２は、送信装置３０１内部のスキュー量ＤTn、伝送路３０２のスキュー量ＤLn、及び受信装置３０３内部のスキュー量ＤRnを加算した総スキューが削減されるように、並列データ信号の複数のチャネルを入れ替える。 （もっと読む）

【課題】並列データの有効／無効を示す参照用データに基づいて生成されるゲーティッドクロックにより、受信側で並列データが正確に受信されると共に消費電力が低減される同期伝送路を提供する。
【解決手段】参照用データ先行伝送手段（たとえば、ＣＧクロックドライバ２１及びフリップフロップ２２₁ ，２２₂ ，２２₃ ，２２₄ ）は、フリップフロップ１２に取り込まれる参照用データＶを、フリップフロップ１４₁ ，１４₂ ，１４₃ ，１４₄ に取り込まれる並列データ“ｄａｔａ”よりも所定時間先行させて伝送する。この場合、参照用データ先行伝送手段は、フリップフロップ１４₁ ，１４₂ ，１４₃ ，１４₄ に取り込まれる並列データ“ｄａｔａ”を、フリップフロップ１２に取り込まれる参照用データＶよりも所定時間遅延させて伝送する。 （もっと読む）

【課題】簡易な構成でＥＭＩの低減を図ることができる制御回路及び送信機を提供する。
【解決手段】送信機１は、クロック生成部４、ＦＩＦＯ部６及びシリアル信号作成部７を備える。クロック生成部４は、基準クロックＣＫ_ｒｅｆをスペクトラム拡散により変調し、変調度が大きい第１クロックＣＫ_１と、変調度が小さい第２クロックＣＫ_２とを生成する。ＦＩＦＯ部６は、クロック生成部４からデータ生成部２に出力されて該データ生成部２から出力された第１クロックＣＫ_１と、データ生成部２において第１クロックＣＫ_１に同期して出力されたパラレルデータ信号と、クロック生成部４から出力された第２クロックＣＫ_２とを入力して、パラレルデータ信号Ｐ_ｄａｔａを第２クロックＣＫ_２に同期させて出力する。シリアル信号作成部７は、パラレルデータ信号ＰＲ_ｄａｔａをシリアルデータ信号Ｓ_ｄａｔａに変換して出力する。 （もっと読む）