【課題】半導体装置が動作状態から待機状態に移行するとき、内部電源電圧の目標電圧からの上昇を抑制する。
【解決手段】非動作状態の負荷回路への電源電流の供給に用いられる電源回路１５において、トランジスタＰＴＲＳ１は、外部電源電圧を受ける電源ノードと出力ノード１８との間に接続される。比較器５０は、第１の入力端子および参照電圧が入力される第２の入力端子を有し、第１および第２の入力端子間の電圧差に応じた制御電圧をトランジスタＰＴＲＳ１の制御電極に出力する。分圧回路４０は、出力ノードの電圧を分圧した電圧を比較器５０の第１の入力端子に出力する回路であり、分圧比を変更可能である。電源回路１５は、負荷回路が動作状態のときに、分圧回路４０の分圧比を第１の分圧比から第１の分圧比よりも高い第２の分圧比に変更する。 （もっと読む）

【課題】温度情報出力装置の面積を増やさなくとも動作可能な温度範囲を増やすことができる、温度情報出力装置の温度情報出力方法を提供する。
【解決手段】温度を感知し、当該温度に対応する第１の電圧ＶＴＥＭＰを出力するステップと、第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴとを比較するステップと、この比較結果に基づいて、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥを加減するステップと、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥによって変化する第２の電圧ＤＡＣＯＵＴを生成するステップとを含み、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥによって変化する第２の電圧ＤＡＣＯＵＴの変化幅が温度区間別に異なる。 （もっと読む）

【課題】同一ワード線上の各メモリセルの電位を一括で確定する事で、書き込み動作を短縮させることを可能とした半導体メモリ装置を提供する。
【解決手段】１つの電位制御回路に、複数のスイッチング特性を有するトランジスタを接続することで、書き込み電位を一括で確定する。電位を段階的に変化（上昇又は下降）させ続け、推移させながら所望の書き込み電位を確定し、書き込まれたデータに対する読み出しの結果のデータの正誤を常に監視することで、高精度な書き込み動作と高精度な読み出し動作を実現する。また酸化物半導体を用いたトランジスタの良好なスイッチング特性と高い保持特性を利用する。 （もっと読む）

【課題】供給先回路の電流消費量によらず、内部電圧を短時間で安定化させる。
【解決手段】半導体装置１０は、外部電位ＶＤＤを降圧することによって内部電圧ＶＰＥＲＤを生成し、電源配線Ｌ１へ供給するＶＰＥＲＤ生成回路２ａと、接地電圧が供給される接地配線と電源配線Ｌ１との間に接続されたスイッチ５２と、スイッチ５２の開閉制御を行うワンショット信号生成部５１とを備え、ワンショット信号生成部５１は、ＶＰＥＲＤ生成回路２ａによる内部電圧ＶＰＥＲＤの開始と同期してスイッチ５２を導通させる。 （もっと読む）

【課題】内部電圧生成回路が発生するノイズがセンシティブな回路ブロックに与える影響を低減する。
【解決手段】電源ラインＶＬに内部電圧Ｖ０を供給する内部電圧生成回路１，２を複数個並列に接続し、付加回路３に含まれる複数の回路ブロックのうち、ノイズの影響を受けやすい回路ブロックが動作中ではない場合は、内部電圧Ｖ０の低下に応答して全ての内部電圧生成回路１，２を活性化させ、ノイズの影響を受けやすい回路ブロックが動作中である場合は、内部電圧Ｖ０が低下しても内部電圧生成回路２のみを活性化させ、内部電圧生成回路１を活性化させない。これにより、内部電圧生成回路の動作に伴う負荷回路３へのノイズの影響を低減させる。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな半導体装置を提供する。また、回路規模を縮小し、書き込み、読み出しに対する信頼性を向上させる。
【解決手段】酸化物半導体層を含むトランジスタを用いたメモリセルに対して、ベリファイ動作と、読み出しを行う際に、異なるしきい値電圧を示すデュアルゲート駆動のトランジスタを抵抗素子として用いることで、一系統の基準電位回路のみで安定したベリファイ動作、及び読み出し動作が可能となる。 （もっと読む）

【課題】外部から供給される電源電圧に依存しない定電圧で動作する内部回路と電源電圧で動作する内部回路とを備え、外部から供給される電源電圧が大きく変動した場合の誤動作の発生を抑制する半導体装置を提供する。
【解決手段】内部回路と、外部から供給される電源電圧の変動に対して安定化された内部電圧を発生し、内部回路に供給する内部電圧発生回路と、を備え、内部電圧発生回路は、電源電圧が所定値を超えて上昇した場合に、内部電圧に対する安定化動作を停止し、内部電圧が電源電圧の上昇に伴い大きくなるように制御する。 （もっと読む）

【目的】低価格にて、電流供給が集中した場合にも安定したメモリ動作を実施させることが可能な半導体メモリの内部電源回路を提供することを目的とする
【構成】半導体メモリに搭載されているセンスアンプの標準電源電圧値としての第１電圧と電源ライン上の電圧との差分を示す差分信号を生成する第１差動増幅部と、この第１電圧よりも高い第２電圧と電源ライン上の電圧との差分を示す差分信号を生成する第２差動増幅部との内の一方だけを、センスアンプの状態（活性状態、非活性状態）に応じて活性化し、活性化した方の差動増幅部から供給された差分信号に応じて生成した電源電圧を電源ラインを介してセンスアンプに供給する。この際、センスアンプが非活性状態から活性状態に遷移した時点から所定期間経過するまでの間は第２差動増幅部を活性状態に維持する一方、所定期間経過以降は第１差動増幅部を活性状態に維持する。 （もっと読む）

【課題】半導体装置の内部電圧生成回路に供給されるグランド電圧の変動による影響を抑制すること。
【解決手段】内部回路は、内部電圧生成回路によって生成される内部電圧に基づいて動作する。また、内部電圧生成回路及び内部回路は、グランド配線を介してグランドに接続される。内部電圧生成回路は、内部電圧が出力される出力端子と、グランド配線に接続されるグランド端子と、電圧が基準電圧に応じた値に制御される中間ノードと、出力端子と中間ノードとの間に接続された第１抵抗部と、中間ノードとグランド端子との間に接続された第２抵抗部と、第１抵抗部の抵抗値Ｒ１と第２抵抗部の抵抗値Ｒ２の比率Ｒ１／Ｒ２を切り換えるスイッチ部と、を備える。スイッチ部は、内部回路が動作する時の比率を、内部回路が動作を停止している時の比率よりも大きくする。 （もっと読む）

【課題】従来の分圧回路では、電源電圧の変動に対して分圧電圧を一定に保つことができないために定電圧発生回路が必要であり回路規模が大きくなる問題があった。
【解決手段】本発明の分圧回路は、第１の電源ＶＣＣと第２の電源ＶＮＥＧとの間に直列に接続される第１の抵抗素子Ｒ１と第１のトランジスタＮ１とを備え、第１のトランジスタに流れる第１の電流ｉＮ１の大きさに応じて設定される第１の抵抗素子Ｒ１と第１のトランジスタＮ１との抵抗比に基づき第１の電源ＶＣＣの電圧と第２の電源の電圧ＶＮＥＧとの電圧差を分圧して分圧電圧を生成する分圧電圧生成回路１１と、第１のトランジスタＮ１とミラー接続され、第１の端子から第２の端子に流れる制御電流ｉ３により第１の電流ｉＮ１の大きさを決定する第２のトランジスタＮ２を有し、第１の電源ＶＣＣと接地電源との電圧差の増減に応じて制御電流ｉ３を増減させる電流制御回路１２と、を有する。 （もっと読む）

【課題】ヒューズを含む電流経路で駆動される出力端の電圧レベルを所定の電圧レベルと比較できるヒューズ回路を提供すること。
【解決手段】本発明のヒューズ回路は、ヒューズイネーブル信号EN_ADDに応答してヒューズ４１２を含む電流経路を介して出力端COMを駆動するヒューズ部４１０と、所定レベルの基準電圧VREFと前記出力端の電圧レベルとを比較し、ヒューズ状態信号FOUTを生成する比較部４５０とを備える。 （もっと読む）

【課題】より効率的に電圧を供給することが可能な内部電源電圧発生回路を提供する。
【解決手段】内部電源電圧発生回路１００は、外部電源電圧を昇圧し、第１の昇圧電圧を第１の昇圧出力端子から出力する第１の昇圧回路と、第１の昇圧電圧よりも高い第２の昇圧電圧を第２の昇圧出力端子から出力する第２の昇圧回路と、第１の昇圧電圧を降圧し、第１の降圧電圧を出力する第１の降圧回路と、第２の昇圧電圧を降圧し、第１の昇圧電圧よりも高い第２の降圧電圧を出力する第２の降圧回路と、を備える。 （もっと読む）

【課題】メモリ回路、システム、及び、その操作方法を提供する。
【解決手段】メモリ回路は、少なくとも一つのメモリセルを有し、電荷の方式でデータを保存する。メモリセルはワードラインとビットラインに結合される。メモリ回路は、ビットライン参照電圧VBL_ref をビットラインに提供する手段を含み、ビットライン参照電圧VBL_refの電源電圧VDDに対するVBL_ref/VDD 比は、電源電圧VDDの変化に対応して調整可能である。 （もっと読む）

【課題】外部から供給される電源電圧よりも高い昇圧電圧を生成する昇圧電圧発生回路において、出力する昇圧電圧の変動を抑制する。
【解決手段】昇圧電圧発生回路は、昇圧電圧発生回路が出力する昇圧電圧の値に応じて昇圧電圧を生成する昇圧回路部と負荷で電流が消費される直前に昇圧電圧よりもさらに高い電圧を負荷に供給する補助昇圧回路部を有する。補助昇圧回路部は昇圧電圧が低下する前に負荷に供給する電圧を最適な量に上昇させる。 （もっと読む）

【課題】 電源の投入時に、外部電圧を用いて昇圧電圧を安定して生成し、昇圧電圧を使用している内部回路の誤動作を防止する。
【解決手段】 半導体デバイスは、第１昇圧回路および第１回路を有する。第１昇圧回路は、外部電圧を昇圧することで第１昇圧電圧を生成し第１昇圧電圧を内部回路に供給する。第１回路は、電源投入時に外部電圧を第１昇圧回路の出力に供給し、外部電圧が所定電圧になったときに第１昇圧電圧を第１昇圧回路の出力に供給する。電源の投入時に、第１昇圧回路が安定した第１昇圧電圧を生成するまでの期間に、外部電圧を第１昇圧電圧とすることで、第１昇圧電圧を安定して生成し、内部回路に供給できる。これにより、第１昇圧電圧を使用している内部回路の誤動作を防止できる。 （もっと読む）

【課題】外部電源電圧を降圧して対象回路に供給する際に、対象回路の動作開始時と動作終了時のいずれにおいても良好な電源応答性を得る。
【解決手段】降圧回路１２０は、システム電源電圧ＶＤＤ０を供給するための電源ノード１１０と、対象回路に電源供給を行うための内部電源線との間に接続され、ＶＤＤ０を降圧して、内部電源線を介して対象回路に供する。降圧回路１２０は、基準電圧ＶＲＥＦと、内部電源線上の電圧ＶＩＮＴを比較する比較回路１２２と、比較回路１２２の比較結果に応じて、内部電源線と電源ノード１３０間を流れる電流を調整するドライバ１２８を備える。ドライバ１２８の活性度は、対象回路の動作開始に同期して所定の強化期間に強められ、強化期間後の所定の弱化期間に弱められるように制御されている。 （もっと読む）

【課題】電源電圧が低下しても所定の基準電圧を生成する。
【解決手段】電源回路４０には、パワーオン／オフ回路１、ＢＧＲ回路用電源電圧発生部２、バンドギャップリファレンス回路３、ＶＩＮＴ発生回路４、ＶＰＰ発生回路５、ＶＡＡ発生回路６、及び１／２ＶＡＡ発生回路７が設けられる。ＢＧＲ回路用電源電圧発生部２には、参照電圧発生回路２ａ及びＢＧＲ回路用電源電圧発生回路２ｂが設けられる。参照電圧発生回路２ａは、パワーオン信号Ｓｐｗｏｎが入力され、参照電圧Ｖｓｎ１及び制御電圧Ｖｃｍｂを生成する。参照電圧Ｖｓｎ１は、外部高電位側電源Ｖｄｄ電圧が０．８Ｖから４Ｖの範囲で、低温から高温領域まで、外部高電位側電源Ｖｄｄ電圧依存性がなく、略一定な電圧である。ＢＧＲ回路用電源電圧発生回路２ｂは、参照電圧Ｖｓｎ１及び制御電圧Ｖｃｍｂが入力され、参照電圧Ｖｓｎ１を昇圧した、例えば２ＶのＢＧＲ回路用電源電圧Ｖｓｎ２を生成する。 （もっと読む）

【課題】 半導体メモリのスタンバイ状態での消費電力を増大させることなく、出力電圧の変動に対する応答速度および発振に対する安定性を確保したうえで、半導体メモリの動作状態に応じてプリチャージ電圧用の電圧供給回路の駆動能力を制御する。
【解決手段】 第１電圧供給部にて、第１差動増幅器は、出力ノードの電圧が第１電圧より低いときに出力信号を活性化させ、第２差動増幅器は、出力ノードの電圧が第２電圧より高いときに出力信号を活性化させ、第１駆動回路は、第１差動増幅器の出力信号の活性化に応答して出力ノードを高電源線に接続し、第２差動増幅器の出力信号の活性化に応答して出力ノードを低電源線に接続する。第２電圧供給部にて、第３差動増幅器、第４差動増幅器および第２駆動回路は、駆動能力制御信号の活性化期間にのみ、第１差動増幅器、第２差動増幅器および第１駆動回路と同様に動作する。 （もっと読む）

【課題】半導体メモリに２種類の温度検知回路を搭載する際、占有面積を削減すると共に、２種類の温度検知回路の個別調整を一度に行なえるようにする。
【解決手段】リファレンス電位選択回路１０３は、選択信号発生回路１０４から選択信号に基づいてリファレンスＲＥＦ１、ＲＥＦ２を選択し、第１、第２の温度比較回路１０５、１０６に出力する。選択信号ＳＥＬ１〜８を順次切り替えて、温度判定信号ＴＲＥＳ1の電位の推移を観察し、選択信号ＳＥＬ２−１とＳＥＬ３−１間のリファレンス電位ＲＥＦ１で温度依存性電位ＶＴＭＰがリファレンス電位ＲＥＦ１と交差すると判定され、温度比較回路１０５の比較判定温度をこのリファレンス電位ＲＥＦ１に対応する測定温度として固定したい場合は選択信号ＳＥＬ２-１またはＳＥＬ３−１を選択する制御を行なう。 （もっと読む）