【課題】時間差増幅回路の時間差オフセットを低減する。
【解決手段】複数の時間差増幅器が多段接続された時間差増幅回路１００であって、複数の時間差増幅器は、第１の正入力端子１ａ、第１の負入力端子１ｂ、第１の正出力端子１ｃ及び第１の負出力端子１ｄを有する第１の時間差増幅器ＴＤＡ１と、第２の正入力端子２ａ、第２の負入力端子２ｂ、第２の正出力端子２ｃ及び第２の負出力端子２ｄを有し、第１の時間差増幅器の出力信号が入力される第２の時間差増幅器ＴＤＡ２と、第２の正入力端子２ａに第１又は第４の配線Ｉ１，Ｉ２を接続させる第１の選択素子Ｓ１と、第２の負入力端子２ｂに第２又は第３の配線Ｉ２、Ｉ３を接続させる第２の選択素子Ｓ２を有する選択回路１０ａと、選択回路１０ａを制御する制御回路５０を具備する。 （もっと読む）

【課題】時間測定過程の演算速度と測定の正確性を高め、回路占用面積を減少し、かつ消費電力を減少した時間測定方法及びそのシステムの提供。
【解決手段】本発明の時間測定方法及びそのシステムは、測定開始と測定終了時に生成される開始信号と終了信号を利用してクロックマスクを設定し、且つこのクロックマスク下の基準信号のサイクル数を取得して初期時間値を換算して得ると同時に、前記基準信号に基づいて生成された複数の位相シフト信号を利用して前述の初期時間値を修正し、かつ位相シフト信号数の増加に伴いエラーをさらに縮小して、正確な時間測定値を取得することができ、且つ測定速度が速く、測定システムが占用する回路面積が小さいという利点がある。 （もっと読む）

【課題】高精度かつ低消費電力で計測可能なパルス間隔計測装置を提供する。
【解決手段】カウンタ部（２３）は、第１アップダウンカウンタ（３１）と第２アップダウンカウンタ（３２）とを備える。制御部（２２）は、第１クロック信号（ＣＫＨ）と、第１クロック信号（ＣＫＨ）を分周して生成される第２クロック信号（ＣＫＬ）と、被測定パルス信号（ＩＮ）とを入力し、第１クロック信号（ＣＫＨ）に基づいて第１カウント信号（ＬＵＣ）を生成し、第２クロック信号（ＣＫＬ）に基づいて前記第２カウント信号（ＭＵＣ）を生成する。制御部（２２）は、第２クロック信号（ＣＫＬ）の１周期より短い期間を測定する第１カウント信号（ＬＵＣ／ＬＤＣ）と、第２クロック信号（ＣＫＬ）の周期に応答して期間を測定する第２カウント信号（ＭＵＣ）とを生成し、第２カウント信号（ＭＵＣ）にパルスを生成する期間は第１カウント信号（ＬＵＣ）の生成を停止する。 （もっと読む）

【課題】時間間隔の計測精度を向上させる。
【解決手段】開始時点から各クロック信号の直近の立ち上がり時点までの時間間隔及び各クロック信号の直近の立ち上がり時点から終了時点までの時間間隔を計測する細時間測定手段（２０）と、第１クロック信号を利用して開始時点から終了時点までの周期をカウントする第１カウンタ（１２ａ）と、第２クロック信号を利用して開始時点から終了時点までの周期をカウントする第２カウンタ（１２ｂ）と、第３クロック信号を利用して開始時点から終了時点までの周期をカウントする第３カウンタ（１２ｃ）と、細時間および粗時間を選択する選択手段（３１）と、選択手段で選択された粗時間と細時間とから開始時点から終了時点までの時間間隔を演算する演算手段（３２）とを備える。 （もっと読む）

【課題】 環境の変化に強く外部からのメンテナンスも必要としない、長期間動作可能な計時装置を提供すること。
【解決手段】 固定部と自由端部とを有する弾性体のレバー１０１に電荷を蓄積可能な電荷蓄積部材１０３と出力端子を有する圧電部材１０４とが設けられ、電荷蓄積部材１０３に放射線を放射する放射性物質１０２を配置して、電荷蓄積部材１０３に蓄積される電荷で電荷蓄積部材１０３に発生する静電力で生じる前記レバー１０１の撓みと、レバー１０１が撓んだ状態で蓄積電荷の放電で生じるレバー１０１の撓みの開放とが繰り返されることにより、出力端子から交流電流を出力可能な原子力電池１を用い、出力される交流電流を波形整形して計時パルスを出力する波形整形回路５と、計時パルスから計時動作を行う計時カウンタ７と、交流電流により蓄電されるとともに、波形整形回路５と計時カウンタ７とに電力を供給する蓄電手段３とを設けて計時装置を構成した。 （もっと読む）

【課題】時間幅測定における分解能を向上させる。
【解決手段】既知のクロック周波数でクロック信号を発生する基準クロック発生源（２）と、前記クロック信号に基づいて被測定信号をサンプリングして得られたデジタル信号をシリアル／パラレル変換して所定のビット数のパラレル信号を出力するデシリアライザ（３）と、このデシリアライザより出力される前記パラレル信号を記憶するメモリ（４）と、このメモリに記憶された前記パラレル信号に基づいて前記被測定信号に含まれる時間幅を算出する演算回路（５）とを設けた。 （もっと読む）

【課題】計測時間の計測精度の低下を抑制し得る時間計測装置およびセンサ装置を提供する。
【解決手段】レーザレーダ装置１に採用される制御回路７０の時間計測回路７１では、計測時間Ｔが、デジタル値Ｄ１およびデジタル値Ｄ２の比率と基準時間Ｔｏとに基づいて求められる。さらに、比率演算時の時間分解能Ｔｒ１が、比率演算時の演算誤差ｅ１に等しくなるように設定されて、リング遅延パルス発生回路８１の遅延素子（ゲートディレイ）の時間分解能よりも細かく設定される。 （もっと読む）

【課題】記録媒体（ＤＫ）に記録されたディジタル信号のパルス幅の測定時間を短縮する。
【解決手段】Ａ／Ｄ変換器（１５）は、記録媒体（ＤＫ）に記録されたディジタル信号を再生した再生アナログ信号をＡ／Ｄ変換してディジタルデータとして順次取得する。粗パルス幅計算回路（１７）は、前記順次取得したディジタルデータがスライスレベルを跨ぐごとに、粗パルス幅を計算する。補正パルス幅計算回路（１８）は、粗パルス幅計算回路（１７）による粗パルス幅の計算と並行して、前記順次取得したディジタルデータがスライスレベルを跨ぐごとに、前記跨いだ直前及び直後のディジタルデータを用いた補間演算により、ディジタルデータがスライスレベルを跨ぐ際の補正パルス幅を計算する。正規パルス幅計算回路（１９）は、前記計算した粗パルス幅と補正パルス幅を用いて正規パルス幅を計算する （もっと読む）

【課題】ＴＡＣ方式とクロックカウント方式を併用する際に、クロック発生部を別途設ける必要のない時間計測回路を得る。
【解決手段】入力信号の振幅の最大値を検出し、ピーク検出トリガを出力するピーク検出回路（３０）と、外部からの測定開始信号を起点として、時間経過に伴って電圧値が所定のパターンで上昇するアナログ信号を生成し出力するアナログ信号発生部（１０）と、アナログ信号の電圧値をモニタし、所定電圧値を超えるごとにアナログ信号の電圧値をゼロリセットする動作を繰り返すことで、一定間隔のパルス信号を発生させるパルス発生部（６０）と、ピーク検出トリガが出力されたタイミングにおけるアナログ信号の電圧値と、パルス信号の計数結果とに基づいて、測定開始信号を起点としてピーク検出トリガが出力されるまでの時間を算出する時間算出処理部（２０、４０、５０）とを備える。 （もっと読む）

【課題】ＴＡＣ方式を使用する時間計測回路、またはＴＡＣ方式とパルスカウント方式を組み合わせた時間計測回路において、測定精度を向上させるとともに、デッドタイムのない回路構成を提供する。
【解決手段】入力信号Ｖｉの振幅の最大値を検出してトリガＴＲＧを出力するピーク検出回路５と、測定開始信号Ｖｇに応答して動作する３個以上の複数のアナログ信号発生部１〜４と、アナログ信号発生部１〜４の動作タイミングを制御する制御部６と、トリガＴＲＧの出力時点におけるアナログ信号発生部の少なくとも１つの出力電圧を用いて、測定開始信号Ｖｇの出力時刻を起点としたトリガＴＲＧの出力時刻を算定する算定部７とを備えている。 （もっと読む）