ＣＭＯＳ水晶発振器
【目的】 スタンバイ動作時の消費電力を極力低減し得るＣＭＯＳ発振器を提供する。
【構成】 ＣＭＯＳインバータの入出力間に抵抗と水晶振動子を並列に接続して発振回路を形成し、外部からの制御信号により前記発振回路の出力を一時的に停止させるＣＭＯＳ水晶発振器おいて、 上記制御信号に基づき、ＣＭＯＳインバータの動作電圧をＯＮ、ＯＦＦした構成とする。 （もっと読む）

【目的】 外部クロックをクロック入力端子に接続して発振させる場合、クロック出力端子の寄生容量に依存せず、常に安定な発振を得ることを目的とする。
【構成】 クロック入力端子１とクロック出力端子２との間に発振用インバータ３を内蔵し、端子１，２間に帰還抵抗１４と水晶発振子１５とを外付して発振回路を構成する発振回路において、外部クロック入力専用インバータ４を設け、外部クロックで使用する時は本インバータ４で内部クロック８を生成し、発振用インバータ３の出力は使用しない。 （もっと読む）

【目的】処理装置本体の低消費電力運転に対応した、キメ細かな電力制御可能な強制空冷装置を提供し、さらには低消費電力で長時間電池駆動可能な小型情報処理装置を提供する。
【構成】中央処理装置の動作クロック信号１６等の情報を入力する手段を備え、該情報に応じて送風ファン１１に供給するパルス若しくは電力を適正に制御する電力制御部９を設けた。
【効果】処理装置本体の低消費電力運転に対応した、キメ細かな電力制御可能な強制空冷装置が実現でき、さらには低消費電力で長時間電池駆動可能な小型情報処理装置を提供する事が出来る。 （もっと読む）

【目的】全体に消費電力を低く抑えながらも高速動作を可能とし、且つ、回路の信頼性を下げない。
【構成】第１の供給電圧Ｖ１（例えば５［Ｖ］）と第１の動作クロックＣＫ１により動作する第１の回路部11と、上記第１の供給電圧より低電位の第２の電圧Ｖ２（例えば３［Ｖ］）と第１の動作クロックＣＫ１より周波数の高い第２の動作クロックＣＫ２により動作する第２の回路部12とを１つの集積回路10上に設けるようにしたので、高速動作を要求される回路部（12）を低電圧駆動により実現する一方、それほど高速の動作を必要としない回路（11）に関しては信頼性を向上させるために低周波、高電圧駆動とする。 （もっと読む）

【目的】本発明の目的は、低電源電圧で高速で動作し、なおかつ動作を停止した待機モード時の消費電流が少ない半導体集積回路を提供することである。
【構成】ＭＯＳ型回路を用いた半導体集積回路においてＭＯＳトランジスタのしきい値を低く設定して低電源電圧における高速動作を可能にし、待機モード時にはプログラム命令あるいは外部信号により基板バイアスを印加することによりしきい値を上昇させ、クロックの供給も停止してリーク電流を減少させる。
【効果】本発明によれば、低電源電圧での高速動作と待機モード時の低消費電力性を両立させることができる。 （もっと読む）