【課題】カリウムあるいはナトリウムを陽イオンとして含み、ＯＨ基を陰イオンとして含むイオン結晶を使った多値メモリ素子を提供する。
【解決手段】メモリ素子４０は、カリウムあるいはナトリウムを陽イオンとして含み、ＯＨ基を陰イオンとして含むイオン結晶１０と、第１および第２の電極１１Ａ，１１Ｂと、秩序配列が誘起される転移温度以下の温度に保持するクライオスタット４１と、電極の間に直流電圧を印加し、ＯＨ基の分極方向が第１の電極１１Ａから第２の電極１１Ｂに向かう第１の状態と、ＯＨ基の分極方向が第２の電極１１Ｂから第１の電極１１Ａに向かう第２の状態と、最近接ＯＨ基の分極が反平行となる第３の状態のいずれかに設定し、第１〜第３の状態に対応して第１〜第３の情報をイオン結晶に書き込む書込回路４２と、イオン結晶の分極を測定することにより、書き込まれた第１〜第３の情報のいずれかを読み出す読み出し回路４６と、を含む。 （もっと読む）

【課題】不揮発性抵抗変化素子の多値化を実現する。
【解決手段】金属元素を有する第１電極１１と、半導体元素を有する第２電極１３と、金属元素を有する第３電極１５と、第１電極１１と第２電極１３との間に配置され、第１電極１１の金属元素が出入りすることで可逆的に抵抗変化が可能な第１抵抗変化層１２と、第２電極１３と第３電極１５との間に配置され、第３電極１５の金属元素が出入りすることで可逆的に抵抗変化が可能な第２抵抗変化層１４とを設ける。 （もっと読む）

【課題】ベリファイ動作の高速化を図りつつベリファイ精度を向上させることが可能な記憶装置およびその動作方法を提供する。
【解決手段】記憶装置１は、複数の記憶素子２１と、抵抗変化動作（セット動作またはリセット動作）と読み出し動作とを行う駆動部とを備えている。駆動部は、読み出し信号ＳＯを出力する差動アンプＡｍｐと、定電流負荷と、記憶素子２１に対して抵抗変化動作とダイレクトベリファイ動作とを実行する制御部３０とを有している。制御部３０は、ダイレクトベリファイ動作を行う期間では、定電流負荷が差動アンプＡｍｐの負荷として機能すると共に、記憶素子２１に流れる電流と定電流負荷の電流とに基づいて読み出し信号ＳＯが出力されるように制御する。 （もっと読む）

【課題】不揮発型抵抗変化素子の低抵抗時の信頼性を向上させる。
【解決手段】少なくとも２つの論理回路１５、１６と、前段の論理回路１５と後段の論理回路１６との間を電気的に接続可能とする抵抗変化型不揮発素子１４とを備え、抵抗変化型不揮発素子は、抵抗値が電気的に書き換え可能であり、抵抗値が高抵抗状態から低抵抗状態へ遷移するために必要な印加電圧もしくは電流の方向と、低抵抗状態から高抵抗状態へ遷移するために必要な印加電圧もしくは電流の方向とが逆の関係にあるような両極型の遷移特性を有し、前段の論理回路は、前段の論理回路から出力され抵抗変化型不揮発素子を介して流れる信号電流のピーク値が、抵抗変化型不揮発素子が低抵抗状態に遷移する方向に大きく逆方向に小さくなるような駆動能力を有するように構成される。 （もっと読む）

【課題】多値の記憶状態を安定して読み書きできる抵抗変化素子の駆動法を提供する。
【解決手段】第１電極２を基準とする第２電極４の電位である電極間電圧を抵抗変化素子１０に印加することによって第１電極２と第２電極４との間の抵抗値である電極間抵抗値を可逆的に変化させる抵抗変化素子１０の駆動方法であって、Ｖα＜Ｖβ＜０およびＶγ＞０およびＲＬ＜ＲＭ＜ＲＨを満たすＶα、Ｖβ、Ｖγ、ＲＬ、ＲＭ、ＲＨについて、電極間電圧Ｖαの印加によって電極間抵抗値をＲＬにする書き込み過程と、書き込み過程の後、電極間電圧Ｖγの印加によって電極間抵抗値をＲＭにする第１の消去過程と、第１の消去過程の後、電極間電圧Ｖβの印加によって電極間抵抗値をＲＨにする第２の消去過程とを有する。 （もっと読む）

【課題】長期的な信頼性を向上させることが可能な記憶装置およびその動作方法を提供する。
【解決手段】記憶装置１は、印加される電圧の極性に応じて可逆的に抵抗状態が変化する複数の記憶素子２１と、駆動対象の記憶素子２１の抵抗状態を、低抵抗状態と高抵抗状態との間で選択的に変化させる駆動部とを備えている。この駆動部は、低抵抗状態および高抵抗状態のうちの一方の抵抗状態から他方の抵抗状態へと変化させる第１の動作（セット動作またはリセット動作）を実行する際に、以下の段階的動作を行う。すなわち、第１の動作に関する強ストレス印加工程を実施した後に第２の動作に関する弱ストレス印加工程を実施するというステップを少なくとも１回以上繰り返して行った後、第１の動作に関する強ストレス印加工程を実施する。 （もっと読む）

【課題】データ消去／書き込み時の電圧降下及びリーク電流を低減させた不揮発性半導体記憶装置を提供する。
【解決手段】実施形態に係る不揮発性半導体記憶装置は、列方向に延びる複数の列線、列方向に交差する行方向に延びる複数の行線、並びに、複数の列線及び行線の各交差部に配置された可変抵抗素子を含む複数のメモリセルを有するメモリセルアレイと、列線を介してメモリセルに対して可変抵抗素子の状態遷移に必要な電圧を供給する列線の第１端部及び第２端部の少なくとも一方に配置された列デコーダとを備え、列線は、第１部分、第１部分よりも列デコーダから遠い第２部分及び第２部分よりも列デコーダから遠い第３部分を有し、第２部分の行方向の線幅は、第１部分の行方向の線幅と同等又はより広く、且つ、第３部分の行方向の線幅よりも狭いことを特徴とする。 （もっと読む）

【課題】任意のテストサイクルにおけるサイクル時間を局所的に自由に調整するとともにチップサイズ、テストコストを削減する。
【解決手段】シフトレジスタ回路の出力と第１のライトイネーブル信号とに基づき、複数のシーケンスのうちの限界時間の確認を行うシーケンスに対応して信号変化する第２のライトイネーブル信号を発生し、第１および第２のライトイネーブル信号を用いて信号変化する時間間隔が局所的に前記第１のライトイネーブル信号の周期よりも短い複数のコア制御信号を発生し、発生した複数のコア制御信号を用いて抵抗変化メモリの動作確認を行う。 （もっと読む）

【課題】ライトディスターブの問題を解決し信頼性が高められた記憶装置を提供する。
【解決手段】相変化メモリセルに熱を印加してデータを書込むための電流を出力する電流印加回路と、メモリセルへのデータ書込時にメモリセルへの印加電圧を監視するモニタ回路と、第２の論理値を前記メモリセルに書込むサイクルにおいて印加電圧が所定範囲を超えたときに、モニタ回路の出力に応じて電流印加回路に電流の印加を停止させる制御回路とを備える。 （もっと読む）

【課題】動作速度を向上させることが可能な記憶装置およびその動作方法を提供する。
【解決手段】一のワード線ＷＬｎ上に位置するメモリセル２０nn内の記憶素子２１に対してセット動作を行うと共に、このワード線ＷＬｎ上に位置するメモリセル２０n(n+1)内の記憶素子２１に対してリセット動作を行う際に、以下のように電圧の印加を行う。まず、ワード線ＷＬｎに対して所定のワード線電位Ｖwl_resetが印加されると共に、メモリセル２０nn内の記憶素子２１に対応する低電位側のビット線ＢＬ１ｎの電位が、メモリセル２０n(n+1)内の記憶素子２１に対応する低電位側のビット線ＢＬ２(n+1)の電位と比べて所定の電位差ΔＶの分だけ高くなるように設定される。同一のワード線ＷＬｎ上に位置する任意の（複数の）メモリセル２０nn，２０n(n+1)に対して、同時に（並行して）セット動作とリセット動作とを実行することができるようになる。 （もっと読む）