【課題】不揮発性記憶素子の初期化電圧のばらつきの発生を抑えつつ、従来に比べて初期化電圧の低減を図ることができる抵抗変化型の不揮発性記憶素子を提供する。
【解決手段】第１の層間絶縁層１０２、下部電極１０５、上部電極１０７及び抵抗変化領域１０６を備え、抵抗変化領域１０６は積層された第１の抵抗変化領域１０６ｂと第２の抵抗変化領域１０６ａを有し、第１の抵抗変化領域１０６ｂは第１の遷移金属酸化物で構成され、第２の抵抗変化領域１０６ａは第２の遷移金属酸化物で構成され、第２の遷移金属酸化物の酸素不足度は第１の遷移金属酸化物の酸素不足度より小さく、抵抗変化領域１０６の上面は上部電極１０７と接し、抵抗変化領域１０６の底面は下部電極１０５及び第１の層間絶縁層１０２と接し、抵抗変化領域１０６の底面と下部電極１０５の接する面の面積は抵抗変化領域１０６の上面と上部電極１０７の接する面の面積より小さい。 （もっと読む）

【課題】低抵抗化動作の終了時に、逆向きの素子電流が流れディスターブが発生することを防止した抵抗変化型メモリデバイスを提供する。
【解決手段】印加電圧に応じて抵抗値が変化する可変抵抗素子Ｒｅの低抵抗化動作を、電圧ドライバ５１が第２共通線（ＢＬとＳＬの一方）の電位を変化させて開始し、低抵抗化動作中は可変抵抗素子Ｒｅに流れる素子電流を電流制御部５２が第１共通線（ＢＬとＳＬの他方）の側で制御する。低抵抗状態に遷移可能な期間の経過後に第１，第２共通線を、例えば短絡スイッチ５４によって電位的にイコライズさせる。 （もっと読む）

【課題】抵抗変化素子の閾値電圧のばらつきを生じさせることなく、閾値電圧を低電圧化すること。
【解決手段】印加されたパルス電圧の極性に応じて抵抗値の異なる第１の状態と第２の状態との間で遷移する抵抗変化層と、抵抗変化層の一端に接続された第１の電極と、他端に接続された第２の電極とを備えた抵抗変化素子の制御方法であって、抵抗変化層を第１の状態から前記第２の状態へ遷移させる第１の極性とは逆の第２の極性を有する第１のパルス電圧を、抵抗変化層を第１の状態に保ちつつ、両電極間に印加した後、第１の極性を有する第２のパルス電圧を両電極間に印加して、抵抗変化層を第１の状態から第２の状態へ遷移させる。 （もっと読む）

【課題】ジュール熱を利用して情報を記憶する相変化メモリを採用した半導体記憶装置において、誤ライト動作を起こす可能性を抑制する。
【解決手段】本発明に係る半導体記憶装置は、積層体内のいずれかの半導体層に第１の電流を印加して積層体内の複数の半導体層の側面に配置されている抵抗変化材料層を一括して結晶化した後、第１の電流を印加した半導体層以外の半導体層に第２の電流を印加する。 （もっと読む）

【課題】抵抗変化を利用したマルチレベルのデータをセンシングする非揮発性メモリ装置において、読出し動作の回数を減らし、読出し動作の制御に係わる回路の面積を縮小する。
【解決手段】非揮発性メモリ装置は、１つ以上の単位セルを含んでデータの読出し又は書込みが行なわれるセルアレイと、単位セルに格納されたデータに対応するセンシング電圧ＳＡＩと基準電圧ＲＥＦを比較及び増幅して出力し、ビットラインがプリチャージされた以後にセンシングイネーブル信号ＳＥＮの活性化区間で、単位セルの抵抗値に応じてセンシング電圧がディスチャージされる時間の差を測定し、データをセンシングするセンシング部１００とを含む。 （もっと読む）

【課題】センス動作を高速化でき、誤リセットを防止できる半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置は、整流素子Ｄｉと可変抵抗素子ＶＲとを有するメモリセルＭＣが配置されるメモリセルアレイＭＡと、前記メモリセルに電気的に接続される第１側の第１偶数，第１奇数ビット線（ＢＬｒｅ，ＢＬｒｏ）と第２側の第２偶数，第２奇数ビット線（ＢＬｌｅ，ＢＬｌｏ）とを備える周辺回路と、前記周辺回路を介して前記メモリセルのセンスを行うセンスアンプ１３と、前記メモリセルアレイと前記センスアンプの動作の制御を行う制御回路２７とを具備する。前記制御回路１７は、選択メモリセルに接続される前記第１側の第１偶数または第１奇数ビット線に、物理的に隣接する非選択の第２側の第２偶数および第２奇数ビット線のチャージシェアリングにより、選択ビット線である前記第１側の第１偶数または第１奇数ビット線電位を上昇させる。 （もっと読む）

【課題】可変抵抗素子を記憶素子として使用する半導体記憶装置において抵抗変化素子を高抵抗から低抵抗に遷移させるときに過剰な電流が流れることを防止する。
【解決手段】ビット線とワード線とを選択し対応する抵抗変化素子の抵抗値を高抵抗から
低抵抗に書き込む場合に、選択するワード線を非選択レベルの第１の電圧から第１の電圧と選択レベルの第２の電圧との間の電圧である第３の電圧へ遷移させ、対応する抵抗変化素子の抵抗値を高抵抗と低抵抗の中間段階の抵抗値に変化させる。しかる後に選択するワード線を第３の電圧から第２の電圧へ遷移させ、対応する抵抗変化素子の抵抗値を低抵抗に設定する。 （もっと読む）

【課題】 連続して読み出しを行う際に発生する可能性のあるデータの誤りの検出、及び誤りデータの訂正を効率よく行うことのできる半導体記憶装置を実現する。
【解決手段】
金属酸化物を用いた可変抵抗素子を情報の記憶に用いる半導体記憶装置１における、ＥＣＣにより符号化されたデータの読み出しにおいて、ＥＣＣ回路１０６によりデータの誤りが検出された場合、印加した読み出し電圧パルスと同一極性の書き換え電圧パルスの印加により生じる誤書き込みが発生したとみなして、誤りが検出された全てのメモリセルに対して、読み出し電圧パルスと逆極性の書き換え電圧パルスを印加し、誤りが検出されたビットを訂正する。 （もっと読む）

【課題】 イオン伝導領域を備えた抵抗記憶装置において、誤書き込みが発生しやすくなるという課題を解決する抵抗記憶装置およびその書き込み方法を提供する。
【解決手段】 抵抗記憶装置およびその書き込み方法であって、第１の絶縁体と、第１の絶縁体を挟んで対向して形成された第１の端子と第２の端子と、第１の絶縁体内に存在し第１の絶縁体が第１の端子と向かい合う面、もしくは第１の絶縁体が第２の端子と向かい合う面とほぼ平行な方向に延在する線状もしくは面状で第１の絶縁体に比べイオンが移動しやすいイオン伝導容易領域と、第１の端子と第２の端子の対向部を挟んで配置された第３の端子とイオン源とを有することを特徴としている。また、その書き込み方法は、書き込み処理を、読み出し端子をフローティング状態にして行うことを特徴としている。 （もっと読む）

【課題】抵抗変化素子の低抵抗状態の抵抗値のばらつきを防止する。
【解決手段】実施形態に係わる抵抗変化メモリのメモリセルは、直列接続される抵抗変化素子ＲＷ及び積層構造Ｃを備える。抵抗変化素子ＲＷを第１の抵抗値からそれよりも低い第２の抵抗値に変化させる第１の動作において、メモリセルＭＣに第１の電圧パルスを印加する。第１の電圧パルスの振幅は、積層構造Ｃがキャパシタとして機能する第１の電圧領域内にあり、第１の電圧パルスは、Ron×C ＜ T-lead ＜ Roff×C、 Ron×C ＜ T-trailを満たす。但し、T-leadは、第１の電圧パルスの立ち上がり時間[sec]であり、T-trailは、第１の電圧パルスの立ち下り時間[sec]であり、Roffは、第１の抵抗値[Ω]であり、Ronは、第２の抵抗値[Ω]であり、Cは、キャパシタの容量[F]である。 （もっと読む）