【課題】 長期間のデータ保持特性に優れ、読み出し時のデータの誤り検出および訂正を効率よく行うことのできる半導体記憶装置を実現する。
【解決手段】
金属酸化物を用いた可変抵抗素子を情報の記憶に用いる半導体記憶装置１において、当該可変抵抗素子を高抵抗状態に遷移させる場合に印加する書き換え電圧パルスの電圧振幅を、遷移後の高抵抗状態の抵抗値が時間の経過とともに上昇するデータ保持特性となる電圧範囲内に設定する。具体的には、当該電圧振幅を上昇させるに伴って遷移後の高抵抗状態の抵抗値が所定のピーク値に向って上昇する電圧範囲に設定する。そして、ＥＣＣ回路１０６によりデータ誤りが検出された場合、本来低抵抗状態であるべきデータが高抵抗状態に変化したとみなして、誤りが検出された全てのメモリセルの可変抵抗素子を低抵抗状態に書き換え、誤りが検出されたビットを訂正する。 （もっと読む）

【課題】全メモリセルのセル電流をテスタを使用して電流測定する場合、全ビット分のセル電流測定に多大な時間を要し、評価効率の低下を招いていた。
【解決手段】電圧端子ＶＤＤから抵抗素子Ｒ１を介してメモリセルに電流を流し、前記抵抗素子Ｒ１での電圧降下値を測定するためのスイッチＸ２，Ｘ３と、前記抵抗素子Ｒ１に電圧を印加し、その際に流れる電流値を測定するためのスイッチＸ１とを設ける。 （もっと読む）

【課題】電流切り替え用スイッチと相変化膜とが電気的に並列に形成されたメモリビットの複数個を電気的に直列に配置したメモリアレイ構造を持つ相変化メモリにおいて、転送速度性能の向上と信頼性の向上とを共に実現する。
【解決手段】パルス電流源により生成されたパルス電流の発生期間内に、直列に接続された複数のメモリビットのそれぞれの電流切り替え用スイッチを逐次的にＯＮ／ＯＦＦさせ、複数のメモリビットのうちの少なくとも一つのメモリビットの相変化膜に前記パルス電流の発生期間よりも短い期間の電流を流すことにより、前記複数のメモリビットに逐次的にデータを書き込む。 （もっと読む）

【課題】信頼性の高い書き込み動作を実現した半導体記憶装置を提供する。
【解決手段】実施形態に係る半導体記憶装置は、複数のメモリセルからなるメモリセルアレイと、書き込み回路とを備え、書き込み回路は、書き込み動作を実行する際、選択メモリセルに接続された第１配線及び第２配線間と、非選択メモリセルに接続された第１配線及び第２配線間とに、それぞれ異なる電圧を印加する第１ステップを実行し、第１ステップの実行後、選択メモリセルに接続された第１配線及び第２配線間にデータ書き込みに必要な電圧を印加すると共に、非選択メモリセルに接続された第１配線及び第２配線の少なくとも一方をフローティング状態にする第２ステップを実行する。 （もっと読む）

【課題】積層体側面に形成されるチャネル層の特性が良好な半導体記憶装置を提供する。
【解決手段】本発明に係る半導体記憶装置は、半導体層を積層した積層体の上方に第１および第２選択線を配置し、積層体の側面および積層体間の底部にゲート絶縁層を形成している。 （もっと読む）

【課題】データの読み出し不良の防止に有利な半導体記憶装置を提供する。
【解決手段】実施形態によれば、半導体記憶装置は、複数のメモリセルを備えるメモリセルアレイ１００と、メモリセルのアドレスを格納する第１レジスタ１１２と、メモリセルアレイおよび第１レジスタを制御するシーケンス制御回路１０７とを具備する。シーケンス制御回路１０７は、少なくとも前記メモリセルのデータ読み出し動作の際に、不良データが許容範囲か否かを示すフラグ情報FLAGを含んで前記メモリセルアレイから読み出し（S200）、読み出した前記フラグ情報の状態を判定し（S201）、フラグ情報があると判定された場合には、前記第１レジスタに格納されるアドレスの順に読み出されるようにマッピングされる第１アドレスマッピングとは読み出しの順が変更された第２アドレスマッピングにより前記メモリセルのデータを読み出す（S202-S205）。 （もっと読む）

【課題】 パルスフォーミングと同程度の短時間で、スイッチング動作時の書き換え電流がＤＣフォーミングで達成される書き換え電流程度に抑えることのできる可変抵抗素子のフォーミング処理方法を提供する。
【解決手段】
可変抵抗素子に電圧パルスを印加して、製造直後の初期高抵抗状態にある可変抵抗素子をスイッチング動作が可能な可変抵抗状態に変化させるフォーミング処理が、可変抵抗素子が低抵抗化する閾値電圧より低い電圧振幅の第１パルスを可変抵抗素子の両電極間に印加する第１ステップと、第１ステップの後に、当該第１パルスと同極性であって閾値電圧以上の電圧振幅の第２パルスを可変抵抗素子の両電極間に印加する第２ステップとを含んでなる。 （もっと読む）

【課題】誤り検出訂正処理の実行タイミングを最適化して処理時間を短縮できる不揮発性半導体記憶装置を提供する。
【解決手段】可変抵抗体の電気抵抗状態により情報を記憶する可変抵抗素子を備えるメモリセルアレイに対する書き込み要求を受け付けると、入出力バッファが、書き込みデータを書き込み制御部８及びＥＣＣ制御部６に出力し、書き込み制御部８が、書き込みデータを所定数に分割した分割データをデータバンクＢＤ１〜ＢＤｘの夫々に書き込むデータ書き込み処理を行い、ＥＣＣ制御部６が、データ書き込み処理と並行して、書き込みデータまたは分割データの夫々に対する誤り訂正符号生成処理を実行して第１誤り訂正符号を生成し、書き込み制御部８が、ＥＣＣバンクＢＥに第１検査データを書き込む符号書き込み処理を実行する。 （もっと読む）

【課題】抵抗変化素子の動作モデルを高精度に実現し、シミュレーション時間のオーバヘッドを少なくすることのできる、抵抗変化素子の動作をシミュレーションする方法を提供する。
【解決手段】本発明の抵抗変化素子の動作をシミュレーションする方法は、ＭＴＪ素子等の抵抗変化素子に供給される書込み電流（あるいは電圧）を任意の時間刻み毎に計測し、上記書込み電流（電圧）によって時間刻み毎に変化する時定数を定義し、その時定数を用いて抵抗変化素子の抵抗値が変化するのに要する時間（書き込み時間）を計算する回路シミュレータの計算アルゴリズムを用いて抵抗変化素子の動作をシミュレーションする。 （もっと読む）

【課題】不揮発性記憶素子の初期化電圧のばらつきの発生を抑えつつ、従来に比べて初期化電圧の低減を図ることができる抵抗変化型の不揮発性記憶素子を提供する。
【解決手段】第１の層間絶縁層１０２、下部電極１０５、上部電極１０７及び抵抗変化領域１０６を備え、抵抗変化領域１０６は積層された第１の抵抗変化領域１０６ｂと第２の抵抗変化領域１０６ａを有し、第１の抵抗変化領域１０６ｂは第１の遷移金属酸化物で構成され、第２の抵抗変化領域１０６ａは第２の遷移金属酸化物で構成され、第２の遷移金属酸化物の酸素不足度は第１の遷移金属酸化物の酸素不足度より小さく、抵抗変化領域１０６の上面は上部電極１０７と接し、抵抗変化領域１０６の底面は下部電極１０５及び第１の層間絶縁層１０２と接し、抵抗変化領域１０６の底面と下部電極１０５の接する面の面積は抵抗変化領域１０６の上面と上部電極１０７の接する面の面積より小さい。 （もっと読む）