【課題】高信頼、長寿命かつ高速動作可能な、使い勝手の良い情報処理装置を実現する。
【解決手段】上書き可能な複数のメモリセルを含む不揮発性メモリ装置と、当該不揮発性メモリ装置へのアクセスを制御する制御回路装置とを有する半導体装置において、制御回路装置として、外部から与えられる第１の書込みデータの書き込みに使用するメモリセルの物理的な配置が、少なくとも一つの方向に対してＮ（Ｎは自然数）個置きになるように、外部から与えられる第１のアドレスとは独立に、不揮発性メモリ装置に対する第２のアドレスの割り当てを設定する機能を有するものを提案する。 （もっと読む）

【課題】誤書き込み、及び誤動作を防止し、高信頼化、及び高密度化が可能な抵抗変化素子の提供。
【解決手段】第一の電極（２０１）と、抵抗変化膜（２０２）と、第二の電極（２０３）と、中間絶縁膜（２０４）と、制御電極（２０５）と、をこの順に積層した積層構造を備え、前記抵抗変化層（２０２）と前記中間絶縁膜（２０４）が直接接していない。 （もっと読む）

【課題】書換え不能な記憶領域を有する不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性記憶装置は、平行に配置された複数本の第１の配線、これら第１の配線と交差する平行に配置された複数本の第２の配線、及び第１の配線及び第２の配線の間に接続されたメモリセルを有するメモリセルアレイと、メモリセルアレイにおける所定のメモリセルと接続され、書込み禁止動作によって所定のメモリセルへの書き込みを不可逆的に不可能にするセキュリティー回路とを備える。 （もっと読む）

【課題】不揮発性半導体記憶装置の動作電力を低減する。
【解決手段】不揮発性半導体記憶装置は、ＴｉＮ層からなる上部電極ＴＥ及びバリアメタルＢＭ１，ＢＭ２と、金属酸化物ＨｆＯｘ層を有する可変抵抗素子ＶＲと、ポリシリコン層及びポリシリコン層と金属酸化物ＨｆＯｘ層との界面に形成されたＳｉＧｅ層を有する下部電極ＢＥと、バリアメタルＢＭ１と、ＮＩＰ層からなるバイポーラ型の電流整流素子Ｄｉとを直列接続したメモリセルＭＣを備える。 （もっと読む）

【課題】ビット当たりの単価を低減できる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第１方向に沿う第１部分(11a)と第２方向に沿いかつ第１部分と接続された第２部分(11b)とを有し、第２部分において半導体材料を含み、第１方向および第２方向からなる第１平面と交わる方向に沿って離れて並ぶ少なくとも２つの第１配線(11)を含む。可変抵抗膜(15)は、第１配線の第２部分に接続された第１面を有し、相違する抵抗値を示す複数の状態を取り得る。第２配線(12)は、可変抵抗膜の第１面と対向する第２面と接続されている。制御線(13)は、第１平面と交わる方向に沿い、少なくとも２つの第１配線の第２部分の半導体材料を含む部分と絶縁膜を介して接し、第１配線の第２部分の半導体材料を含む部分および絶縁膜とともにトランジスタを構成する。 （もっと読む）

【課題】メモリセルを高抵抗状態及び低抵抗状態に容易に遷移可能な状態とする半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、メモリセルアレイ、及び制御回路を有する。メモリセルアレイにおいては、可変抵抗素子を含むメモリセルが複数の第１配線及び複数の第２配線の交差部に配置される。制御回路は、セットパルス印加動作、及びキュアパルス印加動作を実行する。セットパルス印加動作は、可変抵抗素子を高抵抗状態から低抵抗状態に遷移させるため、可変抵抗素子にセットパルスを印加する。キュアパルス印加動作は、セットパルス印加動作により可変抵抗素子の抵抗値が所定値以下に下がらなければ、可変抵抗素子にキュアパルスを印加する。キュアパルスは、セットパルスの極性と逆の極性を有し、且つセットパルスよりも大きい。 （もっと読む）

【課題】可変抵抗素子を高抵抗状態及び低抵抗状態に安定して遷移可能な状態とする半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、メモリセルアレイ、及び制御回路を有する。メモリセルアレイにおいては、可変抵抗素子を含むメモリセルが複数の第１配線及び複数の第２配線の交差部に配置される。制御回路は、セット動作、リセット動作、及びトレーニング動作を実行する。セット動作は、セットパルスを可変抵抗素子に印加し、可変抵抗素子を高抵抗状態から低抵抗状態に変化させる。リセット動作は、セットパルスの極性と逆の極性を有するリセットパルスを可変抵抗素子に印加し、可変抵抗素子を低抵抗状態から高抵抗状態に変化させる。トレーニング動作は、セットパルス及びリセットパルスを連続的に可変抵抗素子に印加する。 （もっと読む）

【課題】非選択メモリセルに流れる逆方向電流を低減させた不揮発性半導体記憶装置を提供することを目的とする。
【解決手段】実施形態に係る不揮発性半導体記憶装置は、複数のメモリセルを有するメモリセルアレイと、選択第１配線に選択第１配線電圧を供給し、非選択第１配線に非選択第１配線電圧を供給する第１配線制御回路と、アクセス対象となるメモリセルに接続された第２配線である選択第２配線に選択第２配線電圧を供給し、その他の第２配線である非選択第２配線に非選択第２配線電圧を供給する第２配線制御回路とを備え、メモリセルは、第１ダイオードのアノード側に第２配線が接続され、第１ダイオードのカソード側に第１配線が接続され、メモリセルアレイは、第２配線制御回路及びメモリセル間の第２配線に挿入され、第２配線制御回路側をアノード、メモリセル側をカソードとする第２ダイオードを有することを特徴とする。 （もっと読む）

【課題】非選択メモリセルを流れる漏れ電流を削減し、書き込みの消費電流を削減することが可能なクロスポイント型抵抗変化不揮発性記憶装置を提供する。
【解決手段】制御回路２１５が出力する書き込みサイクル制御信号が“０”書き込みサイクルを表すとき、一定の合計数で選択されるメモリセル及びダミーセルに同時に“０”書き込みを実行し、制御回路２１５が出力する書き込みサイクル制御信号が“１”書き込みサイクルを表すとき、一定の合計数で選択されるメモリセル及びダミーセルに同時に“１”書き込みを実行する。 （もっと読む）

【課題】複数のメモリセルの同時書き込み、消去により高速動作を実現するとともに、動作時のメモリセルの発熱の影響を緩和する。
【解決手段】実施形態に係る不揮発性半導体記憶装置は、複数の第１の配線、これら複数の配線と交差する複数の第２の配線、並びに前記第１及び第２の配線の交差部で両配線間に接続された電気的書き換えが可能で抵抗値をデータとして不揮発に記憶する可変抵抗素子及び非オーミック素子の直列回路からなるメモリセルをマトリクス配列してなるセルアレイと、このセルアレイの互いに物理的に離間した複数の前記メモリセルに対して同時にアクセスするアクセス回路とを有することを特徴とする。 （もっと読む）