【課題】簡素で、かつ、高速に、自立的に多重書き込みを回避した書き込みをすることができる抵抗変化型不揮発性記憶素子の書き込み回路を提供する。
【解決手段】抵抗変化素子２に対する書き込み回路１であって、抵抗変化素子２が高抵抗状態にある場合にだけ抵抗変化素子２を低抵抗状態に遷移させるための電圧を抵抗変化素子２に印加し、抵抗変化素子２が低抵抗状態にある場合にだけ抵抗変化素子２を高抵抗状態に遷移させるための電圧を抵抗変化素子２に印加する。 （もっと読む）

【課題】隣接するセル間の電流のリークを防止することができる抵抗変化メモリを提供することを可能にする。
【解決手段】本実施形態による抵抗変化メモリは、第１配線と、前記第１配線と交差する第２配線と、前記第１配線と前記第２配線との交差領域に設けられ、前記第１配線に接続する第１電極と、前記第２配線に接続し、前記第１電極に対向する第２電極と、前記第１電極と前記第２電極との間に設けられた抵抗変化層と、前記第２電極の側部に設けられ、前記第２電極の側部との間に空隙を形成する第１絶縁層および第１半導体層のいずれか一方と、を備えている。 （もっと読む）

【課題】抵抗変化型記憶素子を用いた半導体装置の耐タンパ性を向上させること。
【解決手段】半導体装置は、１ビットのセルデータを記憶するユニットセル（１０）と、制御回路（１００）とを備える。ユニットセル（１０）は、ｎ個（ｎは２以上の整数）の抵抗変化型記憶素子（３１）を備える。それらｎ個の抵抗変化型記憶素子（３１）のうち少なくとも１つが、セルデータが記録される有効素子（４０）である。セルデータの読み出し時、制御回路（１００）は、少なくとも有効素子（４０）を選択し、有効素子（４０）に記録されているデータをセルデータとして読み出す。 （もっと読む）

【課題】ライトパラメータを効率よく探索することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、パラメータセットを初期値から変更して生成した新たな２以上のパラメータセットを用いて半導体メモリセルに情報を書き込み、その半導体メモリセルについて変換回路の出力を取得し、変換回路の出力の最大値が得られたパラメータセットと、最小値が得られたパラメータセットとをパラメータ空間上で結ぶ延長上に位置する、他のパラメータセットを、新たな初期値として設定して検証を再実施し、書き込んだ情報と読み出した情報が一致する半導体メモリセルについては、初期値を用いた検証を終了する。 （もっと読む）

【課題】 内部昇圧回路を必要とせず、超低電圧、低消費電力で動作可能な不揮発性メモリセルおよび不揮発性メモリを提供する。
【解決手段】 不揮発性メモリセルは、抵抗変化型素子Ｒ１と、並列接続されたＮチャネル電界効果トランジスタＴＮおよびＰチャネル電界効果トランジスタＴＰからなる選択用スイッチＳＷとをビット線およびソース線間に直列接続してなるものである。また、不揮発性メモリは、このような不揮発性メモリセルを行列状に配列したメモリセルアレイを有する。ここで、選択用スイッチは、Ｎチャネル電界効果トランジスタＴＮおよびＰチャネル電界効果トランジスタＴＰからなるので、ビット線およびソース線間に印加される電圧によらず、閾値落ちの問題は発生しない。内部昇圧回路を必要とせず、超低電圧、低消費電力で動作可能な不揮発性メモリセルおよび不揮発性メモリを実現することができる。 （もっと読む）

【課題】 低電圧駆動可能で低消費電力型の不揮発性メモリ素子およびその製造方法を提供する。
【解決手段】 本発明のある態様においては、対向配置された第１基体１０Ａおよび第２基体２０Ａと、第１基体および第２基体に挟まれる電解質層３０とを備えるメモリ素子１０００が提供される。第１基体の基板１２の一の面１２Ｓの上には、二酸化バナジウムを主成分とするメモリ層１００Ａが形成され、メモリ層に接している第１電極部１１０Ａと第２電極部１２０Ａとを有している。第２基体の対向基板２２は、第１基体に対向する面の上に第３電極部２３０Ａを有している。そして電解質層３０は、第１電極部と第２電極部との間においてメモリ層に近接している。本発明のある態様においては、一方の基体に第１〜第３電極部とメモリ層とが形成された別の典型的なメモリ素子２０００も提供される。 （もっと読む）

【課題】記憶素子の微細化が可能な記憶装置およびその製造方法を提供する。
【解決手段】各々第１電極と第２電極との間に記憶層を有する複数の記憶素子と、ワード線により制御される複数のアクセストランジスタとを備え、前記第１電極は、それぞれ前記アクセストランジスタを介して第１ビット線に接続され、二つの第１電極が、隣り合う異なるアクセストランジスタを介して同一の第１ビット線に接続されていると共に一つの記憶層を共有し、前記一つの記憶層は一本の第２ビット線に接続されている記憶装置。 （もっと読む）

【課題】高集積化に適した不揮発性半導体記憶装置を提供する。
【解決手段】実施形態に係わる不揮発性半導体記憶装置は、第１乃至第３のフィン型積層構造Ｆｉｎ１〜Ｆｉｎ３を有する。第１乃至第３のフィン型積層構造Ｆｉｎ１〜Ｆｉｎ３は、第１の方向に積み重ねられる第１及び第２の半導体層Ｓｍ１，Ｓｍ２を備える。第１及び第２のアシストゲート電極ＡＧ１，ＡＧ２は、第３の方向に並んで配置され、第３のフィン型積層構造Ｆｉｎ３の第１の方向にある表面上で互いに分断される。第１のアシストゲートトランジスタＡＧＴ１は、第１及び第３のフィン型積層構造Ｆｉｎ１，Ｆｉｎ３内に形成され、第２のアシストゲートトランジスタＡＧＴ２は、第２及び第３のフィン型積層構造Ｆｉｎ２，Ｆｉｎ３内に形成される。 （もっと読む）

【課題】デバイス特性の劣化やバラツキを低減でき、整流機能を有する不揮発性抵抗変化素子を提供する。
【解決手段】金属元素を含む上部電極１と、ｎ型半導体を含む下部電極２と、上部電極１と下部電極２との間に配置され、上部電極１が含む金属元素から構成される導体部を有する抵抗変化層３とを備える。抵抗変化層３が有する導体部は下部電極２との間に離間を有している。 （もっと読む）

【課題】ＲｅＲＡＭにおいて、従来よりも高いエラー訂正能力を実現しつつ、パリティデータの増大を抑制する。
【解決手段】実施形態に係る不揮発性半導体メモリは、メモリセルアレイ、並びに、書込回路を有するコード記憶部と、書込データを生成した上で書込回路に書込動作を実行させるエンコーダと、規定回数内の書込動作によってメモリセルアレイに対する書込データの書き込みの成功又は失敗を判定し、失敗の場合、書込データを反転させた新たな書込データを生成した上で書込回路に新たな書込データの書込動作を実行させる書込判定回路と、書込判定回路による判定が失敗であった場合、メモリセルから読み出された読出データを反転させた新たな読出データを生成するスイッチ回路と、メモリセルアレイから読み出された読出データをスイッチ回路を介して入力した上で当該読出データから情報データを復元するデコーダとを備える。 （もっと読む）