【課題】シフトレジスタ回路において、動作の高速化に伴う駆動能力の低下を抑制する。
【解決手段】シフトレジスタ回路は、出力端子ＯＵＴとクロック端子ＣＫとの間のトランジスタＱ１、出力端子ＯＵＴと第１電源端子ｓ１との間のトランジスタＱ２、トランジスタＱ１のゲートと第２電源端子ｓ２との間のトランジスタＱ３を備える。そして、第１入力端子ＩＮ１に入力される信号に基づいて、トランジスタＱ３のゲートノードを充電するトランジスタＱ８と、第２入力端子ＩＮ２に入力される信号に基づいて、充電されたトランジスタＱ３のゲートノードを昇圧する容量素子Ｃ２とを備える。 （もっと読む）

【課題】消費電力の上昇を抑制しつつ、シフトレジスタ回路の誤動作を防止して動作信頼性を向上させる。
【解決手段】単位シフトレジスタ回路ＳＲは、出力端子ＯＵＴに低電位側電源電位ＶＳＳを供給する２つのトランジスタＱ２Ａ，Ｑ２Ｂを有している。第１制御端子ＣＴＡおよび第２制御端子ＣＴＢにはそれぞれ、互いに相補な第１制御信号ＶＦＲおよび第２制御信号／ＶＦＲが入力される。トランジスタＱ２Ａと第１制御端子ＣＴＡとの間にはトランジスタＱ８Ａが接続し、トランジスタＱ２Ｂと第２制御端子ＣＴＢとの間にはトランジスタＱ８Ｂが接続し、当該トランジスタＱ８Ａ，Ｑ８Ｂは、そのドレインがたすき掛けに互いのゲートに接続されている。 （もっと読む）

【課題】特殊な駆動制御装置を用いることなく、シフトレジスタ回路の誤動作を防止し動作信頼性を向上させる。
【解決手段】単位シフトレジスタ回路ＳＲは、出力端子ＯＵＴとクロック端子ＣＫとの間に接続するトランジスタＱ１と、出力端子ＯＵＴと第１電源端子ｓ１と間に接続するトランジスタＱ２を備える。クロック端子ＣＫとトランジスタＱ２のゲートとの間には、ＭＯＳ容量素子として機能するトランジスタＱ８が設けられる。即ち、トランジスタＱ２のゲートにはトランジスタＱ８のゲートが接続し、クロック端子ＣＫにはトランジスタＱ８のソース・ドレインが接続する。 （もっと読む）

本明細書では、デュアルパスマルチモード順次記憶素子（ＳＳＥ）（１０）が説明されている。一実施例では、デュアルパスマルチモードＳＳＥは、第１（１４）および第２（１２）の順次記憶素子、データ入力、データ出力ならびに選択機構（１６）を備えている。第１および第２の順次記憶素子（１４、１２）は、それぞれ、入力および出力を有する。データ入力は両方の順次記憶素子の入力に結合され、データを受け入れるように構成される。データ出力は両方の順次記憶素子の出力に結合され、データを出力するように構成される。選択機構（１６）は、データ入力からのデータをデータ出力に渡すために、順次記憶素子のうちの１つを選択するように構成される。一実施例では、第１の順次記憶素子はパルストリガー式記憶素子（１４）を備えており、第２の順次記憶素子はマスタースレーブ記憶素子（１２）を備えている。
（もっと読む）

【課題】イメージ表示システムを提供する。
【解決手段】本システムは、コントローラー２１０と信号駆動回路２００とで構成される。コントローラー２１０はクロック信号ＣＬＫ１とＣＬＫ２、及び、スタートパルスＳＴＰを信号駆動回路２００に提供する。信号駆動回路２００は直列され、第一クロック信号ＣＬＫ１と第二クロック信号ＣＬＫ２だけにより制御される複数のシフトレジスタ２０−１、２０−２、２０−３、２０−４からなり、スタートパルスＳＴＰを受信後、対応する駆動パルスｏｕｔ１、ｏｕｔ２、ｏｕｔ３、ｏｕｔ４を順に出力する。 （もっと読む）

【課題】通常読み出し用のクロックと高速読み飛ばし用の高周波数のクロックを別個に用意する必要をなくし、クロックに関する構成を簡単にする。
【解決手段】垂直シフトレジスタ回路１４は、縦続接続された９段の単位回路７０を備える。各段の単位回路７０は、クロック信号に従うシフト動作によって信号伝達を行う第１の動作モードと、前記クロック信号とは無関係に直ちに信号伝達を行う第２の動作モードとを、選択的に行い得るように構成される。９段の単位回路７０は、３つのブロックＢＶ１〜ＢＶ３に分けられる。ブロックＢＶ１〜ＢＶ３に対して１対１に設けられた個別切替設定部Ｓ１〜Ｓ３は、対応するブロックの各段の単位回路７０が行う動作モードを、他のブロックから独立して、制御信号ＣＯＮＶ１〜３にそれぞれ応じて前記第１及び第２の動作モードのいずれかに切り替えて設定する。 （もっと読む）

【課題】シフトレジスタ回路の誤動作を防止し、動作信頼性を向上させる。
【解決手段】シフトレジスタ回路は、出力端子ＯＵＴと第１クロック端子Ａとの間のトランジスタＱ１と、出力端子ＯＵＴと第１電源端子ｓ１との間のトランジスタＱ２と、トランジスタＱ１のゲートが接続するノードＮ１を入力端としトランジスタＱ２のゲートが接続するノードＮ２を出力端とするインバータとを備える。当該インバータは、ノードＮ２と第１電源端子ｓ１との間に直列に接続し、ノードＮ１に接続したゲートをそれぞれ有するトランジスタＱ７Ａ，Ｑ７Ｂと、ノードＮ２と第３電源端子ｓ３との間に接続し、当第３電源端子ｓ３に接続したゲートを有するトランジスタＱ６と、トランジスタＱ７ＡとトランジスタＱ７Ｂとの接続ノードである第３ノードと第４電源端子ｓ４との間に接続し、ノードＮ２に接続したゲートを有するトランジスタＱ８とを備える。 （もっと読む）

【課題】動作を不安定にすることなく、各トランジスタの特性劣化を抑制することが可能な半導体装置を提供することを課題とする。
【解決手段】非選択期間において、トランジスタが一定時間毎にオンすることで、シフトレジスタ回路の出力端子に電源電位を供給する。そしてシフトレジスタ回路の出力端子は、該トランジスタを介して電源電位が供給される。該トランジスタは非選択期間において常時オンしていないので、該トランジスタのしきい値電位のシフトは、抑制される。また、シフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供給される。そのため、シフトレジスタ回路は、ノイズが出力端子に発生することを抑制できる。 （もっと読む）

【課題】信号の出力と次段への転送を司るトランジスタの特性の変動を抑制して、より長寿命なシフトレジスタ回路及びこれを備える表示駆動装置を提供すること。
【解決手段】縦続接続された複数の信号保持部を備えたシフトレジスタ回路の各信号保持部ＦＦＰｎは、ドレイン電極が出力用クロック信号ＣＫが供給される第１のクロック入力端子に接続され、ソース電極が出力信号を取り出す出力端子ＯＵＴに接続された第１のＭＯＳトランジスタＴ１を備え、第１の入力端子に印加される前段の信号保持部の出力信号がハイレベルとなった後に、第２のクロック入力端子に供給される、上記出力用クロック信号ＣＫとは位相が異なるＴ１駆動用クロック信号ＣＫ’の立ち上がり時点から、第２の入力端子に印加される後段の信号保持部の出力信号が立ち上がるまでの間、第１のＭＯＳトランジスタＴ１がオン状態とされる。 （もっと読む）

【課題】ステージ間の配線を複雑にすることなく各ステージをオフできるシフトレジスタを提供する。
【解決手段】シフトレジスタの各ステージＳＡは、イネーブル回路１と、ディスエーブル回路２とを備えている。このディスエーブル回路２は、イネーブル回路１に制御信号が入力されてイネーブル回路１から次の制御信号が出力されるまでの間以外は、シフトレジスタの外部からディスエーブル回路２に高電圧が供給されることにより、イネーブル回路１をオフにするように構成されている。 （もっと読む）