説明

国際特許分類[H01G4/252]の内容

電気 (1,674,590) | 基本的電気素子 (808,144) | コンデンサ;電解型のコンデンサ,整流器,検波器,開閉装置,感光装置また感温装置 (21,977) | 固定コンデンサ;その製造方法 (8,165) | 細部 (4,556) | 端子部 (805) | コンデンサ素子に被覆される端子部 (240)

国際特許分類[H01G4/252]に分類される特許

71 - 80 / 240


【課題】 電子部品の電極表面に対し、電源を用いず、かつ触媒処理も行わずCuを主成分とするめっき皮膜を形成する場合において、電子部品へのダメージの少ない弱酸〜中性〜弱アルカリ性のめっき浴を用いても、実用的な厚みを有するめっき皮膜を形成できる、電子部品の製造方法を提供とする。
【解決手段】 CuまたはAgを主成分とする電極を有する電子部品素体と、少なくとも表面が次亜りん酸の酸化反応に対し触媒活性を示す導電性媒体とを、Cuイオンおよび次亜りん酸を含むめっき浴中にて混合し、前記電極上にめっき皮膜を形成する工程を含む電子部品の製造方法において、前記めっき浴がNiイオンを含む。 (もっと読む)


【課題】表面実装されたチップ部品を実装用基板に接続する際にその接続を確実に行うことができるチップ部品実装配線基板を提供すること。
【解決手段】配線基板10は、実装用基板に実装されて用いられ、該実装用基板に対向する側の面にチップ部品20が実装されている。このチップ部品20は、その部品本体25の両端部にそれぞれ端子電極21を備え、各端子電極21は、その表面に形成されためっき膜(Sn)が配線基板10側と実装用基板側とに二分される形態で設けられている。一形態において、チップ部品20の各端子電極21は、配線基板10側と実装用基板側とに分割され、その分割された各々の端子電極21a,21bの表面にめっき膜(Sn)が形成されている。 (もっと読む)


【課題】音鳴きの発生を防止できると共に、実装密度及び実装歩留まりを向上させることができる積層コンデンサ、及び積層コンデンサの製造方法を提供する。
【解決手段】積層コンデンサ1では、電圧印加時の積層コンデンサに電歪振動が発生した場合であっても、金属端子5の連結面13が撓むことによって電歪振動が緩和され、音鳴きの発生を防止できる。連結面13には切抜部18が形成されているので、撓みやすさが十分に確保されている。また、積層コンデンサ1では、端子接続面11、基板接続面12、及び連結面13によって形成される段部16が、誘電体層2の積層方向から見て素体3と重なる領域内に位置している。このため、はんだフィレット17が素体3からはみ出ることもなく、実装基板K上での実装密度を向上できる。さらに、はんだフィレット17の状態を外部から視認しやすく、接続の歩留まりも確保できる。 (もっと読む)


【課題】簡単な構成で効率良く音鳴きの発生を防止できる積層コンデンサを提供する。
【解決手段】積層コンデンサ1では、素体3の周りに金属端子5,5が設けられており、電圧印加時の積層コンデンサ1に電歪振動が発生した場合であっても、金属端子5において基板接続面11と端子接続面12とを連結する連結面13が撓むことによって電歪振動が緩和され、音鳴きの発生を防止できる。また、積層コンデンサ1では、端子接続面12及び連結面13が素体3の高さの略半分の起立部分11aとなっている。これにより、連結面13が素体3の異なる側面に位置する端子接続面12と基板接続面11とを連結することとなり、連結面13の長さを十分に確保され、電歪振動の緩和効率の向上が図られる。さらに、基板接続面11の表面に素体3の底面3bを載置するだけの簡単な手順で、素体3に金属端子5を簡単に装着できる。 (もっと読む)


【課題】導通不良の発生時期を遅らせることにより、長寿命化を図ることができるセラミック電子部品を提供すること。
【解決手段】積層チップバリスタ1では、外部電極51が、第2の内部電極33の引出部分33aが接続される第1の領域61を含む第1の面53と実装用の半田電極57が接続される第2の領域62を含む第2の面55とを有し、第1の領域61は、第1及び第2の面53,55に垂直な方向からみて、第2の領域62の輪郭の一部を跨ぐように位置する。このため、半田電極57の形成位置に対応してバリスタ素体11にクラックが発生するような場合であっても、内部電極33の引出部分33aにより、第1の領域61がクラック発生の起点となることが回避され、内部電極33から半田電極57に至る導通経路が維持される。 (もっと読む)


【課題】角部分付近からメッキ液等の水分が素体内に進入することを防止し、電子部品の信頼性を向上させる。
【解決手段】貫通方向から見て端面2aを取り囲むことのできる大きさの貫通孔11を有する貫通孔部材10を準備する貫通孔部材準備工程S2と、貫通孔部材10を導電性ペースト12に浸して導電性ペースト膜13を形成する膜形成工程S3と、端面2aに導電性ペースト膜13を付着させることによって第一ペースト層16を形成する第一ペースト層形成工程S4を行う。膜形成工程S3で形成される導電性ペースト膜13は、表面張力の影響によって、中心から外周側へ向かうに連れて徐々に厚みが大きくなるように形成される。そのような状態の導電性ペースト膜13を端面2aに付着させて第一ペースト層16を形成することで、湾曲した角部分9付近で十分な外部電極3,4の厚みを確保する。 (もっと読む)


【課題】外部電極の、電子部品素子の端面から側面への折返し部分の長さや、端面部分の厚みなどのばらつきが小さく、寸法精度の高い電子部品を効率よく製造できるようにする。
【解決手段】ベース部材1上に、中央部2aの厚みが周縁部2bの厚みよりも薄い、粘着層2が配設された電子部品素子保持治具3を用い、その粘着層の中央部に溶剤を供給し、粘着層を膨潤させて、中央部の厚みを周縁部の厚みに近づけ、膨潤させた粘着層に、複数個の電子部品素子11のそれぞれの一方端面11aを粘着させて、複数個の電子部品素子を粘着層に保持させ、その状態で、電子部品素子の他方端面11bをペースト(導電性ペースト)15に浸漬して、電子部品素子の他方端面にペーストを付着させる。
粘着層の中央領域に溶剤を供給し、粘着層を膨潤させるにあたって、溶剤を含ませた布材で、粘着層の中央部を拭くことにより、粘着層の中央部に溶剤を供給して膨潤させる。 (もっと読む)


【課題】特に薄型のセラミック電子部品において、実装時または実装状態において加わる応力により生じ得るクラックを抑制する。
【解決手段】第1および第2の外部端子電極23,24は、セラミック素体22の実装面側に向く主面28上において、ともに実質的に方形状の領域35,36を有する。主面28上において、第1の外部端子電極23のギャップ領域34と接する端部37、および第2の外部端子電極24のギャップ領域34と接する端部38が、ともに凹凸状に形成される。 (もっと読む)


【課題】高い製造歩留まりで容易にチップ状電子部品を製造することができるチップ状電子部品の製造方法を提供する。
【解決手段】粘着力をもつ表面を有する基盤20上に、基盤20に第2の端面30fが粘着している電子部品本体30の第1の端面30eにペーストを塗布し、乾燥させることにより第1のペースト層31を形成する工程と、第1のペースト層31が形成された電子部品本体30の第1の端面30e側にスライダー23を当接させた状態でスライダー23を基盤20に対して相対的にスライドさせることにより電子部品本体30を180°回転させ、電子部品本体30の第1の端面30e側を基盤20に粘着させる工程と、電子部品本体30の第2の端面30fにペーストを塗布し、乾燥させることにより第2のペースト層32を形成する工程と、第1及び第2のペースト層31,32を焼成する工程とを備えるチップ状電子部品の製造方法。 (もっと読む)


【課題】静電容量などの特性設計の自由度が高く、かつ温度変化に起因するクラックが生じがたいセラミック電子部品を提供する。
【解決手段】
第1及び第2の主面10a、10bと、第1及び第2の端面10c、10dと、第1及び第2の側面10e、10fとを有する略直方体状のセラミック素体10と、セラミック素体10内に形成されている第1及び第2の内部電極11,12と、第1の主面10a上に形成されており、第1の内部電極11と電気的に接続されている第1の外部端子電極14と、第1の主面上10aに形成されており、第2の内部電極12と電気的に接続されている第2の外部端子電極15とを備えている。実装方向から視た際に、第1の外部端子電極14の中心と第2の外部端子電極15の中心とを通る直線lは、第1の方向x及び第2の方向yに対して傾斜している。 (もっと読む)


71 - 80 / 240