【課題】化合物半導体デバイスのスイッチング速度等の性能を向上する。
【解決手段】シリコン基板と、シリコン基板の上に形成された絶縁膜であってシリコン基板に達する開口部を有する絶縁膜と、開口部に形成されたＧｅ結晶と、Ｇｅ結晶を核として成長された化合物半導体結晶であって絶縁膜の表面より凸に形成されたシード化合物半導体結晶と、シード化合物半導体結晶の特定面をシード面として、絶縁膜の上にラテラル成長されたラテラル成長化合物半導体層と、を備えた半導体基板を提供する。 （もっと読む）

【課題】半導体製造工程におけるストレス印加およびアニールによる転位、結晶欠陥を抑え、チャネル領域において良好なストレスを印加するとともに、低抵抗化と浅接合化の両立を図ることが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法において、半導体基板表面に前記半導体基板表面の面積に対する開口率が５〜３０％の開口部を形成する工程と、前記開口部内に１５〜２５％の範囲の濃度で前記半導体基板を構成する原子と異なる格子定数を有する第２の原子を含む混晶からなるエピタキシャル層を形成する工程と、前記エピタキシャル層にイオン注入する工程と、所定の温度Ｔで活性化アニールを行う工程とを備え、前記所定の温度Ｔは、１１５０℃以上かつＴ≦１Ｅ−５ｅｘｐ（２１５４１／Ｔ）からなる関係を満たす。 （もっと読む）

【課題】 特性のばらつきを抑制した半導体素子を備える半導体装置を製造するための製造方法を提供する。
【解決手段】本発明による半導体装置の製造方法は、半導体層（Ｓｅ）の第１領域（Ｓａ）と第２領域（Ｓｂ）との間の少なくとも一部にスリット（ＳＬ）を形成する工程と、第１開口部（Ｏａ）および第２開口部（Ｏｂ）の設けられたマスク層（Ｍ）を形成する工程と、半導体層（Ｓｅ）の第１領域（Ｓａ）および第２領域（Ｓｂ）に触媒元素（Ｃｔ）を導入し、半導体層（Ｓｅ）の第１領域（Ｓａ）および第２領域（Ｓｂ）のそれぞれの結晶化を行う工程と、半導体層（Ｓｅ）の第１領域（Ｓａ）および第２領域（Ｓｂ）をパターニングした第１島状半導体層（１２２）および第２島状半導体層（１４２）を用いて半導体素子（１２０）および半導体素子（１４０）を作製する工程と包含する。 （もっと読む）

【課題】量産に適した半導体基板、及び当該半導体基板を用いた半導体装置を作製することを目的の一とする。
【解決手段】支持基板上に絶縁層、第１の電極、第１の不純物半導体層を少なくとも有する積層体を形成し、第１の不純物半導体層上に一導電型を付与する不純物元素が添加された第１の半導体層を形成し、第１の半導体層上に、一導電型を付与する不純物元素が添加された第２の半導体層を、第１の半導体層とは異なる条件により形成し、固相成長法により、第１の半導体層及び第２の半導体層の結晶性を向上させて、第２の不純物半導体層を形成し、第２の不純物半導体層に、一導電型を付与する不純物元素を添加し、一導電型とは異なる導電型を付与する不純物元素を添加し、ゲート絶縁層を介してゲート電極層を形成し、ソース電極層又はドレイン電極層を形成する。 （もっと読む）

【課題】安定で均一なビーム形状と強度をもち、干渉性が低く、小型で高効率なレーザ光源装置を提供する。
【解決手段】横マルチモードの光を出射する励起光源１と、共振器を構成し、少なくとも一部から異なる波長の光を外部に出力する共振器ミラー５，８，１２と、励起光源１から出射される横マルチモードパターンの光で励起されるレーザ媒質６と、レーザ媒質６での発振により得られる横マルチモードの線状の基本波が照射されて、線状の変換波を出力する波長変換素子１０と、を含む。 （もっと読む）

【課題】４５０ｍｍ以上の大口径ウェーハの表面のみにエピタキシャル膜を成長させた際に、ウェーハの反りを低減可能で、かつ高いイントリンシックゲッタリング能力も得られるエピタキシャルシリコンウェーハおよびその製造方法を提供する。
【解決手段】直径が４５０ｍｍ、比抵抗が０．１Ω・ｃｍ以上の大口径で高抵抗のシリコンウェーハに、インゴット引き上げ時の溶融液への窒素、炭素、またはその両方の導入によりイントリンシックゲッタリング機能を付与した。これにより、エピタキシャル膜１２の成長後、シリコンウェーハ１１に大きな反りが発生しにくい。その結果、エピタキシャルシリコンウェーハ１０の反りを低減でき、しかも高いイントリンシックゲッタリング能力が得られる。 （もっと読む）

【課題】反り量が小さい大口径のシリコンエピタキシャルウェーハを提供する。
【解決手段】チョクラルスキー法により育成され、ボロンとゲルマニウムとが添加されたシリコン単結晶インゴットをスライスして作製された直径３００ｍｍ以上のシリコンウェーハ１であって、ボロン濃度が８．５×１０^１８（ａｔｏｍｓ／ｃｍ^３）以上ドープされ、ゲルマニウムが、式１の関係式を満たす範囲でドープされたシリコンウェーハ１の表面に、シリコンエピタキシャル層２を成長させた。
（もっと読む）

【課題】アクティブマトリクス基板上における各トランジスタの利用目的に応じてその配置の方向を変更し、効率の良い回路設計を行う。
【解決手段】本発明のアクティブマトリクス基板は、ゲートドライバ２１（第２の電気回路）およびソースドライバ２２（第１の電気回路）が設けられた周辺領域を有している。ゲートドライバ２１およびソースドライバ２２に設けられている各トランジスタ２５・２６は、基板上にラテラル成長させて形成された結晶化半導体膜４１を含んで構成されている。ソースドライバ２２内に形成されているトランジスタ２６では、半導体膜４１内の結晶の成長方向Ｄ１に沿って、ソース電極４５およびドレイン電極４６が配置されている。一方、ゲートドライバ２１内に形成されているトランジスタ２５では、ソース電極４５およびドレイン電極４６の配置が成長方向Ｄ１に沿っているものと、沿っていないものとが混在している。 （もっと読む）

【課題】第１３族元素窒化物の層から本質的に製造される高電子移動度トランジスタ（ＨＥＭＴ）基板を提供する。
【解決手段】高移動度トランジスタ（ＨＥＭＴ）基板は超臨界アンモニア法においてシードに対し、該シードの成長方向に垂直な方向の結晶成長により得られる単結晶ＧａＮから形成され、表面欠陥密度が約１０²／ｃｍ²であって、該基板上に形成されるトランジスタに対しW-CDMAバンド（約２ＧＨz）が５０Ｗより低くなく、そのゲインが６０Ｖで２５ｄBより低くない性能パラメータを付与する。 （もっと読む）

【課題】緩和III−Ｖ族またはII−VI族マテリアルオンインシュレータの製造方法の提供。
【解決手段】緩和Ｓｉ１−ｙＧｅｙ層１０４を有する半導体構造の形成プロセスは、第１の基板上へのグレーデッドＳｉ１−ｘＧｅｘバッファ層１０２の堆積であって、前記Ｇｅ濃度ｘはゼロから値ｙまで増加するものである堆積、緩和Ｓｉ１−ｙＧｅｙ層１０４の堆積、前記緩和Ｓｉ１−ｙＧｅｙ層１０４中にイオンを導入して第１のヘテロ構造を規定、前記第１のヘテロ構造を第２の基板１０８に接合して第２のヘテロ構造を規定、および前記導入されたイオンの領域での前記第２のヘテロ構造の分割であって、前記緩和Ｓｉ１−ｙＧｅｙ層１０４の表層部分は前記第２の基板上１０８に残るものである分割を含む。 （もっと読む）