【課題】ＳＯＩ構造等を有する半導体基板１０の分離絶縁膜３の絶縁性を確実にチェックすることにより、信頼性の高い半導体装置を提供する。
【解決手段】半導体基板１０は、分離絶縁膜３により電気的に分離された素子領域部１及び非素子領域部２とを有する。また、半導体基板１０の上には、素子領域部１に接続される電極４１と非素子領域部２に接続される電極４２とが配置され、これらの電極間には、ダイオード７及び８が設けられている。ダイオード７及び８は、電極４１と電極４２との間にそれぞれ逆並列に接続されている。 （もっと読む）

【課題】ｄｖ／ｄｔサージにより、支持基板と活性層との間の絶縁膜にて構成される寄生容量を充放電する変位電流による回路誤動作を防止する。
【解決手段】低電位基準回路部ＬＶおよび高電位基準回路部ＨＶを構成する絶縁分離された半導体素子の外周に、ｎ型ガードリング４２ｃ等を形成すると共に、活性層２ｃの埋込絶縁膜２ｂ側にｎ型ガードリング埋込層４２ｃ等と同じ導電型の深いｎ型拡散領域４２ｂ等を形成する。また、活性層２ｃにて構成されるｎ^-型層４２ａ等の中にｐ型ウェル４２ｄ等を形成し、このｐ型ウェル４２ｄ内に半導体素子を形成する。ｎ型ガードリング４２ｃ等とｐ型ウェル４２ｄ等は、それぞれ逆バイアスまたは同電位となるように電位固定する。 （もっと読む）

【課題】半導体基板中の複数の素子層間を有効に絶縁分離する。
【解決手段】裏面照射型の固体撮像装置において、受光部側と回路側との素子分離層を所定のマスクパターンを介した酸素イオン注入と、その後の熱処理によって半導体基板中に酸化膜を形成することにより実現する。例えばＳＯＩ基板のような支持基板部（絶縁体層）の上にシリコン層を設けた半導体基板に対し、シリコン基板（表面）側から光電変換素子層、素子分離層としての酸素イオン注入層、画素トランジスタ等の回路層を順次形成し、その後、シリコン層上に配線層を形成する。そして、裏面側の絶縁体層を除去することにより、シリコン層の受光部を露出させ、薄型のシリコン基板よりなる固体撮像装置を形成できる。 （もっと読む）

【課題】半導体装置の性能を向上させる。また、半導体装置の信頼性を確保する。また、半導体装置のチップサイズの縮小を図る。特に、ＳＯＩ基板上に形成されたＭＯＳＦＥＴを有する半導体装置の信頼性を損なわずにゲート電極の下部のウエルの電位を制御し、寄生容量の発生を防ぐ。また、ＭＯＳＦＥＴにおける欠陥の発生を防ぐ。
【解決手段】ゲート電極配線３に形成された孔部２７内を通るウエルコンタクトプラグ８により、ゲート電極２の下部のウエルの電位を制御することで寄生容量の発生を防ぐ。また、ゲート電極２に沿って素子分離領域４を延在させることで、ゲッタリング効果によりゲート絶縁膜における欠陥の発生を防ぐ。 （もっと読む）

【課題】絶縁素子分離型のバイポーラトランジスタの放熱性を改善する。
【解決手段】薄い半導体層の第１のエリアに配置された第１のトランジスタと、薄い半導体層の第２のエリアに配置された第２のトランジスタで構成される回路部と、を備え、第１のトランジスタは、並列接続された複数のバイポーラトランジスタ素子を構成する複数の単位能動領域の配列全体を囲って配置された素子分離溝を含み、素子分離溝を能動領域から少なくとも１μｍ離間して設け、能動領域で生成される熱を単位能動領域を囲んで存在する半導体領域から外方に放熱させる構成を備えてなり、第２のトランジスタは、バイポーラトランジスタ動作を行う単位能動領域と、単位能動領域を取り囲んで形成され単位能動領域から１μｍ以下の位置に配置された素子分離溝を含む。 （もっと読む）

【課題】基板に大きな応力が加わることがなく、ボイドの形成されない埋め込み酸化膜により形成された素子分離領域を有する半導体装置の製造方法を提供する。
【解決手段】素子分離領域を有する半導体装置の製造方法において、半導体基板の表面または、半導体基板の表面に形成された半導体層に、トレンチを形成するトレンチ形成工程と、シロキサン樹脂と有機樹脂からなる脱離材とを混合した塗布材料を前記半導体基板上または、半導体基板に形成された半導体層上に塗布し、前記トレンチを前記塗布材料により埋め込む塗布工程と、前記塗布工程の後、第１の温度で熱処理を行う第１の熱処理工程と、前記第１の熱処理工程の後、前記第１の温度よりも高い第２の温度で熱処理を行う第２の熱処理工程と、を有し、前記トレンチ内に埋め込み酸化膜を形成することにより素子分離領域を形成することを特徴とする半導体装置の製造方法を提供することにより上記課題を解決する。 （もっと読む）

【課題】ソース／ドレイン領域と基板との間の容量の低下を防止でき、パンチスルー現象を低減することができる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板上に第１絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の上面及び側面を覆う第２絶縁膜を形成する工程と、前記第２絶縁膜をマスクとして前記半導体基板の表面に溝部を形成する工程と、前記溝部の底面上に、該溝部の側壁の上部の露出を残す厚さで第３絶縁膜を形成する工程と、前記露出された溝部の側壁の上部を起点としたエピタキシャル成長により、前記第３絶縁膜上に前記半導体のエピタキシャル層を形成する工程と、前記エピタキシャル層に不純物を導入してソース／ドレイン領域を形成する工程と、を有することを特徴とする （もっと読む）

【課題】高耐圧の半導体素子の製造に用いられるＳＯＩ構造を有する基板を低コストで製造する。
【解決手段】半導体基板の表面の所定の領域をエッチングすることにより、前記エッチングされた領域間に柱状部を形成する柱状部形成工程と、熱酸化により前記半導体基板の表面に酸化膜を形成する熱酸化工程と、前記半導体基板の前記柱状部の形成されている面に、活性層となる半導体基板を貼り合わせる張り合わせ工程と、前記活性層となる半導体基板を研磨することにより活性層を形成する研磨工程と、を有することを特徴とする半導体基板の製造方法を提供することにより上記課題を解決する。 （もっと読む）

【課題】低容量且つ高温特性が良好な素子分離領域を有する高速なＭＩＳ電界効果トランジスタを提供する。
【解決手段】半導体基板１にウエル領域２が設けられ、ウエル領域２内には上部、下部及び側面にシリコン酸化膜３を有し、内部が空孔４に形成されたトレンチ素子分離領域が選択的に設けられ、トレンチ素子分離領域により画定されたウエル領域２が設けられた半導体基板１上にゲート酸化膜９を介してゲート電極１０が設けられ、ゲート電極１０の側壁にサイドウォール１１が設けられ、ウエル領域２が設けられた半導体基板１には、ゲート電極１０に自己整合して低濃度のソースドレイン領域（６、７）及びサイドウォール１１に自己整合して高濃度のソースドレイン領域（５、８）が設けられ、高濃度のソースドレイン領域にはそれぞれバリアメタル１４を有する導電プラグ１５を介してバリアメタル１７を有する配線１８が接続されている構造からなるＭＩＳ電界効果トランジスタ。 （もっと読む）

【課題】半導体支持基板界面の品質を向上する。
【解決手段】半導体支持基板１２、絶縁層１４及びシリコン層１６の三層構造を有するＳＯＩ基板１０と、シリコン層１６及び絶縁層１４を貫通する穴部２０と、穴部２０の底部に形成された熱酸化膜２２と、半導体支持基板１２の熱酸化膜２２下で、熱酸化膜２２と接触する拡散層２８と、を備える （もっと読む）