【課題】半導体支持基板界面の品質を向上する。
【解決手段】半導体支持基板１２、絶縁層１４及びシリコン層１６の三層構造を有するＳＯＩ基板１０と、シリコン層１６及び絶縁層１４を貫通する穴部２０と、穴部２０の底部に形成された熱酸化膜２２と、半導体支持基板１２の熱酸化膜２２下で、熱酸化膜２２と接触する拡散層２８と、を備える （もっと読む）

【課題】リソグラフィーパターン転写に存在する変動性によって発生する問題の解決、ＳＴＩを使用せず、構造を厳密化して空間を節約すること、転写されるべきより規則的かつ緻密な構造の提供。
【解決手段】ＳｅＯＩ基板上に形成された半導体デバイスであり、電界効果トランジスタから形成された行の形で配置されパターンのアレイを備え、電界効果トランジスタのチャンネル領域の上方に形成されたフロント・コントロール・ゲート領域を備え、各行に含まれるソース領域およびドレイン領域も同じ寸法を有し、かつ所定の寸法を有するフロント・コントロール・ゲート領域だけ隔てられ、パターンに含まれる少なくとも１つのトランジスタＴ_１〜Ｔ_４がチャンネル領域の下方に存在するベース基板内に形成されたバック・コントロール・ゲート領域を有し、トランジスタのしきい電圧をシフトさせて、バック・コントロール・ゲート領域がバイアスされることを可能とする。 （もっと読む）

【課題】素子分離領域上に窪みのない酸化膜を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】支持基板１１、埋め込み酸化層１２を有する半導体層１３上に、積層からなるマスク層を形成し、前記マスク層に開口部を形成する開口部形成工程と、前記マスク層をマスクとして、前記半導体層１３にトレンチ１９を形成するトレンチ形成工程と、前記トレンチ壁面を含む前記半導体層１３の露出部にトレンチ酸化膜２１を形成するトレンチ熱酸化工程と、前記トレンチ内に不純物元素が含まれるポリシリコン膜を形成するポリシリコン膜形成工程と、前記ポリシリコン膜の露出している領域を熱酸化することにより、前記ポリシリコン膜の表面にキャップ酸化膜を形成するポリシリコン熱酸化工程と、を有し、前記素子分離領域において、前記ポリシリコン膜が形成されるものであることを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】３次元デバイスのような多層配線を有する半導体装置をより簡単な工程で作製する製造方法を提供する。
【解決手段】第１層１０と第２層２０とを、それぞれのＴＳＶ６が略一直線上になるように積層する半導体装置の製造方法で、基板の上面に入出力回路を構成するトランジスタ３を形成し、トランジスタ３を覆うように絶縁層４を形成し、絶縁層中にＴＳＶ６を形成する工程を含む第１層の製造工程と、基板２０を準備し、基板の上面に論理回路を構成するトランジスタ１３を形成し、トランジスタ１３を覆うように絶縁層４を形成し、絶縁層中にＴＳＶ６を形成する工程を含む第２層の製造工程と、第１層のＴＳＶ６と第２層のＴＳＶ６とが略一直線上になるように、第１層と第２層の、基板の反対側面を接続する接続工程と、第１層の基板１を除去する工程とを含む。 （もっと読む）

【課題】貼り合わせ基板を用いて半導体装置を形成する場合に、ボイド欠陥の拡大を抑制して高品質且つ高信頼性を有する半導体装置を製造することができる半導体装置の製造方法を提供する。
【解決手段】支持基板及び半導体膜を貼り合わせて半導体基板を形成するステップと、半導体膜に半導体素子を形成するステップとを有する半導体装置の製造方法であって、半導体素子を形成するステップは、支持基板及び半導体膜の貼り合わせの際に生じたボイド欠陥によって露出した支持基板の露出部を被覆する被覆膜を形成するステップを含むこと。 （もっと読む）

【課題】簡易なプロセスで、高い埋め込み性を確保する必要のない半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法では、まず支持基板ＳＳと、埋め込み絶縁膜ＢＯＸと半導体層ＳＬとがこの順で積層された構成を有する半導体基板ＳＵＢが準備される。半導体層ＳＬの主表面に、導電部分を有する素子が完成される。上記素子を平面視において取り囲む溝ＤＴＲが、半導体層ＳＬの主表面から埋め込み絶縁膜ＢＯＸに達するように形成される。上記素子上を覆うように、かつ溝ＤＴＲ内に中空を形成するように素子上および溝ＤＴＲ内に第１の絶縁膜（層間絶縁膜ＩＩ）が形成される。上記第１の絶縁膜に素子の導電部分に達する孔であるコンタクトホールＣＨが形成される。 （もっと読む）

【課題】高耐圧かつ、電流駆動能力が高く、かつ電流集中による素子破壊の起こりにくい誘電体分離型半導体装置を提供する。
【解決手段】半導体支持基板の上に、絶縁された第一導電型の半導体領域とを有する誘電分離基板に形成した誘電体分離型半導体装置において、第一導電型の半導体領域と絶縁分離領域の間と、前記第１導電型の半導体領域の基板表面側と、に形成されたドレイン領域と、第一導電型のソースと第二導電型の半導体領域のチャネルからなる複数個の単位ソース領域と、第一導電型の半導体領域の基板表面側に形成されたドレイン領域と前記複数個の単位ソース領域の間を制御する複数個のゲート電極とを、備え、隣接する前記単位ソース領域間に絶縁分離領域が、基板底面側から基板表面側に向けて突き出した形状とされ、この絶縁分離領域上の素子表面領域が前記第一導電型の半導体領域より抵抗値が高い。 （もっと読む）

【課題】実施が容易なハイブリッド基板の製造方法の提供。
【解決手段】アイソレーション領域５と、第１アクティヴ領域１と、第２アクティヴ領域３とを画定するエッチング・マスクを形成するステップと、少なくともアイソレーション領域５と第１半導体材料２の第１アクティヴ領域１とを画定するために、第１半導体材料２から作られた層及び第２半導体材料４から作られた層と、第２アイソレーション材料から作られた層６とをパターニングし、第１アクティヴ領域１の主面を解放することによって基板内に空間を形成し、第１アクティヴ領域１の上方でエッチング・マスクを除去するステップと、空間及びエッチング・マスクに第１アイソレーション材料を充填するステップと、第１アイソレーション材料を平坦化するステップと、第１アクティヴ領域の主面が解放されるまで、第１アイソレーション材料をエッチングするステップと、を連続的に備える。 （もっと読む）

【課題】良質な半導体装置を提供することを目的としている。
【解決手段】素子分離領域間の凸部１０８を含むシリコン基板１０６と、凸部１０８上の絶縁部１１２と、絶縁部１１２上のシリコンフィン１１４と、上面が凸部１０８の上面よりも低く位置する素子分離領域内の素子分離層１１６と、シリコンフィン１１４に設けられたソース／ドレイン領域と、ソース／ドレイン領域１０４のシリコンフィン１１４の側面から外側に突き出た横方向エピ成長シリコン部１１８と、ゲート電極領域１０２内のゲート絶縁層１２２を介してシリコンフィン１１４上に設けられるゲート電極１２４と、ゲート電極１２４の側面に隣接する第１のスペーサ１２８と、ソース／ドレイン領域１０４内の凸部１０８の側面を覆う第２のスペーサ１３０とを備える。 （もっと読む）

【課題】分離トレンチ部分に発生する熱応力を緩和することが可能な半導体装置の製造方法を提供する。
【解決手段】ＳＯＩ層２０の表面に酸化膜３０を形成する工程を備える。酸化膜３０の表面に窒化膜４０を形成する工程を備える。分離トレンチ領域Ｒ２内のＳＯＩ層２０、酸化膜３０、窒化膜４０を除去し、第１トレンチ５２を形成する工程を備える。第１トレンチ５２の側壁に露出しているＳＯＩ層２０を熱酸化することで、内部が熱酸化膜６０により充填されている分離トレンチ領域Ｒ２を形成する工程を備える。窒化膜４０を除去する工程を備える。アモルファスシリコン層７０を形成する工程を備える。分離トレンチ領域Ｒ２の熱酸化膜６０およびアモルファスシリコン層７０を除去し、第２トレンチ８２を形成する工程を備える。アモルファスシリコン層７０を熱酸化により熱酸化膜７１へ変質することで、開口部７２を閉塞する工程を備える。 （もっと読む）