【課題】配線層に形成される信号配線をなるべく迂回させずに配線できるように電源スタックビアが配置された半導体集積回路を提供すること。
【解決手段】半導体集積回路は、第１の方向に延伸された第１，第２の下層電源配線１１Ａ，１１Ｂと、第２の方向に延伸された第１，第２の上層電源配線１２Ａ，１２Ｂと、上層，下層電源配線を接続させる第１，第２接続部３Ａ，３Ｂと、を備え、第１，第２接続部は、第１，第２の接続用配線２６Ａ，２６Ｂと、第１，第２の位置変換用配線２７Ａ，２７Ｂと、第１，第２の上側ビア２８Ａ，２８Ｂと、を有して構成され、第１，第２の接続用配線は、第２の方向に沿った同一ライン上に配置され、第１，第２の位置変換用配線は、第１，第２の接続用配線を第２の方向に沿って延長した領域内に形成され、第１，第２の上側ビアは、第１の方向に沿った同一ライン上となる位置に配置される。 （もっと読む）

【課題】ＶＬＳＩ技術及びＵＬＳＩ技術において多段相互接続は、アスペクト比の高いバイアや他の相互接続が注意深く処理されることを要する。これらの相互接続の確実な形成技術を提供する。
【解決手段】窒素と水素を含有する化合物、一般にアンモニアを使用し、次層を上へ堆積するに先立ち相対的に低い温度で酸化物又は他の汚染物質を還元する、プラズマ還元プロセスを提供する。酸化物の層の典型的な物理的スパッタ洗浄プロセスと比較して、層の粘着特性が改善され酸素の存在が減少する。このプロセスは、デュアルダマシン構造、とりわけ銅が応用されている場合の複雑な要求に特に有効であろう。 （もっと読む）

【課題】相変化記録材料から熱を急速に拡散させるための構造を有する相変化メモリとその製造方法を提供する。
【解決手段】層間絶縁膜（１０、２０、３０）内に設けられた複数の導電プラグ（１２、１４）と、複数の導電プラグの夫々に接して設けられた相変化記録材料膜（１６）と、相変化記録材料膜に接して設けられた上部電極（１８）と、複数の導電プラグに接しないように導電プラグの側面領域に設けられた放熱のための金属材料部（２２）と、を有する相変化メモリ。 （もっと読む）

【課題】電極端部への電界集中を抑えるとともに、ゲート電極の変形や、ゲート−フィールドプレート間に生じる容量による特性劣化を抑える。
【解決手段】半導体装置において、第１の基板と、第１の基板表面に形成された素子領域と、素子領域と接続され、第１の基板上に形成されたゲート電極、ソース電極及びドレイン電極と、第１の基板と、第１の面で積層される第２の基板と、第２の基板を貫通し、電極上に配置されるビアホールと、ビアホール内に形成され、電極と接続される金属層と、第２の基板に設けられ、ゲート電極、ソース電極及びドレイン電極のいずれかと接続されるフィールドプレート電極と、を備える。 （もっと読む）

【課題】メモリセルの制御性を向上した不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】実施形態に係る不揮発性半導体記憶装置は、構造体と、複数の半導体層と、メモリ膜と、接続部材と、導電部材と、を備える。前記構造体は、メモリ領域と非メモリ領域とを有する基板の前記メモリ領域の上に設けられる。前記構造体は、前記基板の主面に対して垂直な第１軸に沿って積層され複数の電極膜を含む。前記半導体層は、前記構造体を前記第１軸に沿って貫通する。前記メモリ膜は、前記複数の電極膜と前記半導体層との間に設けられる。前記接続部材は、前記基板と前記半導体層との間に設けられる。前記接続部材は、隣り合う２つの前記半導体層のそれぞれの端部と接続される。前記導電部材は、前記基板と前記接続部材との間で、前記メモリ領域から前記非メモリ領域に延在して設けられる。前記導電部材は、前記非メモリ領域の上に設けられた凹部を有する。前記凹部内には、第１シリサイド部が設けられる。 （もっと読む）

【課題】容量素子埋設用凹部上端部の肩落ちによるキャパシタ特性のバラツキが低減された半導体装置を提供する。
【解決手段】半導体装置は、保護層８０は、凹部（孔２３）の上端部の周囲に設けられている。この保護層８０は、保護層８０と同一層に位置しており、論理回路領域に位置している多層配線層を構成する絶縁層よりも誘電率が高い材料で構成されており、機械強度に優れた部材となる。これにより、凹部（孔２３）上端部の肩落ちを抑制し、キャパシタ高さのバラツキを抑制する。 （もっと読む）

【課題】通電領域表面の周辺の強電界の影響がナノワイヤに及び難くして、ホットキャリアの生成やオフリーク電流を低減する。半導体装置を高性能化する。
【解決手段】基板の表面よりも深い位置に配置され互いに対向する２つの側壁を有する導電膜と、導電膜の２つの側壁の側方に形成され互いに同じ導電型の半導体領域である第１及び第２の通電領域と、導電膜を貫通して２つの半導体領域どうしを接続し第１及び第２の通電領域の導電型とは逆導電型の半導体領域であるナノワイヤと、導電膜と前記ナノワイヤとの境界部に形成された絶縁膜と、を有することを特徴とする半導体装置。 （もっと読む）

【課題】所定値以上の厚みを有するパッドを少ない工程数で形成することができる半導体装置の製造方法を提供すること。
【解決手段】本発明は、アルミ層２２を、半導体基板上に形成された層間絶縁膜１の上方に堆積させる。アルミ層２２上には、アルミ層２４を堆積させる。パッド領域１０２のアルミ層２４の上方に、フォトレジスト７を形成する。フォトレジスト７を用いてエッチングを行うことにより、パッド領域１０２にパッド上層５２を形成するとともに、配線領域１０１のアルミ層２４を除去する。そして、フォトレジスト８を、パッド領域１０２のパッド上層５２を覆い、かつ、配線領域１０１で配線パターンを構成するように形成する。フォトレジスト８を用いてエッチングを行うことにより、パッド領域１０２にパッド下層５１を形成するとともに、配線領域１０１に配線２を形成する。 （もっと読む）

【課題】半導体装置の素子形成領域へのクラックなどの伝播を確実に防止する。
【解決手段】ウェハ１上の素子形成領域を覆うガード領域４の外側に、ｎ型拡散層１５を形成する。ｎ型拡散層１５の上には、導電性リング３３，４８，５８を形成する。最上層の導電性リング４８の上に、導電層６５を形成する。導電層６５の端面６５Ｓは、導電性リング５８の端面５８Ｓから距離Ｌ１だけ内側に形成し、導電性リング５８の上面の一部を露出させる。この後、半導体基板をアミン系薬液に浸すと、ｎ型拡散層１５と導電層６５の間の導電性プラグ３３，４８，４８の導電性材料を溶出し、スリットが形成される。 （もっと読む）

【課題】電気的接続信頼性を向上させることができる半導体装置を提供する。
【解決手段】半導体チップ３は、第１主面３０Ａと第２主面３０Ｂとの間を貫通する貫通孔３０Ｘを有する半導体基板３０と、半導体基板３０の第２主面３０Ｂを覆うように形成され、貫通孔３０Ｘと対向する位置に開口部３１Ｘが形成された絶縁層３１と、絶縁膜３３によって覆われた貫通孔３０Ｘ及び開口部３１Ｘに形成された貫通電極３２とを有する。絶縁層３１から露出される貫通電極３２の上端面は、当該半導体チップ３に他の半導体チップ４が積層される際のパッドになる。また、貫通電極３２の上端面は、絶縁層３１の半導体基板３０と接する面と反対側の面と面一になるように形成されている。 （もっと読む）