半導体装置の製造方法
【課題】所定値以上の厚みを有するパッドを少ない工程数で形成することができる半導体装置の製造方法を提供すること。
【解決手段】本発明は、アルミ層２２を、半導体基板上に形成された層間絶縁膜１の上方に堆積させる。アルミ層２２上には、アルミ層２４を堆積させる。パッド領域１０２のアルミ層２４の上方に、フォトレジスト７を形成する。フォトレジスト７を用いてエッチングを行うことにより、パッド領域１０２にパッド上層５２を形成するとともに、配線領域１０１のアルミ層２４を除去する。そして、フォトレジスト８を、パッド領域１０２のパッド上層５２を覆い、かつ、配線領域１０１で配線パターンを構成するように形成する。フォトレジスト８を用いてエッチングを行うことにより、パッド領域１０２にパッド下層５１を形成するとともに、配線領域１０１に配線２を形成する。
【解決手段】本発明は、アルミ層２２を、半導体基板上に形成された層間絶縁膜１の上方に堆積させる。アルミ層２２上には、アルミ層２４を堆積させる。パッド領域１０２のアルミ層２４の上方に、フォトレジスト７を形成する。フォトレジスト７を用いてエッチングを行うことにより、パッド領域１０２にパッド上層５２を形成するとともに、配線領域１０１のアルミ層２４を除去する。そして、フォトレジスト８を、パッド領域１０２のパッド上層５２を覆い、かつ、配線領域１０１で配線パターンを構成するように形成する。フォトレジスト８を用いてエッチングを行うことにより、パッド領域１０２にパッド下層５１を形成するとともに、配線領域１０１に配線２を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特にワイヤボンディング時のダメージ耐性を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般に、半導体装置は、ボンディングワイヤを介して外部の回路と接続される。このボンディングワイヤは、半導体基板上に形成されたパッドと接合される。パッドは、半導体基板上に形成された配線と接続される。
【０００３】
半導体装置における配線とパッドの構造については、既に広く知られており、例えば、最上層の配線とともにパッドを形成する例が開示されている（特許文献１）。以下、この例にかかる通常の半導体装置４００について説明する。図１０は、通常の半導体装置４００の構成を示す断面図である。図１０に示すように、半導体装置４００においては、回路部４０２及びボンディングパッド部４０３が設けられている。そして、回路部４０２においては、基板（図示せず）上に回路（図示せず）が形成されており、この回路を覆うように、層間絶縁膜４０１が設けられている。そして、層間絶縁膜４０１上には配線４０７が形成されている。配線４０７は、基板側から順に窒化チタン層４０４、アルミニウム層４０５、窒化チタン層４０６がこの順に設けられて形成されている。窒化チタン層４０４及び４０６は窒化チタン又はチタンからなり、アルミニウム層４０５はアルミニウム又は０．１乃至１質量％の銅を含有するアルミニウム合金からなる。
【０００４】
そして、配線４０７を覆うように、層間絶縁膜４０８が設けられており、層間絶縁膜４０８中には、導電部材４１３が埋め込まれたスルーホール４１０が形成されている。層間絶縁膜４０８における配線４０７上の厚さは例えば１μｍ未満である。スルーホール４１０は層間絶縁膜４０８及び窒化チタン層４０６を貫通してアルミニウム層４０５に達している。又は、スルーホール４１０を、層間絶縁膜４０８を貫通して窒化チタン層４０６に達するようにしてもよい。これにより、導電部材４１３はアルミニウム層４０５に接続されている。層間絶縁膜４０８上には配線４１８が形成されている。配線４１８は導電部材４１３に接続されており、従って、配線４０７に接続されている。配線４１８は、層間絶縁膜４０８側から順に、窒化チタン層４１５、アルミニウム層４１６、窒化チタン層４１７がこの順に設けられて形成されている。窒化チタン層４１５及び４１７は窒化チタン又はチタンからなり、アルミニウム層４１６はアルミニウム又は０．１乃至１質量％の銅を含有するアルミニウム合金からなる。アルミニウム層４１６の厚さは例えば０．３乃至１μｍであり、窒化チタン層４１５及び４１７の厚さは夫々例えば０．０１乃至０．１μｍである。更に、配線４１８を覆うようにパッシベーション膜４２０が設けられている。パッシベーション膜４２０は、例えば、シリコン酸化膜、シリコン窒化膜又はシリコン酸窒化膜から形成されている。
【０００５】
一方、ボンディングパッド部４０３においては、前記基板上に層間絶縁膜４０１及び４０８が設けられ、この層間絶縁膜４０１及び４０８の表面には凹部４１１が形成されている。凹部４１１の底部は層間絶縁膜４０８中に位置する場合もあり、層間絶縁膜４０１と層間絶縁膜４０８との界面に位置する場合もあり、層間絶縁膜４０１中に位置する場合もある。そして、この凹部４１１の内部にはタングステンからなる補強層４１４が埋設されている。補強層４１４の上面は層間絶縁膜４０８の上面と高さ方向の位置が等しく、従って、回路部４０２における導電部材４１３の上面とも高さ方向の位置が等しい。また、補強層４１４の長さは例えば１００乃至１２０μｍであり、厚さは１μｍ以上である。
【０００６】
また、補強層４１４上にはボンディングパッド４１９が設けられている。ボンディングパッド４１９は、層間絶縁膜４０８側から順に、窒化チタン層４１５、アルミニウム層４１６、窒化チタン層４１７がこの順に設けられて形成されている。従って、ボンディングパッド４１９は回路部４０２における配線４１８と同層である。ボンディングパッド４１９の幅は例えば６０乃至１２０μｍである。そして、ボンディングパッド４１９を覆うようにパッシベーション膜４２０が設けられている。パッシベーション膜４２０におけるアルミニウム層４１６の上方に相当する位置には、開口部４２１が形成されており、この開口部４２１においてアルミニウム層４１６が露出している。ボンディングパッド４１９は、回路部４０２の回路（図示せず）に接続されており、ウエハテスト時においてはプローブ針を接触させる部分であり、実装時においてはワイヤボンディング法により、ステッチと接続するための部分である。
【０００７】
他にも、ボンディングワイヤが接合されるパッドを有する半導体装置の例が提案されている（特許文献２〜４）。特許文献２では、パッドが２つの金属層を有する構成が開示されている。パッドは、パッドを覆う絶縁膜に設けられた開口部を介して、ボンディングワイヤと接合される。特許文献３では、配線上にパッドを重ねて形成した構成が開示されている。特許文献４では、配線を形成する際に、パッドが形成される領域の、配線を形成するための下層膜を残存させ、その上に上層膜を形成する。これにより、下層膜及び上層膜をパッド部として形成する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−３２４１２２号公報
【特許文献２】特開２００５−１９４９３号公報
【特許文献３】特開平１０−３４０９２０号公報
【特許文献４】特開平９−１７７９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところが、発明者は、上述の例には、以下の問題点があることを見出した。これまで、ボンディングワイヤは、接合作業の容易さなどからＡｕを材料とするものが主に用いられてきた。しかし、近年、コストの低減などを目的として、Ｃｕを材料とするボンディングワイヤの採用が進展している。
【００１０】
Ｃｕボンディングワイヤは、コスト面では有利であるものの、パッドとの接合時により大きなエネルギーを掛ける必要がある。例えば、ボンディングワイヤとパッドとの接合には超音波が用いられるが、ＣｕボンディングワイヤはＡｕボンディングワイヤと比べて、より大強度の超音波を導入する必要がある。このため、Ｃｕボンディングワイヤを用いる場合、超音波の強度が大きいため、パッドの下の半導体基板にダメージが生じ、半導体装置の故障に繋がる恐れがある。そのため、Ｃｕボンディングワイヤを用いるためには、Ａｕボンディングワイヤを用いる場合よりも、パッドの厚みを増加させる必要がある。
【００１１】
しかし、パッドの厚みを増加させるには、パッドを形成するための導電膜の厚みを増加させる必要がある。その結果、導電膜の成膜時間や導電膜のエッチング時間が延伸してしまう。よって、例えば特許文献１〜４の構成では、スループットが低下してしまう。
【課題を解決するための手段】
【００１２】
本発明の一態様である半導体装置の製造方法は、第１のアルミ層を、半導体基板上に形成された層間絶縁膜の上方に堆積させ、第２のアルミ層を、前記第１のアルミ層上に堆積させ、第１のエッチングマスクを、パッド領域の前記第２のアルミ層上に形成し、前記第１のエッチングマスクを用いてエッチングを行うことにより、前記パッド領域にパッド上層を形成するとともに、配線領域の前記第２のアルミ層を除去し、第２のエッチングマスクを、前記パッド領域の前記パッド上層を覆い、かつ、前記配線領域で配線パターンを構成するように形成し、前記第２のエッチングマスクを用いてエッチングを行うことにより、前記パッド領域にパッド下層を形成するとともに、前記配線領域に配線を形成するものである。本発明の一態様である半導体装置の製造方法は、パッド下層及びパッド上層によりパッドを構成できるので、少ない工程数で、十分な厚みを有するパッドを形成することができる。
【発明の効果】
【００１３】
本発明によれば、所定値以上の厚みを有するパッドを少ない工程数で形成することができる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１にかかる半導体装置１００の構成を模式的に示す断面図である。
【図２】実施の形態１にかかる半導体装置１００と銅ボンディングワイヤとが接続される態様を示す断面図である。
【図３】実施の形態１にかかる半導体装置１００の構成を模式的に示す平面図である。
【図４Ａ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｂ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｃ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｄ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｅ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｆ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｇ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｈ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｉ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図５】実施の形態２にかかる半導体装置２００の構成を模式的に示す断面図である。
【図６Ａ】実施の形態２にかかる半導体装置２００の製造工程を模式的に示す断面図である。
【図６Ｂ】実施の形態２にかかる半導体装置２００の製造工程を模式的に示す断面図である。
【図６Ｃ】実施の形態２にかかる半導体装置２００の製造工程を模式的に示す断面図である。
【図７】実施の形態３にかかる半導体装置３００の構成を模式的に示す断面図である。
【図８】実施の形態３にかかる半導体装置３００の構成を模式的に示す平面図である。
【図９Ａ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｂ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｃ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｄ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｅ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｆ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｇ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｈ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｉ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｊ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｋ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図１０】通常の半導体装置４００の構成を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
【００１６】
実施の形態１
本発明の実施の形態１にかかる半導体装置１００について説明する。まず、半導体装置１００の断面構成について、図１を参照して説明する。図１は、実施の形態１にかかる半導体装置１００の構成を模式的に示す断面図である。本実施の形態にかかる半導体装置１００は、最上層の配線層及びボンディングワイヤが接合するパッドの構成に着目するので、下層の配線、基板及びウェル層などの配線層よりも下層の構造については省略している。
【００１７】
図１に示すように、半導体装置１００は、配線領域１０１とパッド領域１０２とに区別される。配線領域１０１は、後述するパッド領域１０２以外の領域であり、トランジスタなどの素子と接続される配線２が配置される領域である。以下、特に断らない限り、配線領域１０１は同様の領域を指すものとする。配線領域１０１では、半導体基板（不図示）上に形成された層間絶縁膜１上に、配線２が形成される。配線２は、トランジスタ等の素子に形成される配線であり、導電層２１及び２３、アルミ層２２により構成される。配線２の幅は、例えば０．２４μｍである。なお、アルミ層２２は、第１のアルミ層に対応する。
【００１８】
導電層２１は、例えばチタンと窒化チタンの積層膜からなり、層間絶縁膜１上に形成される。アルミ層２２は、配線領域１０１におけるアルミ配線として機能し、導電層２１上に形成される。アルミ層２２の厚さは、例えば４５０ｎｍである。なお、アルミ層２２は、主たる組成がアルミであればよく、例えば銅（Ｃｕ）やシリコン（Ｓｉ）を含むものであってもよい。導電層２３は、例えば導電層２１と同様にチタンと窒化チタンの積層膜からなり、アルミ層２２上に形成される。露出する層間絶縁膜１と配線２とは、絶縁層３で覆われる。絶縁層３は、例えば酸窒化シリコン（ＳｉＯＮ）からなる。絶縁層３上には、例えば感光性ポリイミドからなる保護膜４が形成される。
【００１９】
パッド領域１０２は、半導体装置１００の外部から半導体装置１００にボンディングワイヤを接続するために用いられる領域である。よって、パッド領域１０２には、ボンディングワイヤが接合するパッド５が形成される。パッド５は、パッド下層５１及びパッド上層５２からなり、パッド上層５２の幅Ｗ２はパッド下層５１の幅Ｗ１よりも小さい。なお、パッド上層５２は、パッド下層５１の外周から２ｕｍ以上内側に形成されることが望ましい。つまり、パッド上層５２の側壁とパッド下層５１の側壁との水平方向の距離Ｌ１は２ｕｍ以上とすることが望ましい。これにより、後述するように、絶縁膜３のカバレッジを向上させることができる。パッド下層５１は、配線領域１０１の配線２と同様の積層構造を有するので、説明を省略する。
【００２０】
パッド上層５２は、アルミ層２４及び導電層２５により構成される。アルミ層２４は、第２のアルミ層に対応する。アルミ層２４は、導電層２３上に形成される。アルミ層２４の厚さは、例えば４５０ｎｍである。なお、アルミ層２４は、アルミ層２２と同様に、主たる組成がアルミであればよく、例えば銅（Ｃｕ）やシリコン（Ｓｉ）を含むものであってもよい。導電層２５は、例えば窒化チタンからなり、アルミ層２４上に形成される。
【００２１】
また、パッド領域１０２は、配線領域１０１と同様に、絶縁層３で覆われ、絶縁層３上には保護膜４が形成される。但し、パッド領域１０２では、アルミ層２４の中央部上方に、保護膜４、絶縁層３及び導電層２５を貫通する開口部６が形成されている。開口部６は、第１の開口部に対応する。開口部６は、アルミ層２４の外周から２μｍ以上内側に形成される。つまり、開口部６の側壁とアルミ層２４の側壁との水平方向の距離Ｌ２は、２μｍ以上となる。なお、開口部６に露出している絶縁層３と導電層２５との間の界面は、層間絶縁膜１の主面に対して平行である。一般に、露出した層間絶縁膜１の主面に対して垂直な絶縁層と導電層と間の界面は、熱ストレスに対して脆弱である。そのため、熱履歴により剥離などの現象を生じる恐れがある。ところが、本構成では、層間絶縁膜１の主面に対して垂直な絶縁層と導電層との間の界面が開口部を介して露出することは無い。よって、本構成は、絶縁層と導電層との間の界面の熱ストレス耐性に優れている。
【００２２】
図２は、実施の形態１にかかる半導体装置１００と銅ボンディングワイヤとが接続される態様を示す断面図である。図２に示すように、銅ボンディングワイヤ１０３は、開口部６を介して、アルミ層２４と接合する。銅ボンディングワイヤ１０３とアルミ層２４との間には、接合時に合金層２６が形成される。
【００２３】
なお、半導体装置１００に銅ボンディングワイヤを接合する際に加わるダメージから半導体装置１００を好適に保護するためには、パッド５の合計厚さは所定値以上であることが求められる。本実施の形態にかかる半導体装置１００では、パッド５の厚さが８００ｎｍ以上であれば、銅ボンディングワイヤ接合時のダメージから半導体装置１００を好適に保護することが可能である。上述の例では、アルミ層２２及び２４の厚さは４５０ｎｍであることからパッド５の厚さは９００ｎｍ以上である。よって、上述の例では、銅ボンディングワイヤ接合時のダメージから半導体装置１００を好適に保護することが可能である。
【００２４】
また、上述のように、パッド開口部の絶縁層とパッドのアルミの界面が半導体装置表面に対して平行に外部に露出しているため，熱ストレスに対して界面での剥れが起こりにくい。
【００２５】
次いで、半導体装置１００の平面構成について、図３を参照して説明する。図３は、実施の形態１にかかる半導体装置１００の構成を模式的に示す平面図である。図３では、半導体装置１００の平面構造の理解を容易にするため、絶縁層３及び保護膜４を省略している。図３に示すように、層間絶縁膜１上に、配線２及びパッド層が形成されている。図３では、パッド下層５１及び配線２の最上層である導電層２３、パッド上層５２の最上層である導電層２５及び開口部６により露出するアルミ層２４を表示している。
【００２６】
図３に示すように、パッド上層５２は、パッド下層５１上の中央に、より小さな面積で形成される。また、開口部６は、パッド上層５２上の中央に、より小さな面積で形成される。
【００２７】
続いて、半導体装置１００の製造方法について説明する。図４Ａ〜図４Ｉは、実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。はじめに、層間絶縁膜１上に、例えばスパッタリング法により、導電層２１、アルミ層２２、導電層２３、アルミ層２４及び導電層２５をこの順に積層する（図４Ａ）。
【００２８】
次いで、パッド領域１０２に、例えばフォトリソグラフィにより、パッド上層５２を形成するためのフォトレジスト７を形成する（図４Ｂ）。フォトレジスト７は、第１のエッチングマスクに対応する。そして、フォトレジスト７をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、導電層２５及びアルミ層２４を除去する。これにより、パッド上層５２を形成する（図４Ｃ）。この際、導電層２３は、エッチングストッパー層として機能する。エッチング終了後、例えばアッシングにより、フォトレジスト７を除去する（図４Ｄ）。
【００２９】
次いで、配線領域１０１及びパッド領域１０２に、例えばフォトリソグラフィにより、配線２及びパッド下層５１を形成するためのフォトレジスト８を形成する。フォトレジスト８は、第２のエッチングマスクに対応する。なお、既に作製したパッド上層５２を保護するため、フォトレジスト８は、パッド上層５２を覆うように形成される（図４Ｅ）。このとき、フォトレジスト８は、パッド上層５２の外周から２ｕｍ以上外側まで覆うように形成されることが望ましい。これにより、パッド上層５２の側壁とパッド下層５１の側壁との水平方向の距離Ｌ１を２ｕｍ以上離すことができ、パッド上層５２の上面から層間絶縁膜１の上面との間の段差を２段階にすることができる。これにより、段差の影響を緩和し、後述する絶縁膜３のカバレッジを向上させることができる。
【００３０】
そして、フォトレジスト８をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、導電層２３、アルミ層２２及び導電層２１を除去する。これにより、配線２及びパッド下層５１を形成する（図４Ｆ）。エッチング終了後、例えばアッシングにより、フォトレジスト８を除去する（図４Ｇ）。
【００３１】
次いで、例えばＣＶＤ法により、配線領域１０１及びパッド領域１０２を覆う絶縁層３を形成する（図４Ｈ）。そして、例えばフォトリソグラフィにより、絶縁層３上に保護膜４を形成する。例えば、保護膜４は、感光性ポリイミドを塗布し、その後、露光及び現像を行うことにより形成する。これにより、パッド上層５２の上方の保護膜４には、開口部１０が形成される（図４Ｉ）。
【００３２】
次いで、保護膜４をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、絶縁層３及び導電層２５を除去する。これにより、開口部６を形成する。このとき、開口部６は、アルミ層２４の外周から２ｕｍ以上内側に形成する。これにより、開口部６に露出している絶縁膜３と導電層２５との間の界面を、層間絶縁膜１の主面に対して平行とすることができる。以上より、図１に示す半導体装置１００を作製することができる。
【００３３】
よって、本実施の形態にかかる半導体装置の製造方法によれば、アルミ層及び導電層を一括して形成して配線２及びパッド５を形成することができ、かつ、パッド５の合計厚さを容易に所望値以上とすることが可能である。
【００３４】
また、本実施の形態にかかる半導体装置の製造方法によれば、配線とパッド層とを連結するビアを形成する必要が無い。さらに、配線を形成するための導電層とパッドを形成するための導電層とを、別々の成膜する必要もない。従って、本実施の形態にかかる半導体装置の製造方法によれば、通常の製造方法と比べて、工程数を削減することが可能である。
【００３５】
実施の形態２
次に、本発明の実施の形態２にかかる半導体装置２００について説明する。図５は、実施の形態２にかかる半導体装置２００の構成を模式的に示す断面図である。
【００３６】
図５に示すように、半導体装置２００は、半導体装置１００の絶縁層３の下層に、絶縁層２０が追加された構成を有する。絶縁層２０は、例えば酸化シリコン（ＳｉＯＮ）からなる。半導体装置１００のその他の断面構成は、半導体装置１００と同様であるので、説明を省略する。
【００３７】
続いて、半導体装置２００の製造方法について説明する。配線２及びパッド下層５１を形成するまでの工程、すなわち図４Ａ〜図４Ｇで示す工程については、実施の形態１にかる半導体装置１００と同様であるので、説明を省略する。よって、以下では、実施の形態１とは異なる工程について説明する。図６Ａ〜図６Ｃは、実施の形態２にかかる半導体装置２００の製造工程を模式的に示す断面図である。
【００３８】
配線２及びパッド下層５１の形成（図４Ｇ）後、例えばバイアスプラズマＣＶＤ法により、配線領域１０１及びパッド領域１０２を覆う絶縁層２０を形成する。これにより、絶縁層２０は、配線２及びパッド５により生じる段差を軽減する（図６Ａ）。
【００３９】
次いで、例えばＣＶＤ法により、絶縁層２０上に絶縁層３を形成する。これにより、段差は埋め込まれて、絶縁層３の上層は、層間絶縁膜１の主面と平行になる（図６Ｂ）。そして、例えばフォトリソグラフィにより、絶縁層３上に保護膜４を形成する。例えば、保護膜４は、感光性ポリイミドを塗布し、その後、露光及び現像を行うことにより形成する。これにより、パッド上層５２の上方の保護膜４には、開口部１０が形成される（図６Ｃ）。
【００４０】
次いで、保護膜４をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、絶縁層３及び導電層２５を除去する。これにより、開口部６を形成する。以上より、図４に示す半導体装置２００を作製することができる。
【００４１】
以上、本実施の形態にかかる半導体装置の製造方法は、実施の形態１にかかる半導体装置の製造方法と同様の作用効果を奏することが可能である。加えて、絶縁層２０を設けることにより、その上の絶縁層３のカバレッジをさらに向上させることが可能である。
【００４２】
実施の形態３
次に、本発明の実施の形態３にかかる半導体装置３００について説明する。まず、半導体装置３００の断面構成について、図７を参照して説明する。本実施の形態にかかる半導体装置３００は、下層配線及びビアが形成された構成転換例である。図７は、実施の形態３にかかる半導体装置３００の構成を模式的に示す断面図である。
【００４３】
図７に示すように、半導体装置３００は、層間絶縁膜１の下部に半導体基板３２を有する。半導体基板３２の上部には、下層配線３１が形成されている。パッド下層５１の導電層の下面と下層配線３１の上面との間には、層間絶縁膜１を貫くビア３３が形成される。なお、ビア３３は、パッド下層５１の下方に位置するが、パッド上層５２の外側に位置している。半導体装置３００のその他の構成は、半導体装置１００と同様であるので説明を省略する。
【００４４】
次いで、半導体装置３００の平面構成について、図８を参照して説明する。図８は、実施の形態３にかかる半導体装置３００の構成を模式的に示す平面図である。図８では、半導体装置３００の平面構造の理解を容易にするため、絶縁層３及び保護膜４を省略している。また、図８では、ビア３３の位置を破線にて表示している。図８に示すように、上方から俯瞰すると、ビア３３は、パッド上層５２の外側のパッド下層５１の下方に位置している。
【００４５】
続いて、半導体装置３００の製造方法について説明する。図９Ａ〜図９Ｋは、実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。はじめに、既知の方法により、半導体基板３２の上部に、下層配線３１を形成する。そして、例えばＣＶＤ法により、配線領域１０１及びパッド領域１０２を覆う、層間絶縁膜１を形成する（図９Ａ）。その後、例えばリソグラフィにより、層間絶縁膜１に開口部３４を設け、導電性材料を充填することにより、ビア３３を形成する（図９Ｂ）。層間絶縁膜１の開口部３４は、第２の開口部に対応する。その後、層間絶縁膜１及びビア３３の上に、例えばスパッタリング法により、導電層２１、アルミ層２２、導電層２３、アルミ層２４及び導電層２５をこの順に積層する（図９Ｃ）。
【００４６】
次いで、パッド領域１０２に、例えばフォトリソグラフィにより、パッド上層５２を形成するためのフォトレジスト７を形成する。この際、フォトレジスト７は、ビア３３とオーバーラップしないように、すなわちフォトレジスト７の下方にビア３３が位置しないように形成される（図９Ｄ）。そして、フォトレジスト７をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、導電層２５及びアルミ層２４を除去する。これにより、パッド上層５２を形成する（図９Ｅ）。この際、導電層２３は、エッチングストッパー層として機能する。エッチング終了後、例えばアッシングにより、フォトレジスト７を除去する（図９Ｆ）。
【００４７】
次いで、配線領域１０１及びパッド領域１０２に、例えばフォトリソグラフィにより、配線２及びパッド下層５１を形成するためのフォトレジスト８を形成する。なお、既に作製したパッド上層５２を保護するため、フォトレジスト８は、パッド上層５２を覆うように形成される。また、フォトレジスト８は、ビア３３とオーバーラップするように、すなわちフォトレジスト８の下方にビア３３が位置するように形成される（図９Ｇ）。そして、フォトレジスト８をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、導電層２３、アルミ層２２及び導電層２１を除去する。これにより、配線２及びパッド下層５１を形成する（図９Ｈ）。エッチング終了後、例えばアッシングにより、フォトレジスト８を除去する（図９Ｉ）。
【００４８】
次いで、例えばＣＶＤ法により、配線領域１０１及びパッド領域１０２を覆う絶縁層３を形成する（図９Ｊ）。そして、例えばフォトリソグラフィにより、絶縁層３上に保護膜４を形成する。例えば、保護膜４は、感光性ポリイミドを塗布し、その後、露光及び現像を行うことにより形成する。これにより、パッド上層５２の上方の保護膜４には、開口部１０が形成される（図９Ｋ）。
【００４９】
次いで、保護膜４をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、絶縁層３及び導電層２５を除去する。これにより、開口部６を形成する。以上より、図７に示す半導体装置３００を作製することができる。
【００５０】
以上、本実施の形態にかかる半導体装置の製造方法によれば、半導体基板に他の構造物が有る場合でも、実施の形態１にかかる半導体装置の製造方法と同様の作用効果を奏することが可能である。そして、本実施の形態にかかる半導体装置の製造方法では、ビアをパッド上層が存在しない位置に形成することができる。よって、銅ボンディングワイヤをパッド上層に接合する際に、ビアにかかる負荷を軽減し、ビアの破損を防止することができる。
【００５１】
その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、導電層２１及び２３は、チタンと窒化チタンの積層膜としたが、他の積層膜や、例えば窒化チタンからなる単層膜に置換することが可能である。また、導電層２１、２３及び２５は必須ではなく、導電層２１、２３及び２５のそれぞれを、適宜省略することが可能である。
【００５２】
絶縁層３は酸窒化シリコン（ＳｉＯＮ）に限らず、例えば酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）などの他の絶縁材料やそれらの積層したものを用いることも可能である。
【００５３】
保護膜４は、感光性ポリイミドなるとしたが、他の感光性樹脂を用いることも可能である。また、非感光性の樹脂を塗布し、フォトリソグラフィ及びエッチングを用いて形成してもよい。
【符号の説明】
【００５４】
１ 層間絶縁膜
２ 配線
３、２０ 絶縁層
４ 保護膜
５ パッド
６、１０、３４ 開口部
７、８ フォトレジスト
２１、２３、２５ 導電層
２２、２４ アルミ層
２６ 合金層
３１ 下層配線
３２ 半導体基板
３３ ビア
５１ パッド下層
５２ パッド上層
１００、２００、３００、４００ 半導体装置
１０１ 配線領域
１０２ パッド領域
１０３ 銅ボンディングワイヤ
４０１、４０８ 層間絶縁膜
４０２ 回路部
４０３ ボンディングパッド部
４０４ 窒化チタン層
４０５、４１６ アルミニウム層
４０６、４１５、４１７ 窒化チタン層
４０７、４１８ 配線
４１０ スルーホール
４１１ 凹部
４１３ 導電部材
４１４ 補強層
４１９ ボンディングパッド
４２０ パッシベーション膜
４２１ 開口部
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特にワイヤボンディング時のダメージ耐性を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般に、半導体装置は、ボンディングワイヤを介して外部の回路と接続される。このボンディングワイヤは、半導体基板上に形成されたパッドと接合される。パッドは、半導体基板上に形成された配線と接続される。
【０００３】
半導体装置における配線とパッドの構造については、既に広く知られており、例えば、最上層の配線とともにパッドを形成する例が開示されている（特許文献１）。以下、この例にかかる通常の半導体装置４００について説明する。図１０は、通常の半導体装置４００の構成を示す断面図である。図１０に示すように、半導体装置４００においては、回路部４０２及びボンディングパッド部４０３が設けられている。そして、回路部４０２においては、基板（図示せず）上に回路（図示せず）が形成されており、この回路を覆うように、層間絶縁膜４０１が設けられている。そして、層間絶縁膜４０１上には配線４０７が形成されている。配線４０７は、基板側から順に窒化チタン層４０４、アルミニウム層４０５、窒化チタン層４０６がこの順に設けられて形成されている。窒化チタン層４０４及び４０６は窒化チタン又はチタンからなり、アルミニウム層４０５はアルミニウム又は０．１乃至１質量％の銅を含有するアルミニウム合金からなる。
【０００４】
そして、配線４０７を覆うように、層間絶縁膜４０８が設けられており、層間絶縁膜４０８中には、導電部材４１３が埋め込まれたスルーホール４１０が形成されている。層間絶縁膜４０８における配線４０７上の厚さは例えば１μｍ未満である。スルーホール４１０は層間絶縁膜４０８及び窒化チタン層４０６を貫通してアルミニウム層４０５に達している。又は、スルーホール４１０を、層間絶縁膜４０８を貫通して窒化チタン層４０６に達するようにしてもよい。これにより、導電部材４１３はアルミニウム層４０５に接続されている。層間絶縁膜４０８上には配線４１８が形成されている。配線４１８は導電部材４１３に接続されており、従って、配線４０７に接続されている。配線４１８は、層間絶縁膜４０８側から順に、窒化チタン層４１５、アルミニウム層４１６、窒化チタン層４１７がこの順に設けられて形成されている。窒化チタン層４１５及び４１７は窒化チタン又はチタンからなり、アルミニウム層４１６はアルミニウム又は０．１乃至１質量％の銅を含有するアルミニウム合金からなる。アルミニウム層４１６の厚さは例えば０．３乃至１μｍであり、窒化チタン層４１５及び４１７の厚さは夫々例えば０．０１乃至０．１μｍである。更に、配線４１８を覆うようにパッシベーション膜４２０が設けられている。パッシベーション膜４２０は、例えば、シリコン酸化膜、シリコン窒化膜又はシリコン酸窒化膜から形成されている。
【０００５】
一方、ボンディングパッド部４０３においては、前記基板上に層間絶縁膜４０１及び４０８が設けられ、この層間絶縁膜４０１及び４０８の表面には凹部４１１が形成されている。凹部４１１の底部は層間絶縁膜４０８中に位置する場合もあり、層間絶縁膜４０１と層間絶縁膜４０８との界面に位置する場合もあり、層間絶縁膜４０１中に位置する場合もある。そして、この凹部４１１の内部にはタングステンからなる補強層４１４が埋設されている。補強層４１４の上面は層間絶縁膜４０８の上面と高さ方向の位置が等しく、従って、回路部４０２における導電部材４１３の上面とも高さ方向の位置が等しい。また、補強層４１４の長さは例えば１００乃至１２０μｍであり、厚さは１μｍ以上である。
【０００６】
また、補強層４１４上にはボンディングパッド４１９が設けられている。ボンディングパッド４１９は、層間絶縁膜４０８側から順に、窒化チタン層４１５、アルミニウム層４１６、窒化チタン層４１７がこの順に設けられて形成されている。従って、ボンディングパッド４１９は回路部４０２における配線４１８と同層である。ボンディングパッド４１９の幅は例えば６０乃至１２０μｍである。そして、ボンディングパッド４１９を覆うようにパッシベーション膜４２０が設けられている。パッシベーション膜４２０におけるアルミニウム層４１６の上方に相当する位置には、開口部４２１が形成されており、この開口部４２１においてアルミニウム層４１６が露出している。ボンディングパッド４１９は、回路部４０２の回路（図示せず）に接続されており、ウエハテスト時においてはプローブ針を接触させる部分であり、実装時においてはワイヤボンディング法により、ステッチと接続するための部分である。
【０００７】
他にも、ボンディングワイヤが接合されるパッドを有する半導体装置の例が提案されている（特許文献２〜４）。特許文献２では、パッドが２つの金属層を有する構成が開示されている。パッドは、パッドを覆う絶縁膜に設けられた開口部を介して、ボンディングワイヤと接合される。特許文献３では、配線上にパッドを重ねて形成した構成が開示されている。特許文献４では、配線を形成する際に、パッドが形成される領域の、配線を形成するための下層膜を残存させ、その上に上層膜を形成する。これにより、下層膜及び上層膜をパッド部として形成する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−３２４１２２号公報
【特許文献２】特開２００５−１９４９３号公報
【特許文献３】特開平１０−３４０９２０号公報
【特許文献４】特開平９−１７７９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところが、発明者は、上述の例には、以下の問題点があることを見出した。これまで、ボンディングワイヤは、接合作業の容易さなどからＡｕを材料とするものが主に用いられてきた。しかし、近年、コストの低減などを目的として、Ｃｕを材料とするボンディングワイヤの採用が進展している。
【００１０】
Ｃｕボンディングワイヤは、コスト面では有利であるものの、パッドとの接合時により大きなエネルギーを掛ける必要がある。例えば、ボンディングワイヤとパッドとの接合には超音波が用いられるが、ＣｕボンディングワイヤはＡｕボンディングワイヤと比べて、より大強度の超音波を導入する必要がある。このため、Ｃｕボンディングワイヤを用いる場合、超音波の強度が大きいため、パッドの下の半導体基板にダメージが生じ、半導体装置の故障に繋がる恐れがある。そのため、Ｃｕボンディングワイヤを用いるためには、Ａｕボンディングワイヤを用いる場合よりも、パッドの厚みを増加させる必要がある。
【００１１】
しかし、パッドの厚みを増加させるには、パッドを形成するための導電膜の厚みを増加させる必要がある。その結果、導電膜の成膜時間や導電膜のエッチング時間が延伸してしまう。よって、例えば特許文献１〜４の構成では、スループットが低下してしまう。
【課題を解決するための手段】
【００１２】
本発明の一態様である半導体装置の製造方法は、第１のアルミ層を、半導体基板上に形成された層間絶縁膜の上方に堆積させ、第２のアルミ層を、前記第１のアルミ層上に堆積させ、第１のエッチングマスクを、パッド領域の前記第２のアルミ層上に形成し、前記第１のエッチングマスクを用いてエッチングを行うことにより、前記パッド領域にパッド上層を形成するとともに、配線領域の前記第２のアルミ層を除去し、第２のエッチングマスクを、前記パッド領域の前記パッド上層を覆い、かつ、前記配線領域で配線パターンを構成するように形成し、前記第２のエッチングマスクを用いてエッチングを行うことにより、前記パッド領域にパッド下層を形成するとともに、前記配線領域に配線を形成するものである。本発明の一態様である半導体装置の製造方法は、パッド下層及びパッド上層によりパッドを構成できるので、少ない工程数で、十分な厚みを有するパッドを形成することができる。
【発明の効果】
【００１３】
本発明によれば、所定値以上の厚みを有するパッドを少ない工程数で形成することができる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１にかかる半導体装置１００の構成を模式的に示す断面図である。
【図２】実施の形態１にかかる半導体装置１００と銅ボンディングワイヤとが接続される態様を示す断面図である。
【図３】実施の形態１にかかる半導体装置１００の構成を模式的に示す平面図である。
【図４Ａ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｂ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｃ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｄ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｅ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｆ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｇ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｈ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図４Ｉ】実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。
【図５】実施の形態２にかかる半導体装置２００の構成を模式的に示す断面図である。
【図６Ａ】実施の形態２にかかる半導体装置２００の製造工程を模式的に示す断面図である。
【図６Ｂ】実施の形態２にかかる半導体装置２００の製造工程を模式的に示す断面図である。
【図６Ｃ】実施の形態２にかかる半導体装置２００の製造工程を模式的に示す断面図である。
【図７】実施の形態３にかかる半導体装置３００の構成を模式的に示す断面図である。
【図８】実施の形態３にかかる半導体装置３００の構成を模式的に示す平面図である。
【図９Ａ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｂ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｃ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｄ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｅ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｆ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｇ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｈ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｉ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｊ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図９Ｋ】実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。
【図１０】通常の半導体装置４００の構成を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
【００１６】
実施の形態１
本発明の実施の形態１にかかる半導体装置１００について説明する。まず、半導体装置１００の断面構成について、図１を参照して説明する。図１は、実施の形態１にかかる半導体装置１００の構成を模式的に示す断面図である。本実施の形態にかかる半導体装置１００は、最上層の配線層及びボンディングワイヤが接合するパッドの構成に着目するので、下層の配線、基板及びウェル層などの配線層よりも下層の構造については省略している。
【００１７】
図１に示すように、半導体装置１００は、配線領域１０１とパッド領域１０２とに区別される。配線領域１０１は、後述するパッド領域１０２以外の領域であり、トランジスタなどの素子と接続される配線２が配置される領域である。以下、特に断らない限り、配線領域１０１は同様の領域を指すものとする。配線領域１０１では、半導体基板（不図示）上に形成された層間絶縁膜１上に、配線２が形成される。配線２は、トランジスタ等の素子に形成される配線であり、導電層２１及び２３、アルミ層２２により構成される。配線２の幅は、例えば０．２４μｍである。なお、アルミ層２２は、第１のアルミ層に対応する。
【００１８】
導電層２１は、例えばチタンと窒化チタンの積層膜からなり、層間絶縁膜１上に形成される。アルミ層２２は、配線領域１０１におけるアルミ配線として機能し、導電層２１上に形成される。アルミ層２２の厚さは、例えば４５０ｎｍである。なお、アルミ層２２は、主たる組成がアルミであればよく、例えば銅（Ｃｕ）やシリコン（Ｓｉ）を含むものであってもよい。導電層２３は、例えば導電層２１と同様にチタンと窒化チタンの積層膜からなり、アルミ層２２上に形成される。露出する層間絶縁膜１と配線２とは、絶縁層３で覆われる。絶縁層３は、例えば酸窒化シリコン（ＳｉＯＮ）からなる。絶縁層３上には、例えば感光性ポリイミドからなる保護膜４が形成される。
【００１９】
パッド領域１０２は、半導体装置１００の外部から半導体装置１００にボンディングワイヤを接続するために用いられる領域である。よって、パッド領域１０２には、ボンディングワイヤが接合するパッド５が形成される。パッド５は、パッド下層５１及びパッド上層５２からなり、パッド上層５２の幅Ｗ２はパッド下層５１の幅Ｗ１よりも小さい。なお、パッド上層５２は、パッド下層５１の外周から２ｕｍ以上内側に形成されることが望ましい。つまり、パッド上層５２の側壁とパッド下層５１の側壁との水平方向の距離Ｌ１は２ｕｍ以上とすることが望ましい。これにより、後述するように、絶縁膜３のカバレッジを向上させることができる。パッド下層５１は、配線領域１０１の配線２と同様の積層構造を有するので、説明を省略する。
【００２０】
パッド上層５２は、アルミ層２４及び導電層２５により構成される。アルミ層２４は、第２のアルミ層に対応する。アルミ層２４は、導電層２３上に形成される。アルミ層２４の厚さは、例えば４５０ｎｍである。なお、アルミ層２４は、アルミ層２２と同様に、主たる組成がアルミであればよく、例えば銅（Ｃｕ）やシリコン（Ｓｉ）を含むものであってもよい。導電層２５は、例えば窒化チタンからなり、アルミ層２４上に形成される。
【００２１】
また、パッド領域１０２は、配線領域１０１と同様に、絶縁層３で覆われ、絶縁層３上には保護膜４が形成される。但し、パッド領域１０２では、アルミ層２４の中央部上方に、保護膜４、絶縁層３及び導電層２５を貫通する開口部６が形成されている。開口部６は、第１の開口部に対応する。開口部６は、アルミ層２４の外周から２μｍ以上内側に形成される。つまり、開口部６の側壁とアルミ層２４の側壁との水平方向の距離Ｌ２は、２μｍ以上となる。なお、開口部６に露出している絶縁層３と導電層２５との間の界面は、層間絶縁膜１の主面に対して平行である。一般に、露出した層間絶縁膜１の主面に対して垂直な絶縁層と導電層と間の界面は、熱ストレスに対して脆弱である。そのため、熱履歴により剥離などの現象を生じる恐れがある。ところが、本構成では、層間絶縁膜１の主面に対して垂直な絶縁層と導電層との間の界面が開口部を介して露出することは無い。よって、本構成は、絶縁層と導電層との間の界面の熱ストレス耐性に優れている。
【００２２】
図２は、実施の形態１にかかる半導体装置１００と銅ボンディングワイヤとが接続される態様を示す断面図である。図２に示すように、銅ボンディングワイヤ１０３は、開口部６を介して、アルミ層２４と接合する。銅ボンディングワイヤ１０３とアルミ層２４との間には、接合時に合金層２６が形成される。
【００２３】
なお、半導体装置１００に銅ボンディングワイヤを接合する際に加わるダメージから半導体装置１００を好適に保護するためには、パッド５の合計厚さは所定値以上であることが求められる。本実施の形態にかかる半導体装置１００では、パッド５の厚さが８００ｎｍ以上であれば、銅ボンディングワイヤ接合時のダメージから半導体装置１００を好適に保護することが可能である。上述の例では、アルミ層２２及び２４の厚さは４５０ｎｍであることからパッド５の厚さは９００ｎｍ以上である。よって、上述の例では、銅ボンディングワイヤ接合時のダメージから半導体装置１００を好適に保護することが可能である。
【００２４】
また、上述のように、パッド開口部の絶縁層とパッドのアルミの界面が半導体装置表面に対して平行に外部に露出しているため，熱ストレスに対して界面での剥れが起こりにくい。
【００２５】
次いで、半導体装置１００の平面構成について、図３を参照して説明する。図３は、実施の形態１にかかる半導体装置１００の構成を模式的に示す平面図である。図３では、半導体装置１００の平面構造の理解を容易にするため、絶縁層３及び保護膜４を省略している。図３に示すように、層間絶縁膜１上に、配線２及びパッド層が形成されている。図３では、パッド下層５１及び配線２の最上層である導電層２３、パッド上層５２の最上層である導電層２５及び開口部６により露出するアルミ層２４を表示している。
【００２６】
図３に示すように、パッド上層５２は、パッド下層５１上の中央に、より小さな面積で形成される。また、開口部６は、パッド上層５２上の中央に、より小さな面積で形成される。
【００２７】
続いて、半導体装置１００の製造方法について説明する。図４Ａ〜図４Ｉは、実施の形態１にかかる半導体装置１００の製造工程を模式的に示す断面図である。はじめに、層間絶縁膜１上に、例えばスパッタリング法により、導電層２１、アルミ層２２、導電層２３、アルミ層２４及び導電層２５をこの順に積層する（図４Ａ）。
【００２８】
次いで、パッド領域１０２に、例えばフォトリソグラフィにより、パッド上層５２を形成するためのフォトレジスト７を形成する（図４Ｂ）。フォトレジスト７は、第１のエッチングマスクに対応する。そして、フォトレジスト７をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、導電層２５及びアルミ層２４を除去する。これにより、パッド上層５２を形成する（図４Ｃ）。この際、導電層２３は、エッチングストッパー層として機能する。エッチング終了後、例えばアッシングにより、フォトレジスト７を除去する（図４Ｄ）。
【００２９】
次いで、配線領域１０１及びパッド領域１０２に、例えばフォトリソグラフィにより、配線２及びパッド下層５１を形成するためのフォトレジスト８を形成する。フォトレジスト８は、第２のエッチングマスクに対応する。なお、既に作製したパッド上層５２を保護するため、フォトレジスト８は、パッド上層５２を覆うように形成される（図４Ｅ）。このとき、フォトレジスト８は、パッド上層５２の外周から２ｕｍ以上外側まで覆うように形成されることが望ましい。これにより、パッド上層５２の側壁とパッド下層５１の側壁との水平方向の距離Ｌ１を２ｕｍ以上離すことができ、パッド上層５２の上面から層間絶縁膜１の上面との間の段差を２段階にすることができる。これにより、段差の影響を緩和し、後述する絶縁膜３のカバレッジを向上させることができる。
【００３０】
そして、フォトレジスト８をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、導電層２３、アルミ層２２及び導電層２１を除去する。これにより、配線２及びパッド下層５１を形成する（図４Ｆ）。エッチング終了後、例えばアッシングにより、フォトレジスト８を除去する（図４Ｇ）。
【００３１】
次いで、例えばＣＶＤ法により、配線領域１０１及びパッド領域１０２を覆う絶縁層３を形成する（図４Ｈ）。そして、例えばフォトリソグラフィにより、絶縁層３上に保護膜４を形成する。例えば、保護膜４は、感光性ポリイミドを塗布し、その後、露光及び現像を行うことにより形成する。これにより、パッド上層５２の上方の保護膜４には、開口部１０が形成される（図４Ｉ）。
【００３２】
次いで、保護膜４をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、絶縁層３及び導電層２５を除去する。これにより、開口部６を形成する。このとき、開口部６は、アルミ層２４の外周から２ｕｍ以上内側に形成する。これにより、開口部６に露出している絶縁膜３と導電層２５との間の界面を、層間絶縁膜１の主面に対して平行とすることができる。以上より、図１に示す半導体装置１００を作製することができる。
【００３３】
よって、本実施の形態にかかる半導体装置の製造方法によれば、アルミ層及び導電層を一括して形成して配線２及びパッド５を形成することができ、かつ、パッド５の合計厚さを容易に所望値以上とすることが可能である。
【００３４】
また、本実施の形態にかかる半導体装置の製造方法によれば、配線とパッド層とを連結するビアを形成する必要が無い。さらに、配線を形成するための導電層とパッドを形成するための導電層とを、別々の成膜する必要もない。従って、本実施の形態にかかる半導体装置の製造方法によれば、通常の製造方法と比べて、工程数を削減することが可能である。
【００３５】
実施の形態２
次に、本発明の実施の形態２にかかる半導体装置２００について説明する。図５は、実施の形態２にかかる半導体装置２００の構成を模式的に示す断面図である。
【００３６】
図５に示すように、半導体装置２００は、半導体装置１００の絶縁層３の下層に、絶縁層２０が追加された構成を有する。絶縁層２０は、例えば酸化シリコン（ＳｉＯＮ）からなる。半導体装置１００のその他の断面構成は、半導体装置１００と同様であるので、説明を省略する。
【００３７】
続いて、半導体装置２００の製造方法について説明する。配線２及びパッド下層５１を形成するまでの工程、すなわち図４Ａ〜図４Ｇで示す工程については、実施の形態１にかる半導体装置１００と同様であるので、説明を省略する。よって、以下では、実施の形態１とは異なる工程について説明する。図６Ａ〜図６Ｃは、実施の形態２にかかる半導体装置２００の製造工程を模式的に示す断面図である。
【００３８】
配線２及びパッド下層５１の形成（図４Ｇ）後、例えばバイアスプラズマＣＶＤ法により、配線領域１０１及びパッド領域１０２を覆う絶縁層２０を形成する。これにより、絶縁層２０は、配線２及びパッド５により生じる段差を軽減する（図６Ａ）。
【００３９】
次いで、例えばＣＶＤ法により、絶縁層２０上に絶縁層３を形成する。これにより、段差は埋め込まれて、絶縁層３の上層は、層間絶縁膜１の主面と平行になる（図６Ｂ）。そして、例えばフォトリソグラフィにより、絶縁層３上に保護膜４を形成する。例えば、保護膜４は、感光性ポリイミドを塗布し、その後、露光及び現像を行うことにより形成する。これにより、パッド上層５２の上方の保護膜４には、開口部１０が形成される（図６Ｃ）。
【００４０】
次いで、保護膜４をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、絶縁層３及び導電層２５を除去する。これにより、開口部６を形成する。以上より、図４に示す半導体装置２００を作製することができる。
【００４１】
以上、本実施の形態にかかる半導体装置の製造方法は、実施の形態１にかかる半導体装置の製造方法と同様の作用効果を奏することが可能である。加えて、絶縁層２０を設けることにより、その上の絶縁層３のカバレッジをさらに向上させることが可能である。
【００４２】
実施の形態３
次に、本発明の実施の形態３にかかる半導体装置３００について説明する。まず、半導体装置３００の断面構成について、図７を参照して説明する。本実施の形態にかかる半導体装置３００は、下層配線及びビアが形成された構成転換例である。図７は、実施の形態３にかかる半導体装置３００の構成を模式的に示す断面図である。
【００４３】
図７に示すように、半導体装置３００は、層間絶縁膜１の下部に半導体基板３２を有する。半導体基板３２の上部には、下層配線３１が形成されている。パッド下層５１の導電層の下面と下層配線３１の上面との間には、層間絶縁膜１を貫くビア３３が形成される。なお、ビア３３は、パッド下層５１の下方に位置するが、パッド上層５２の外側に位置している。半導体装置３００のその他の構成は、半導体装置１００と同様であるので説明を省略する。
【００４４】
次いで、半導体装置３００の平面構成について、図８を参照して説明する。図８は、実施の形態３にかかる半導体装置３００の構成を模式的に示す平面図である。図８では、半導体装置３００の平面構造の理解を容易にするため、絶縁層３及び保護膜４を省略している。また、図８では、ビア３３の位置を破線にて表示している。図８に示すように、上方から俯瞰すると、ビア３３は、パッド上層５２の外側のパッド下層５１の下方に位置している。
【００４５】
続いて、半導体装置３００の製造方法について説明する。図９Ａ〜図９Ｋは、実施の形態３にかかる半導体装置３００の製造工程を模式的に示す断面図である。はじめに、既知の方法により、半導体基板３２の上部に、下層配線３１を形成する。そして、例えばＣＶＤ法により、配線領域１０１及びパッド領域１０２を覆う、層間絶縁膜１を形成する（図９Ａ）。その後、例えばリソグラフィにより、層間絶縁膜１に開口部３４を設け、導電性材料を充填することにより、ビア３３を形成する（図９Ｂ）。層間絶縁膜１の開口部３４は、第２の開口部に対応する。その後、層間絶縁膜１及びビア３３の上に、例えばスパッタリング法により、導電層２１、アルミ層２２、導電層２３、アルミ層２４及び導電層２５をこの順に積層する（図９Ｃ）。
【００４６】
次いで、パッド領域１０２に、例えばフォトリソグラフィにより、パッド上層５２を形成するためのフォトレジスト７を形成する。この際、フォトレジスト７は、ビア３３とオーバーラップしないように、すなわちフォトレジスト７の下方にビア３３が位置しないように形成される（図９Ｄ）。そして、フォトレジスト７をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、導電層２５及びアルミ層２４を除去する。これにより、パッド上層５２を形成する（図９Ｅ）。この際、導電層２３は、エッチングストッパー層として機能する。エッチング終了後、例えばアッシングにより、フォトレジスト７を除去する（図９Ｆ）。
【００４７】
次いで、配線領域１０１及びパッド領域１０２に、例えばフォトリソグラフィにより、配線２及びパッド下層５１を形成するためのフォトレジスト８を形成する。なお、既に作製したパッド上層５２を保護するため、フォトレジスト８は、パッド上層５２を覆うように形成される。また、フォトレジスト８は、ビア３３とオーバーラップするように、すなわちフォトレジスト８の下方にビア３３が位置するように形成される（図９Ｇ）。そして、フォトレジスト８をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、導電層２３、アルミ層２２及び導電層２１を除去する。これにより、配線２及びパッド下層５１を形成する（図９Ｈ）。エッチング終了後、例えばアッシングにより、フォトレジスト８を除去する（図９Ｉ）。
【００４８】
次いで、例えばＣＶＤ法により、配線領域１０１及びパッド領域１０２を覆う絶縁層３を形成する（図９Ｊ）。そして、例えばフォトリソグラフィにより、絶縁層３上に保護膜４を形成する。例えば、保護膜４は、感光性ポリイミドを塗布し、その後、露光及び現像を行うことにより形成する。これにより、パッド上層５２の上方の保護膜４には、開口部１０が形成される（図９Ｋ）。
【００４９】
次いで、保護膜４をエッチングマスクとして、例えばＲＩＥなどのエッチングを行うことにより、絶縁層３及び導電層２５を除去する。これにより、開口部６を形成する。以上より、図７に示す半導体装置３００を作製することができる。
【００５０】
以上、本実施の形態にかかる半導体装置の製造方法によれば、半導体基板に他の構造物が有る場合でも、実施の形態１にかかる半導体装置の製造方法と同様の作用効果を奏することが可能である。そして、本実施の形態にかかる半導体装置の製造方法では、ビアをパッド上層が存在しない位置に形成することができる。よって、銅ボンディングワイヤをパッド上層に接合する際に、ビアにかかる負荷を軽減し、ビアの破損を防止することができる。
【００５１】
その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、導電層２１及び２３は、チタンと窒化チタンの積層膜としたが、他の積層膜や、例えば窒化チタンからなる単層膜に置換することが可能である。また、導電層２１、２３及び２５は必須ではなく、導電層２１、２３及び２５のそれぞれを、適宜省略することが可能である。
【００５２】
絶縁層３は酸窒化シリコン（ＳｉＯＮ）に限らず、例えば酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）などの他の絶縁材料やそれらの積層したものを用いることも可能である。
【００５３】
保護膜４は、感光性ポリイミドなるとしたが、他の感光性樹脂を用いることも可能である。また、非感光性の樹脂を塗布し、フォトリソグラフィ及びエッチングを用いて形成してもよい。
【符号の説明】
【００５４】
１ 層間絶縁膜
２ 配線
３、２０ 絶縁層
４ 保護膜
５ パッド
６、１０、３４ 開口部
７、８ フォトレジスト
２１、２３、２５ 導電層
２２、２４ アルミ層
２６ 合金層
３１ 下層配線
３２ 半導体基板
３３ ビア
５１ パッド下層
５２ パッド上層
１００、２００、３００、４００ 半導体装置
１０１ 配線領域
１０２ パッド領域
１０３ 銅ボンディングワイヤ
４０１、４０８ 層間絶縁膜
４０２ 回路部
４０３ ボンディングパッド部
４０４ 窒化チタン層
４０５、４１６ アルミニウム層
４０６、４１５、４１７ 窒化チタン層
４０７、４１８ 配線
４１０ スルーホール
４１１ 凹部
４１３ 導電部材
４１４ 補強層
４１９ ボンディングパッド
４２０ パッシベーション膜
４２１ 開口部
【特許請求の範囲】
【請求項１】
第１のアルミ層を、半導体基板上に形成された層間絶縁膜の上方に堆積させ、
第２のアルミ層を、前記第１のアルミ層上に堆積させ、
第１のエッチングマスクを、パッド領域の前記第２のアルミ層上に形成し、
前記第１のエッチングマスクを用いてエッチングを行うことにより、前記パッド領域にパッド上層を形成するとともに、配線領域の前記第２のアルミ層を除去し、
第２のエッチングマスクを、前記パッド領域の前記パッド上層を覆い、かつ、前記配線領域で配線パターンを構成するように形成し、
前記第２のエッチングマスクを用いてエッチングを行うことにより、前記パッド領域にパッド下層を形成するとともに、前記配線領域に配線を形成する、
半導体装置の製造方法。
【請求項２】
前記パッド下層及び前記パッド上層の合計厚さは、８００ｎｍ以上であることを特徴とする、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記パッド下層の厚さは、４５０ｎｍ以上であることを特徴とする、
請求項２に記載の半導体装置の製造方法。
【請求項４】
前記パッド上層の厚さは、４５０ｎｍ以上であることを特徴とする、
請求項２に記載の半導体装置の製造方法。
【請求項５】
前記パッド上層の厚さは、４５０ｎｍ以上であり、
前記パッド下層の厚さは、４５０ｎｍ以上であることを特徴とする、
請求項２に記載の半導体装置の製造方法。
【請求項６】
第１の導電層を、前記第１のアルミ層上に堆積させ、
前記第２のアルミ層を、前記第１の導電層に堆積させ、
前記第１の導電層をエッチングストッパー層として用いることにより、前記第２のアルミ層を除去する、
請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記第１のアルミ層及び前記第１の導電層をエッチングすることにより、前記パッド下層及び前記配線を形成することを特徴とする、
請求項６に記載の半導体装置の製造方法。
【請求項８】
前記パッド上層は、前記パッド下層よりも前記層間絶縁膜上における面積が小さいことを特徴とする、
請求項１乃至７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記パッド上層の側壁は、前記パッド下層の側壁の内側に位置することを特徴とする、
請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記パッド上層の側壁は、前記パッド下層の側壁と２μｍ以上離れていることを特徴とする、
請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記パッド下層、前記パッド上層及び前記配線を覆う第１の絶縁層を更に形成し、
前記第１の絶縁層の上面から前記パッド上層の上面までを貫通する第１の開口部を、前記第１の絶縁層に形成することを特徴とする、
請求項１乃至１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
前記第１の開口部の開口面積は、前記パッド上層の面積よりも小さいことを特徴とする、
請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１の開口部の側壁は、前記パッド上層の側壁の内側に位置することを特徴とする、
請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第１の開口部の側壁は、前記パッド上層の側壁と２μｍ以上離れていることを特徴とする、
請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記パッド上層の上面には、銅ボディングワイヤが接合されることを特徴とする、
請求項１乃至１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１６】
前記パッド上層の上面には、前記第１の開口部を介して、銅ボディングワイヤが接合されることを特徴とする、
請求項１１乃至１４のいずれか一項に記載の半導体装置の製造方法。
【請求項１７】
前記パッド下層、前記パッド上層及び前記配線を覆う第２の絶縁層を、バイアスプラズマＣＶＤ法により形成し、
前記第１の絶縁層を、前記第２の絶縁層上に形成し、
前記第１及び第２の絶縁層を貫通する前記第１の開口部を形成することを特徴とする、
請求項１１乃至１６のいずれか一項に記載の半導体装置の製造方法。
【請求項１８】
下層配線を、前記半導体基板に形成し、
前記層間絶縁膜に第２の開口部を形成し、
前記第２の開口部に充填された前記下層配線と接するビアを形成し、
前記第１のアルミ層を、前記層間絶縁膜及び前記ビアを覆って形成し、
前記パッド上層を、下部に前記ビアが形成されていない位置に形成することを特徴とする、
請求項１乃至１７のいずれか一項に記載の半導体装置の製造方法。
【請求項１】
第１のアルミ層を、半導体基板上に形成された層間絶縁膜の上方に堆積させ、
第２のアルミ層を、前記第１のアルミ層上に堆積させ、
第１のエッチングマスクを、パッド領域の前記第２のアルミ層上に形成し、
前記第１のエッチングマスクを用いてエッチングを行うことにより、前記パッド領域にパッド上層を形成するとともに、配線領域の前記第２のアルミ層を除去し、
第２のエッチングマスクを、前記パッド領域の前記パッド上層を覆い、かつ、前記配線領域で配線パターンを構成するように形成し、
前記第２のエッチングマスクを用いてエッチングを行うことにより、前記パッド領域にパッド下層を形成するとともに、前記配線領域に配線を形成する、
半導体装置の製造方法。
【請求項２】
前記パッド下層及び前記パッド上層の合計厚さは、８００ｎｍ以上であることを特徴とする、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記パッド下層の厚さは、４５０ｎｍ以上であることを特徴とする、
請求項２に記載の半導体装置の製造方法。
【請求項４】
前記パッド上層の厚さは、４５０ｎｍ以上であることを特徴とする、
請求項２に記載の半導体装置の製造方法。
【請求項５】
前記パッド上層の厚さは、４５０ｎｍ以上であり、
前記パッド下層の厚さは、４５０ｎｍ以上であることを特徴とする、
請求項２に記載の半導体装置の製造方法。
【請求項６】
第１の導電層を、前記第１のアルミ層上に堆積させ、
前記第２のアルミ層を、前記第１の導電層に堆積させ、
前記第１の導電層をエッチングストッパー層として用いることにより、前記第２のアルミ層を除去する、
請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記第１のアルミ層及び前記第１の導電層をエッチングすることにより、前記パッド下層及び前記配線を形成することを特徴とする、
請求項６に記載の半導体装置の製造方法。
【請求項８】
前記パッド上層は、前記パッド下層よりも前記層間絶縁膜上における面積が小さいことを特徴とする、
請求項１乃至７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記パッド上層の側壁は、前記パッド下層の側壁の内側に位置することを特徴とする、
請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記パッド上層の側壁は、前記パッド下層の側壁と２μｍ以上離れていることを特徴とする、
請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記パッド下層、前記パッド上層及び前記配線を覆う第１の絶縁層を更に形成し、
前記第１の絶縁層の上面から前記パッド上層の上面までを貫通する第１の開口部を、前記第１の絶縁層に形成することを特徴とする、
請求項１乃至１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
前記第１の開口部の開口面積は、前記パッド上層の面積よりも小さいことを特徴とする、
請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１の開口部の側壁は、前記パッド上層の側壁の内側に位置することを特徴とする、
請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第１の開口部の側壁は、前記パッド上層の側壁と２μｍ以上離れていることを特徴とする、
請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記パッド上層の上面には、銅ボディングワイヤが接合されることを特徴とする、
請求項１乃至１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１６】
前記パッド上層の上面には、前記第１の開口部を介して、銅ボディングワイヤが接合されることを特徴とする、
請求項１１乃至１４のいずれか一項に記載の半導体装置の製造方法。
【請求項１７】
前記パッド下層、前記パッド上層及び前記配線を覆う第２の絶縁層を、バイアスプラズマＣＶＤ法により形成し、
前記第１の絶縁層を、前記第２の絶縁層上に形成し、
前記第１及び第２の絶縁層を貫通する前記第１の開口部を形成することを特徴とする、
請求項１１乃至１６のいずれか一項に記載の半導体装置の製造方法。
【請求項１８】
下層配線を、前記半導体基板に形成し、
前記層間絶縁膜に第２の開口部を形成し、
前記第２の開口部に充填された前記下層配線と接するビアを形成し、
前記第１のアルミ層を、前記層間絶縁膜及び前記ビアを覆って形成し、
前記パッド上層を、下部に前記ビアが形成されていない位置に形成することを特徴とする、
請求項１乃至１７のいずれか一項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図５】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図９Ｇ】
【図９Ｈ】
【図９Ｉ】
【図９Ｊ】
【図９Ｋ】
【図１０】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図５】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図９Ｇ】
【図９Ｈ】
【図９Ｉ】
【図９Ｊ】
【図９Ｋ】
【図１０】
【公開番号】特開２０１３−５５１８９（Ｐ２０１３−５５１８９Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１１−１９１６５４（Ｐ２０１１−１９１６５４）
【出願日】平成２３年９月２日（２０１１．９．２）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２３年９月２日（２０１１．９．２）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]