【課題】所定値以上の厚みを有するパッドを少ない工程数で形成することができる半導体装置の製造方法を提供すること。
【解決手段】本発明は、アルミ層２２を、半導体基板上に形成された層間絶縁膜１の上方に堆積させる。アルミ層２２上には、アルミ層２４を堆積させる。パッド領域１０２のアルミ層２４の上方に、フォトレジスト７を形成する。フォトレジスト７を用いてエッチングを行うことにより、パッド領域１０２にパッド上層５２を形成するとともに、配線領域１０１のアルミ層２４を除去する。そして、フォトレジスト８を、パッド領域１０２のパッド上層５２を覆い、かつ、配線領域１０１で配線パターンを構成するように形成する。フォトレジスト８を用いてエッチングを行うことにより、パッド領域１０２にパッド下層５１を形成するとともに、配線領域１０１に配線２を形成する。 （もっと読む）

【課題】半導体装置の素子形成領域へのクラックなどの伝播を確実に防止する。
【解決手段】ウェハ１上の素子形成領域を覆うガード領域４の外側に、ｎ型拡散層１５を形成する。ｎ型拡散層１５の上には、導電性リング３３，４８，５８を形成する。最上層の導電性リング４８の上に、導電層６５を形成する。導電層６５の端面６５Ｓは、導電性リング５８の端面５８Ｓから距離Ｌ１だけ内側に形成し、導電性リング５８の上面の一部を露出させる。この後、半導体基板をアミン系薬液に浸すと、ｎ型拡散層１５と導電層６５の間の導電性プラグ３３，４８，４８の導電性材料を溶出し、スリットが形成される。 （もっと読む）

【課題】電気的接続信頼性を向上させることができる半導体装置を提供する。
【解決手段】半導体チップ３は、第１主面３０Ａと第２主面３０Ｂとの間を貫通する貫通孔３０Ｘを有する半導体基板３０と、半導体基板３０の第２主面３０Ｂを覆うように形成され、貫通孔３０Ｘと対向する位置に開口部３１Ｘが形成された絶縁層３１と、絶縁膜３３によって覆われた貫通孔３０Ｘ及び開口部３１Ｘに形成された貫通電極３２とを有する。絶縁層３１から露出される貫通電極３２の上端面は、当該半導体チップ３に他の半導体チップ４が積層される際のパッドになる。また、貫通電極３２の上端面は、絶縁層３１の半導体基板３０と接する面と反対側の面と面一になるように形成されている。 （もっと読む）

【課題】スパッタチャンバ内を汚染することなく、バリアメタルを形成することができる成膜装置を提供すること。
【解決手段】実施形態の成膜装置は、第１のプロセスチャンバと、第２のプロセスチャンバと、第３のプロセスチャンバと、を備えている。そして、第１のプロセスチャンバは、スパッタ処理を行うことにより、基板上に第１のバリアメタルを成膜する。また、前記第２のプロセスチャンバは、前記第１のバリアメタルが成膜された前記基板上に第１のガスを導入することにより、前記第１のバリアメタルの上層部を前記第１のガスによって表面処理し、これにより前記第１のバリアメタル上に第２のバリアメタルを形成する。さらに、前記第３のプロセスチャンバは、前記第２のバリアメタルが形成された前記基板にスパッタ処理を行うことにより、前記第２のバリアメタル上に第３のバリアメタルを成膜する。 （もっと読む）

【課題】本発明は、製造コストを低減し、さらにゲート電極およびゲートコンタクトの抵抗を低減した半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明にかかる半導体装置は、ゲート電極７の少なくとも上層は、第２金属シリサイド膜としてのＷＳｉｘ膜７２からなり、第１金属シリサイド膜としてのＮｉＳｉ₂膜１８に含まれる第１金属（Ｎｉ）とシリコンとの結合エネルギーが、ＷＳｉｘ膜７２に含まれる第２金属（Ｗ）とのシリコンとの結合エネルギーよりも小さく、ＷＳｉｘ膜７２の組成ＭＳｉｘ（Ｍは第２金属を示す）において、ｘが１．５以上２．０未満であることを特徴とする。 （もっと読む）

【課題】高周波特性の悪化を防ぎ、耐湿性を向上させる。
【解決手段】半導体基板１の主表面上の素子領域内に、ドレイン電極２が設けられている。一端がドレイン電極２に接続されたドレイン配線５が主表面上に設けられている。主表面上の素子領域外に、ドレイン配線５とは離間したドレイン電極パッド１２が設けられている。Ａｕメッキ層９が主表面上に設けられ、主表面との間に空隙１０が形成されている。空隙１０はドレイン配線５の一端とドレイン電極２を内包する。硬化されたポリイミド膜１４が空隙１０の開口部１１を閉塞し、ドレイン電極パッド１２を覆うことなく、ドレイン配線５の他端を覆っている。空隙１０の内面に撥液膜１５が設けられている。硬化されたポリイミド膜１４に設けられた開口１６を介してＡｕメッキ層１８により、ドレイン配線５の他端とドレイン電極パッド１２が接続されている。ドレイン配線５の他端はポリイミド膜１４から出ていない。 （もっと読む）

【課題】生産性を低下させることなく、基板の外周部にレジスト残渣が発生することを抑制可能な厚膜レジストの現像方法、及び半導体デバイスの製造方法を提供する。
【解決手段】回路素子層の上面に、厚膜レジストを形成する工程と、厚膜レジストを露光する工程と、露光後に、３０〜５０ｒｐｍの範囲内の一定の回転速度で炭化珪素基板を回転させながら、厚膜レジストの上方から現像液を供給することで、厚膜レジストの上面に現像液よりなるパドルを形成し、該パドルにより厚膜レジストを現像して、厚膜レジストに回路素子層の上面を露出する開口部を形成する工程と、を有する。 （もっと読む）

【課題】テーパー形状のＡｌ配線膜を容易かつ安定的に得る。
【解決手段】Ａｌ配線膜１０１は、ＡｌもしくはＡｌ合金から成る第１のＡｌ合金層１０１ａと、その上に配設され、Ｎｉ、ＰｄおよびＰｔのいずれか１以上の元素を含み第１のＡｌ合金層１０１ａとは異なる組成のＡｌ合金から成る第２のＡｌ合金層１０１ｂとから成る二層構造を有する。フォトレジスト１０２の現像処理に用いるアルカリ性薬液により、第２のＡｌ合金層１０１ｂはエッチングされ、その端部はフォトレジスト１０２の端部よりも後退する。その後、フォトレジスト１０２をマスクとするウェットエッチングを行うことにより、Ａｌ配線膜１０１の断面はテーパー形状となる。 （もっと読む）

【課題】貫通孔内に形成された導電層に加わる応力を抑制できるとともに、導電層からの効果的な放熱も促すことができる貫通配線基板、及びこの貫通配線基板の製造方法を提供する。
【解決手段】半導体基板１１（基板）の一方の面１１ａに配された電極層１２と、電極層１２の少なくとも一部が露呈するように半導体基板１１内に開けられた貫通孔２０と、貫通孔２０の内側面２０ａを覆い、電極層１２の少なくとも一部が露呈するように配された第一絶縁層１５と、第一絶縁層１５を介して、貫通孔２０の内側面２０ａ及び電極層１２の露呈部を覆うように配され、電極層１２と電気的に接続された導電層５と、導電層５を覆うように配された第二絶縁層１６と、を少なくとも備えてなる貫通配線基板１０であって、第二絶縁層１６は、導電層５の表面形状に沿って形成されていることを特徴とする。 （もっと読む）

【課題】層間絶縁膜のエッチングの際に半導体層がエッチングされることによるコンタク
ト抵抗の増大を防ぎ、書き込み特性及び電荷保持特性に優れた不揮発性半導体記憶装置及
びその作製方法を提供する。
【解決手段】ソース領域又はドレイン領域とソース配線又はドレイン配線との間に導電層
を設ける。また、該導電層は、制御ゲート電極を形成する導電層と同じ導電層からなる。
また、該導電層を覆うように絶縁膜が設けられており、該絶縁膜は該導電層の一部が露出
するコンタクトホールを有する。また、該ソース配線又はドレイン配線は、該コンタクト
ホールを埋めるように形成されている。 （もっと読む）