【課題】はんだなどの接続部材との接続信頼性が向上した素子搭載用基板を提供する。
【解決手段】半導体装置１０は、第１の半導体モジュール１００を構成する第１の素子搭載用基板１１０に設けられた第１の配線層１４０の電極領域１４８と第２の半導体モジュール２００に設けられた第４の配線層２４２とがはんだボール２７０により接合されたＰｏＰ構造を有する。絶縁樹脂層１３０の一方の主表面に第１の配線層１４０の引き出し領域が露出する開口部を有する第１の絶縁層１５０が設けられており、第１の絶縁層１５０の上に第１の絶縁層の開口部が露出するような第２の絶縁層１５２が設けられている。第２の絶縁層１５２の下面部分における開口部の開口径が、第１の絶縁層１５０の上面部分における開口部の開口径より大きい （もっと読む）

【課題】はんだなどの接続部材との接続信頼性が向上した素子搭載用基板を提供する。
【解決手段】半導体装置１０は、第１の半導体モジュール１００を構成する第１の素子搭載用基板１１０に設けられた電極部１６０と第２の半導体モジュール２００に設けられた第４の配線層２４２とがはんだボール２７０により接合されたＰｏＰ構造を有する。絶縁樹脂層１３０の一方の主表面に第１の配線層１４０が設けられている。また、絶縁樹脂層１３０の一方の主表面に第１の配線層１４０の引き出し領域が露出する開口部を有する第１の絶縁層１５０が設けられており、この開口部に引き出し部が設けられている。引き出し部の上方に、第１の絶縁層１５０の上面より上に突き出した電極部１６０が形成されている。また、電極部１６０から離間して、電極部１６０の周囲において第１の絶縁層１５０の上に設けられた第２の絶縁層１５２が形成されている。 （もっと読む）

【課題】
半導体パッケージの構成部材および組立工程数を減らすことにより半導体パッケージの組立費用を大幅に低減し、さらには半導体パッケージの厚さを薄化することが可能となり、１０段重ねのＰＯＰとした場合でも１ミリメートル以下の厚さを達成する半導体パッケージを提供できるようにする。
【解決手段】
従来の半導体パッケージの構成部材であるリードフレーム、サブストレート、および、ワイヤーと接着剤を不要とし、半導体パッケージの薄化を可能としたことを特徴とするものである。 （もっと読む）

【課題】２以上の半導体チップが積層されているスタックパッケージの製造方法を提供する。
【解決手段】基板１１０上面エッジに形成されるソルダーボール１５０ａを含んで半導体チップ２２０ａをモールディングした後、グラインド工程を実施して半導体チップを薄く作り、ソルダーボールの一部を露出させる。そして、上部パッケージの基板下面にもソルダーボール２８０を形成して下部パッケージが露出されているソルダーボール１５０ａに相互接触するように積層させる。そして、積層されている下部パッケージ及び上部パッケージに対してリフロー工程を実施することによって上部パッケージ及び下部パッケージを物理的に完全に連結させる。 （もっと読む）

【課題】抵抗値不良の検出が可能であり、かつ装置の大型化を防止可能な半導体パッケージ及び半導体モジュール、並びに半導体モジュールの検査方法を提供する。
【解決手段】本発明に係る半導体モジュール５０は、プリント基板５１上に半導体パッケージ１０が搭載されたものであって、半導体パッケージ１０は、半導体チップ１１と、パッケージ基板１２と、導電性接合部材である半田ボール１７とを備える。パッケージ基板１２に設けられたスルーホール３と、これに電気的に接続される半田ボール１７の少なくとも一部は、平面視上、重畳した位置に配置されないように形成され、プリント基板５１には、プローブピン６を当該プリント基板５１側から貫通させてパッケージ基板１２に設けられたスルーホール３に接触可能な貫通穴（プローブピン貫通型スルーホール）１が形成されている。 （もっと読む）

【課題】はんだなどの接続部材との接続信頼性が向上した素子搭載用基板を提供する。
【解決手段】半導体装置１０は、第１の半導体モジュール１００を構成する第１の素子搭載用基板１１０に設けられた第１の電極部１６０と第２の半導体モジュール２００に設けられた第２の電極部２４２とがはんだボール２７０により接合されたＰｏＰ構造を有する。基材となる絶縁樹脂層１３０の一方の主表面に開口部を有する第１の絶縁層１５０ａが設けられており、この開口部に第１の絶縁層１５０ａの上面より上に凸状の頂部が突き出した第１の電極部１６０が形成されている。また、第１の電極部１６０の頂部から離間して、第１の電極部１６０の頂部の周囲において第１の絶縁層の上に設けられた第２の絶縁層１５２が形成されている。第１の電極部１６０の頂部の形状は曲面により、または曲面および曲面に滑らかに接続された平面により形成されている。 （もっと読む）

【課題】素子搭載用基板の接続信頼性を向上させる。
【解決手段】素子搭載用基板１１０は、基材１０と、基材１０の一方の主表面上に設けられ、基材１０上の電極形成領域が露出するような開口部３２を有する絶縁層３０と、開口部３２内に設けられた電極パッド２２と、を備える。絶縁層３０は、複数の層状絶縁体３３，３４，３５が積層された多層構造を有し、複数の層状絶縁体３３，３４，３５は、下側層状絶縁体の開口部周縁の主表面上に、上側層状絶縁体の開口部の下端部が位置するように構成され、電極パッド２２は、その頂部面が最上層にある層状絶縁体３５の下側主表面よりも高い位置となるように構成されている。 （もっと読む）

【課題】正常に動作しない半導体チップを含んでいても、正常に動作しない半導体チップを含んでいない場合と同等の機能を有する積層チップパッケージを実現する。
【解決手段】複合型積層チップパッケージ１は、積層されたサブパッケージ１Ａ，１Ｂを備えている。サブパッケージ１Ａ，１Ｂは、本体２と、本体２の側面に配置された配線３を備えている。本体２は、少なくとも１つの第１の種類の階層部分１０Ａを含む主要部分２Ｍを有している。下側のサブパッケージの本体２は、主要部分２Ｍの上面に配置された複数の第１の端子４を有し、上側のサブパッケージの本体２は、主要部分２Ｍの下面に配置された複数の第２の端子を有している。少なくとも１つのサブパッケージにおける主要部分２Ｍは、少なくとも１つの第２の種類の階層部分１０Ｂを含んでいる。階層部分１０Ａは良品の半導体チップを含み、階層部分１０Ｂは不良の半導体チップを含んでいる。 （もっと読む）

【課題】素子搭載用基板の接続信頼性を向上させる。
【解決手段】素子搭載用基板１１０は、基材１０と、基材１０の一方の主表面上に設けられ、基材１０上の電極形成領域が露出するような開口部３２を有する絶縁層３０と、開口部３２内に設けられた電極パッド２２と、を備える。電極パッド２２は、その頂部面が絶縁層３０の上側主表面よりも低い位置となるように構成され、絶縁層３０は、開口部３２内の側面のうち少なくとも電極パッド２２の頂部面よりも上側の側面が、上側主表面に近くなるほど開口部３２内にせり出すように構成されている。 （もっと読む）

【課題】半導体装置及び半導体ユニットにおいて、基板上に直接実装された半導体素子間の配線接続を、コネクタを用いて行うことができるようにして、携帯機器などの更なる小型化を図る。
【解決手段】めっき工程を用いてマイクロコネクタを作成したことにより、ベアチップＩＣ７の高さや幅方向の大きさに合わせた微細なマイクロコネクタ１、１１を得ることができる。このような微細なマイクロコネクタ１、１１を備えているので、基板６上に直接実装されたベアチップＩＣ７間の配線接続をマイクロコネクタ１、１１で行うことができる。また、基板６の垂直方向への接続用のマイクロコネクタ１と、基板６の水平方向への接続用のマイクロコネクタ１１とを備えているので、ベアチップＩＣ７が直接実装された基板６を有する半導体装置同士（１０ｎ，１０ｐ，１０ｑ）を、マイクロコネクタ１、１１を用いて基板の垂直方向と水平方向に接続できる。 （もっと読む）