【課題】
基板上に半導体チップと電子部品とが混載されてパッケージされた半導体装置の微細化・高集積化に好適な半導体装置を提供することを目的とする。
【解決手段】
樹脂基板２上にアイランド、スペーサー層３，ディスクリート素子４がこの順に積層して配置されている。基板２の表面上であって、パッド電極６とスペーサー層３の間には、チップコンデンサ８が形成されている。パッド電極５とパッド電極６とは、ボンディングワイヤ１０によって接続されている。基板２の裏面上には、パッド電極６と配線を介して電気的に接続されたバンプ電極１１が形成されている。スペーサー層３により、基板２の表面から半導体チップ４の最上面の位置、つまりパッド電極５の位置が底上げされている。 （もっと読む）

【課題】半導体デバイスの大型化を抑られる手段を提供する。
【解決手段】上面に端子２９を有する多層配線板２０を作成し、多層配線板２０の端子となるコンタクト導体３０を多層配線板２０の下面に形成し、多層配線板２０の端子となる柱状導体３５を多層配線板２０の上面に形成し、半導体チップ４０を多層配線板２０の上面に搭載して、半導体チップ４０の外部接続用電極４１を端子２９に接続し、封止材５０によって半導体チップ４０を覆い、柱状導体３５を封止材５０から露出させる。このようにして作成した半導体デバイス１〜３の積み重ねに際しては、半導体デバイス１の柱状導体３５と、半導体デバイス２のコンタクト導体３０とをバンプ４によって半田付けし、半導体デバイス２の柱状導体３５と、半導体デバイス３のコンタクト導体３０とをバンプ５によって半田付けする。 （もっと読む）

【課題】集積回路のパッケージの低コストなせ遺贈、歩留まりの向上、およびサイズの低減をもたらす、積重ねられた集積回路パッケージインパッケージシステムを提供する。
【解決手段】第１の装置１１２の上にずらされた構成で積重ねられた第２の装置１１４と、基板１０２の第１の開口部１０４を通して第１の装置と基板の底面とを接続する第１の内部相互接続２１２と、第２の開口部１０６を通して第２の装置と基板の底面とを接続する第２の内部相互接続２１８とを備え、第１および第２の装置のそれぞれが、第１の集積回路ダイ３０２の上に、ずらされた状態で第２の集積回路ダイ３０４を有するとともに、第１および第２の集積回路ダイのそれぞれの能動側と接続する装置端子３１２を一方端に備え、第１の内部相互接続は第１の装置の装置端子を介して行なわれ、前記第２の内部相互接続は第２の装置の装置端子を介して行なわれている。 （もっと読む）

【課題】実装基板およびこれに実装される電子部品のリフロー時の反りを抑える。
【解決手段】実装基板４と電子部品３との間にスペーサー１を配置するとともに、スペーサーの配置位置とは異なる位置に、実装基板と電子部品とを接合する接着剤２を配置した。実装基板と電子部品の少なくとも一方に、はんだボール、スペーサーを配置するとともに、スペーサーの配置位置とは異なる位置に熱硬化型接着剤を塗布し、その後、実装基板上に電子部品を搭載し、加熱処理により、熱硬化型接着剤を硬化させた後に、はんだボールを溶融させる。 （もっと読む）

【課題】複数のシリコン基板同士の電気接続長を短くして、寄生容量を最小にするとともに、パッケージ基板全体の反りを抑制して接続信頼性を有する半導体パッケージを提供する。
【解決手段】半導体パッケージ９は、半導体素子を備えた複数のシリコン基板１を内蔵する半導体パッケージにおいて、第１のシリコン基板にシリコン貫通ヴィア２を備え、パッケージ基板を形成するコア基板１０の基材の線膨張係数が、３〜８ｐｐｍ／℃である。 （もっと読む）

【課題】実装基板上の半導体装置の間の電気信号通信を光通信化する場合において、開発コストが上昇することを抑制する。
【解決手段】実装基板上少なくとも１組以上、半導体装置毎に電気信号を光信号に変換する光通信装置の入出力装置を実装半導体装置の近傍（ＣＨＩＰ-ＣＨＩＰ間最短距離２ｍｍ以下で結線）である直下実装基板上に形成する。その実装基板上に実装する各々の半導体装置は少なくとも入出力を電気信号で行い、実装基板内に形成された各光通信装置間は光導波路を通して光信号にて結線される。これにより、実装される半導体装置側に光通信関係の回路を組み込む為の設計や製造プロセスの開発は不要となり、光通信半導体装置としての実装基板側の開発で光半導体装置を実現する。また、実装基板上光通信装置内光受信回路を半導体装置内に取り込むため光通信装置側の構造簡略化により、更なるコスト削減を実現する。 （もっと読む）

【課題】チップサイズの大きい、すなわち受光エリアの大きい光学素子を最上層に配置することが可能な積層型光学素子パッケージを提供する。
【解決手段】積層型光学素子パッケージは、第一素子１と、第一素子１の上面に搭載された第二素子２と、第一素子１の上面に搭載されたインターポーザー６と、インターポーザー６の上面に搭載された第三素子３と、第三素子３の上面に搭載された第四素子４ａ，４ｂと、第三素子３の上面に搭載されたインターポーザー７と、インターポーザー７の上面に搭載された第五素子５とを含んでいる。第五素子５は、Ｓｉ基板５１と、防塵用のキャップガラス５２と、接合層５３と、発光／受光部５４とを含んでいる。キャップガラス５２は、接合層５３を介して、第五素子５上に固定されている。キャップガラス５２の材質は、第五素子５の光学特性を損なわず、その使用波長に対して優れた透過性を有する必要がある。 （もっと読む）

【課題】複数の積層チップパッケージを積層し互いに電気的に接続した場合に、複数の積層チップパッケージの同じ階層にある半導体チップに対応付けられる複数の信号のうちのいくつかを、積層チップパッケージ毎に容易に変えることができるようにする。
【解決手段】積層チップパッケージは、本体２と、本体２の側面に配置された複数のワイヤＷを含む配線３を備えている。本体２は、複数の階層部分を含む主要部分２Ｍの上面に配置されて配線３に接続された複数の第１の端子４と、主要部分２Ｍの下面に配置されて配線３に接続された複数の第２の端子５を有している。本体２Ｍの上面に垂直な方向から見たときに複数の第２の端子５は複数の第１の端子４とオーバーラップする位置に配置されている。電気的に接続された第１の端子４と第２の端子５の複数の対は、互いにオーバーラップしない位置にある第１の端子４と第２の端子５からなる複数の対を含んでいる。 （もっと読む）

【課題】化合物半導体材料を節減しつつ化合物半導体を用いた高性能な半導体素子を得ることができる半導体装置、半導体回路基板および半導体回路基板の製造方法を提供する。
【解決手段】半導体回路基板が、トランジスタ形成基板１０と回路形成基板５０とを有する。トランジスタ形成基板１０は、ＧａＮ基板であり、表面にＢＪＴ４０が形成されている。トランジスタ形成基板１０の裏面は平滑であり、かつ裏面にコンタクト領域を有する。回路形成基板５０は、化合物半導体以外の材料で形成され、半導体能動素子を有さない。回路形成基板５０は、平滑な表面、表面に露出するように埋め込まれたコンタクト領域５２、５４、および受動回路（図示せず）を有する。トランジスタ形成基板１０と回路形成基板５０は、絶縁膜等の他の膜を介在させずに直接に接合している。 （もっと読む）

【課題】積層型半導体装置の半導体素子の温度低減効果を高めること。
【解決手段】積層型半導体装置５０は、半導体パッケージ１の上に、半導体パッケージ５が接続端子８を介して積層されて構成され、マザー基板５１に３次元実装される。積層型半導体装置５０は、半導体パッケージ１，５の間に配置された放熱部材１０を備えている。放熱部材１０は、半導体パッケージ１，５の両方に熱的に接触する接触部１０ａと、半導体パッケージ１，５の外周縁部よりも外方に張り出す張り出し部１０ｂとを有している。放熱部材１０の接触部１０ａには、複数の接続端子８が貫通する開口部１１が形成されている。 （もっと読む）