【課題】接続信頼性の高い半導体装置を提供する。
【解決手段】半導体装置１は、配線基板２及びその配線基板２に実装された半導体素子３と、半導体素子３の上方に設けられた配線基板４及びその配線基板４に実装された半導体素子５を含む。配線基板２，４は、それらの間に設けられた接続部６によって電気的に接続する。配線基板２，４の間には、樹脂層７を設け、この樹脂層７により、配線基板２に実装されている半導体素子３を封止すると共に、半導体素子３，５がそれぞれ実装されている配線基板２，４同士を接着する。 （もっと読む）

【課題】複数のモジュールを簡単な構成で多層化することが可能なモジュールの端子構造を提供する。
【解決手段】２つのモジュール１１．１２を多層化して配置する際に、各モジュール間に設けられる平板形状の連結用端子１４を備え、該連結用端子１４は、屈曲部２２，２３を有するＬ字形状の切欠部２１を備える。そして、この切欠部２１を、２つの屈曲部２２，２３にて折り曲げることにより、２個のモジュール１１，１２を多層化すると共に、切欠部２１に接する連結用端子１４の一部は折り曲げられずに、第１モジュール１１と同一平面上に突起する突起部１４ａとされ、この突起部１４ａを、他の電子機器との接続用の端子とする。 （もっと読む）

【課題】厚さ及び面積を共に小型化可能な電子部品パッケージの製造方法を提供する。
【解決手段】外部接続端子としてポスト５４を用い、電子部品５６が第２樹脂層５８に搭載された電子部品パッケージであって、第２樹脂層５８には、導体パターンが封止され、第２樹脂層５８の一方の面上に、電子部品５６が設けられ、電子部品５６よりも周縁縁側の第２樹脂層５８の一方の面上に、ポスト５４が設けられ、ポスト５４および電子部品５６の電極端子５６ａが、導体パターン６４と直接、電気的に接続されている。
【選択図】図６
（もっと読む）

【課題】本発明は、バスバーを省略して小型化したパワーモジュールを提供することを目的とする。
【解決手段】本願の発明にかかるパワーモジュールは、モールド樹脂から外部に伸びるコレクタ端子と、該モールド樹脂から外部に伸びるエミッタ端子とを有し、該コレクタ端子と該エミッタ端子のうち少なくとも一方が該モールド樹脂の相対する２つの面から外部に伸びる両側延在端子である第１半導体装置と、該第１半導体装置と同様の構成である第２半導体装置と、を備える。そして、該第１半導体装置の該両側延在端子と該第２半導体装置の両側延在端子とが接続されたことを特徴とする。 （もっと読む）

【課題】ボルト着脱時に固定部に作用するトルクによる電極部材の剥離を抑制する。
【解決手段】電極部材８は上部８１が大径で下部８２が小径に形成された異径の柱形を呈する。電極部材８と半導体チップ６との間に金属製の支持部材７を設ける。支持部材７は、電極部材８の小径の下部８２の高さ以上の高さ寸法を有する脚部７２、脚部７２に連設される足部７４及び電極部材の下部が嵌入される貫通穴７３が形成された台部７１を有する。支持部材７２は、その足部７４で半導体チップ６上に固定され、電極部材８は、その小径の下部８２が支持部材７の台部７１の貫通穴７３に嵌入されるとともに、その大径の上部８１の底面で支持部材７の台部７１上に支持固定される。 （もっと読む）

【課題】複数の半導体チップまたは半導体パッケージを１つのパッケージにまとめたスルー基板ビアを有するインターポーザを含む半導体パッケージ及びその製造方法を提供する。
【解決手段】下部基底基板１１０と、下部基底基板１１０上に位置してビア１２２を有するインターポーザ１２０と、インターポーザ１２０上に実装され、インターポーザ１２０に電気的に連結された下部半導体チップ１３０と、を含む下部半導体パッケージ１００；下部半導体パッケージ１００上に位置し、上部半導体チップ２３０を含む上部半導体パッケージ２００；インターポーザ１２０上に位置し、上部半導体パッケージ２００とインターポーザ１２０とを電気的に連結するパッケージ連結部材２６０；インターポーザ１２０を密封する外側モールディング部材１７０；を含む、ビア１２２を有するインターポーザ１２０を含み、サイズを縮小させることができる半導体パッケージ１である。 （もっと読む）

【課題】装着可能な集積回路パッケージインパッケージシステムを提供する。
【解決手段】装着可能な集積回路パッケージインパッケージシステム１００は、集積回路ダイ２０２およびパッケージ基板２０４の上に接着スペーサ２０８を装着し、内部接着構造２１８を有する集積回路パッケージシステム１０６を内部接着構造２１８で接着スペーサ２０８の上に装着して、接着スペーサ２０８の上の集積回路パッケージシステム１０６を覆うためのパッケージ封止１０２を形成。 （もっと読む）

【課題】ＬＳＩの入出力回路の電源電圧を低くして、ＬＳＩの消費電力を小さくすることが可能な電子装置を提供する。
【解決手段】テスト信号生成部４１Ａは、第１のデバイス２Ａに設けられ、テスト信号検査部４２Ｂへテスト信号Ａを送信する。テスト信号検査部４２Ｂは、第２のデバイス２Ｂに設けられ、テスト信号Ａが正しく受信されたか否かを示す応答信号ＡをＩ／Ｏ電源制御部へ送信する。Ｉ／Ｏ電源制御部は、応答信号Ａがテスト信号Ａが正しく受信されたことを示す場合に電圧減少信号を生成し、応答信号Ａがテスト信号Ａが正しく受信されないことを示す場合に電圧増加信号を生成する。Ｉ／Ｏ電源供給部は、電圧減少信号に基づいて電圧の値を小さくされた入出力電源、又は、電圧増加信号に基づいて電圧の値を大きくされた入出力電源を、複数の入出力回路に供給する。 （もっと読む）

【課題】コストのかかる空間をとらずに電子部品内に個別パッシブ部品を組み込むことが可能な垂直集積システムを提供する。
【解決手段】集積回路システム１００は、半導体ダイ１１０の前面上に製造された第一のアクティブ層と、半導体ダイ１１０の裏面上の第二の予め製造された層とを含み、その第二の予め製造された層は、その中に埋め込まれた電気部品を有し、その電子部品は、少なくとも一つの個別パッシブ部品１４０を含む。また、集積システム１００は、第一のアクティブ層及び第二の予め製造された層を結合する少なくとも一つの電気経路１５０も含む。 （もっと読む）

【課題】複数のパッケージ基板に対して安定した基準電位を供給すること。
【解決手段】複数の第１のパッケージ基板11ａおよび11ｂは、それぞれ半導体素子２ａおよび２ｂの実装領域を有しており、互いに積層用半田ボール３を介して積層される。第２のパッケージ基板12は、複数の第１のパッケージ基板11ａおよび11ｂに対応した大きさの多段凹部121を有しており、多段凹部121に複数の第１のパッケージ基板11ａおよび11ｂが収容されるように複数の第１のパッケージ基板11ａおよび11ｂを覆い、接続用半田ボール４を介して複数の第１のパッケージ基板11ａおよび11ｂのそれぞれに電気的に接続される基準電位配線122を含んでいる。複数の第１のパッケージ基板11ａおよび11ｂは、それぞ
れ多段凹部121の対応する段部または多段凹部121の底面において基準電位配線122に電気
的に接続される。 （もっと読む）