【課題】高密度に相互接続した積層型半導体パッケージを提供する。
【解決手段】第１の配線基板２０に第１の半導体チップ３０が実装され、一方の側に第１の電極パッド２３が形成された第１の半導体パッケージ１０と、第２の配線基板６０の他方の側に第２の電極パッド６４が形成された第２の半導体パッケージ５０は、半導体チップ収容孔４１ｘと、絶縁性基材４１を厚さ方向に貫通する複数の線状導体４２に接合された第３の電極パッド４２と、第４の電極パッド４４と、を備えた接続用部材４０で接合される。 （もっと読む）

【課題】絶縁部材の充填不良を低減すること。
【解決手段】支持板４４の突起部４３が形成された面には、回路基板接続用パッド３１と、実装用パッド１６と、回路基板接続用パッド３１及び実装用パッド１６を接続する接続部（層間接続部３２及び配線部３３）がめっきにより形成される。支持板４４は、半導体チップ１４が実装された回路基板４０に対向配置され、回路基板接続用パッド３１がバンプ２０を介して内部接続用パッド１９に接続される。回路基板４０と支持板４４との間には、樹脂が充填され絶縁層１５が形成される。支持板４４は、エッチングにより除去される。 （もっと読む）

【課題】半導体パッケージをより小型とすることができる半導体装置を提供すること。
【解決手段】回路素子の少なくとも一部が形成された半導体基板３と、半導体基板３の表面に配置された１または複数の表面電極４１ａ，４１ｂと、半導体基板３の裏面に配置され、上記回路素子と導通している裏面電極４２と、を備え、表面電極４１ａ，４１ｂが上記回路素子と導通している、半導体装置Ａ１であって、上記表面の側に配置されており、かつ、半導体基板３、表面電極４１ａ，４１ｂおよび裏面電極４２を支持している支持基板１と、表面電極４１ａ，４１ｂと導通しているとともに半導体基板３を貫通している導電部５１ａ，５１ｂと、をさらに備える。 （もっと読む）

【課題】サブパッケージ内の１つ以上の半導体チップに対応付けられる複数の信号のうちのいくつかを、サブパッケージ毎に容易に変える。
【解決手段】複合型積層チップパッケージ２１は、積層された第１および第２のサブパッケージ１Ｓを備えている。各サブパッケージ１Ｓは本体と配線を備えている。本体は、主要部分の上面に配置された複数の第１の端子と、主要部分の下面に配置された複数の第２の端子を有している。第１および第２のサブパッケージ１Ｓは、基準の相対的位置関係とは異なる特定の相対的位置関係で配置されている。いずれの相対的位置関係においても、互いに接する第１のサブパッケージ１Ｓにおける第１の端子と第２のサブパッケージ１Ｓにおける第２の端子の複数の対が形成される。特定の相対的位置関係では、対を構成する第１の端子と第２の端子の組み合わせが、基準の相対的位置関係とは異なる。 （もっと読む）

【課題】第１インターポーザの一方の面に配列された複数の第１ボール電極による接合信頼性が高い小型の半導体装置を提供する。
【解決手段】第２インターポーザ２３３の第１インターポーザ２１３と対向する面２３３ａにおいて、一方向に延びる複数の第１直線と、該第１直線と異なる方向に延びる複数の第２直線とが交差する格子点に第２ボール電極２３５が配置されている。その際、第２インターポーザ２３３の角部に最も近い角部格子点を、第１及び第２インターポーザ２１３，２３３を非接合状態とする非接合格子点とした。 （もっと読む）

【課題】ウエハレベルで製造される積層超小型電子パッケージ、およびこのようなパッケージを製造する方法を提供する。
【解決手段】複数の超小型電子素子を備える第１のサブアセンブリ２１０を複数の超小型電子素子を備える第２のサブアセンブリ２１０上に積層した積層アセンブリ２８０は、それらのエッジに延在するトレース（配線）を有し、次いで、トレースを露出させるために、超小型電子アセンブリ内に部分的にノッチを形成し、続いて、アセンブリの平坦な面に電気接点の端２６６８をもたらすために、ノッチの側壁にリード２６６６を形成する。 （もっと読む）

【課題】電気的接続信頼性を向上させることができる半導体装置を提供する。
【解決手段】半導体チップ３は、第１主面３０Ａと第２主面３０Ｂとの間を貫通する貫通孔３０Ｘを有する半導体基板３０と、半導体基板３０の第２主面３０Ｂを覆うように形成され、貫通孔３０Ｘと対向する位置に開口部３１Ｘが形成された絶縁層３１と、絶縁膜３３によって覆われた貫通孔３０Ｘ及び開口部３１Ｘに形成された貫通電極３２とを有する。絶縁層３１から露出される貫通電極３２の上端面は、当該半導体チップ３に他の半導体チップ４が積層される際のパッドになる。また、貫通電極３２の上端面は、絶縁層３１の半導体基板３０と接する面と反対側の面と面一になるように形成されている。 （もっと読む）

【課題】系統毎の配線長の違いを抑制し、高速動作を実現できる半導体パッケージを提供すること。
【解決手段】第１主面と、第１主面に対向した第２主面とを有する矩形の基板と、第１主面上に実装される第１の半導体チップと、第１の半導体チップ上に積層される１以上の第２の半導体チップと、１以上の第２の半導体チップ上に積層される１以上の第３の半導体チップと、を備え、基板は、第１主面上の第１の辺側に、１以上の第２の半導体チップの電極と接続される第１の接続端子と、第１の接続端子と電気的に接続され、第１の半導体チップの第１の電極と接続される第３の接続端子と、を有し、第１主面上の第１の半導体チップを挟んで第１の辺と対向する第２の辺側に、１以上の第３の半導体チップの第２の電極と接続される第２の接続端子と、第２の接続端子と電気的に接続され、第１の半導体チップの電極と接続される第４の接続端子と、を有する。 （もっと読む）

【課題】 非対称の伝導性構成要素を有するパッケージ積層構造物を提供する。
【解決手段】 パッケージ積層構造物は、第１辺Ｓ１、第１辺Ｓ１と対向する第２辺Ｓ２、第１辺に近い第１領域及び第２辺Ｓ２に近い第２領域を含む上部パッケージ基板９０１ｃと、上部パッケージ基板９０１ｃ上に配置された第１上部半導体素子を含む上部パッケージ９００ｃと、下部パッケージ基板６０６ｃ及び下部半導体素子６５０を有し、複数のパッケージ間接続部９９０Ａ、９９０Ｂを介して上部パッケージに接続される下部パッケージと、を有する。パッケージ間接続部９９０Ａ、９９０Ｂは、第１パッケージ間接続部、第２パッケージ間接続部、第３パッケージ間接続部、および第４パッケージ間接続部を有する。第１パッケージ間接続部及び第２パッケージ間接続部は第１領域内に配置され、第３パッケージ間接続部は第２領域内に配置される。 （もっと読む）

【課題】ミドルサイド電極の界面について、封止樹脂との接合やはんだ接合の状態を正確に検査することができる半導体装置及びその製造方法を提供する。
【解決手段】第１の半導体素子１０を両面から挟むように、ローサイド電極４０及び第１のミドルサイド電極５０が設けられ、ローサイド電極４０及び第１のミドルサイド電極５０の外側の面が露出するように封止樹脂１００によりモールド成形された第１の樹脂モールド１１０と、第２の半導体素子１１を両面から挟むように、ハイサイド電極６０及び第２のミドルサイド電極５１が設けられ、ハイサイド電極６０及び第２のミドルサイド電極５１の外側の面が露出するように封止樹脂によりモールド成形された第２の樹脂モールド１２０とを有し、第１のミドルサイド電極５０と第２のミドルサイド電極５１の外側の面同士が、接合又は圧接により一体的に固定されるとともに、電気的に接続されている。 （もっと読む）