垂直集積システム
【課題】コストのかかる空間をとらずに電子部品内に個別パッシブ部品を組み込むことが可能な垂直集積システムを提供する。
【解決手段】集積回路システム１００は、半導体ダイ１１０の前面上に製造された第一のアクティブ層と、半導体ダイ１１０の裏面上の第二の予め製造された層とを含み、その第二の予め製造された層は、その中に埋め込まれた電気部品を有し、その電子部品は、少なくとも一つの個別パッシブ部品１４０を含む。また、集積システム１００は、第一のアクティブ層及び第二の予め製造された層を結合する少なくとも一つの電気経路１５０も含む。
【解決手段】集積回路システム１００は、半導体ダイ１１０の前面上に製造された第一のアクティブ層と、半導体ダイ１１０の裏面上の第二の予め製造された層とを含み、その第二の予め製造された層は、その中に埋め込まれた電気部品を有し、その電子部品は、少なくとも一つの個別パッシブ部品１４０を含む。また、集積システム１００は、第一のアクティブ層及び第二の予め製造された層を結合する少なくとも一つの電気経路１５０も含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路システムに係り、特に、半導体ダイのアクティブ部品から離れた半導体ダイの裏面上に配置された部品を備えた多層垂直集積システムに関する。
【背景技術】
【０００２】
携帯電話、ＰＤＡ，ゲーム機等の携帯型電子デバイスが最近では広く普及している。今日において、これらのデバイスは、贅沢品というよりも必需品になってきている。結果として、電子デバイスのサイズは、より小さくて持ち運び易いデバイスという消費者の要求に合致するように減少している。また、デバイスはより複雑になっていて、消費者に多数の機能を提供している。しかしながら、異なる複数の機能性は、電子デバイス内により多くの部品を必要とし、デバイスサイズが大きくなる（Ｘ軸及びＹ軸のみならずＺ軸において）。その結果、技術者は通常、より多くの機能性対より小さなデバイスサイズの選択のバランスをとらなければならない。従って、技術者は電子デバイスを備える電気部品のサイズを最小化する方法を常に探している。
【０００３】
電子デバイスは通常、回路板上で互いに結合された多様な集積回路を含む。各集積回路は、電子デバイス内の他の集積回路と共に機能を発揮する。物質科学の進展は、集積回路内のトランジスタサイズの減少に繋がり、より小型でより複雑な電子デバイスが市場で出回っている。スペースを最小化するために電子デバイスが集積回路チップ内に全ての回路システムを提供することが理想的である。残念ながら、現状の製造方法はそのような能力を提供しない。従って、電子デバイスは、複数のチップ及び追加的な“個別（ディスクリート）”デバイスを含むことが多い。個別デバイスは、レジスタ、キャパシタ、インダクタ等の半導体ダイから別途製造される部品である。個別部品は、チップ外部に提供されることが多く、チップ内部の或る回路に電気的に接続される。個別部品は、チップに隣接する印刷回路板（ＰＣＢ，ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）上に取り付けられることが多く、これは電子デバイスサイズを大きくする。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従って、個別パッシブ部品がコストのかかる空間を取らずに、電子部品内に個別パッシブ部品を組み込むことが当該分野において必要とされている。
【課題を解決するための手段】
【０００５】
本発明の実施形態は、半導体ダイの前面上に製造された第一のアクティブ層と、半導体ダイの裏面上の第二の予め製造された層とを含む集積回路システムを提供し、その第二の予め製造された層はその中に埋め込まれた電気部品を有し、その電気部品は少なくとも一つの個別パッシブ部品を含む。また、集積システムは、第一のアクティブ層及び第二の予め製造された層を結合する少なくとも一つの電気経路も含む。
【０００６】
本発明の実施形態は、回路板及び垂直集積回路を備えた電子デバイスを提供する。垂直集積回路は、回路板上に配置されて、半導体ダイの前面上に製造された第一のアクティブ層と、半導体ダイの裏面上の第二の予め形成された層とを備え、その第二の予め製造された層はその中に埋め込まれた電気部品を有し、その電気部品は少なくとも一つの個別パッシブ部品を含み、垂直集積回路は、第一のアクティブ層及び第二の予め製造された層を結合する少なくとも一つの電気経路も備える。
【０００７】
本発明の実施形態は、アクティブ回路を有するアクティブ層と、そのアクティブ層の裏面上に配置された部品層であって、複数の個別パッシブ部品及びリンクを有する部品層とを備えた垂直集積回路を提供し、その個別パッシブ部品はアクティブ回路に電気的に接続されている。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係る集積システムのブロック図である。
【図２】本発明の一実施形態に係る集積システムのブロック図である。
【図３】本発明の一実施形態に係る集積システムのブロック図である。
【図４（ａ）】本発明の一実施形態に係る部品層を示す。
【図４（ｂ）】本発明の一実施形態に係るレジスタの調整を示す。
【図４（ｃ）】本発明の一実施形態に係るレジスタの調整を示す。
【図４（ｄ）】本発明の一実施形態に係るレジスタの調整を示す。
【図４（ｅ）】本発明の一実施形態に係るキャパシタの調整を示す。
【図５】本発明の一実施形態に係る集積システムのブロック図である。
【図６】本発明の一実施形態に係る集積システムのブロック図である。
【図７（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図７（ｂ）】本発明の一実施形態に係る集積システムのブロック図である。
【図８（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図８（ｂ）】本発明の一実施形態に係る集積システムのブロック図である。
【図８（ｃ）】本発明の一実施形態に係る集積システムのブロック図である。
【図９】本発明の一実施形態に係る集積システムのブロック図である。
【図１０】本発明の一実施形態に係る集積システムのブロック図である。
【図１１】本発明の一実施形態に係る集積システムのブロック図である。
【図１２（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図１２（ｂ）】本発明の一実施形態に係るインダクタを含む集積システムのブロック図である。
【図１２（ｃ）】本発明の一実施形態に係るインダクタを含む集積システムのブロック図である。
【図１２（ｄ）】本発明の一実施形態に係るインダクタを含む集積システムのブロック図である。
【図１２（ｅ）】本発明の一実施形態に係る変圧器を含む集積システムのブロック図である。
【図１２（ｆ）】本発明の一実施形態に係る変圧器を含む集積システムのブロック図である。
【図１３】本発明の一実施形態に係る集積システムのブロック図である。
【図１４】本発明の一実施形態に係る集積システムのブロック図である。
【図１５（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図１５（ｂ）】本発明の一実施形態に係る集積システムのブロック図である。
【図１５（ｃ）】本発明の一実施形態に係る集積システムのブロック図である。
【図１６】本発明の一実施形態に係る集積システムのブロック図である。
【図１７（ａ）】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図１７（ｂ）】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図１７（ｃ）】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図１７（ｄ）】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図１８】本発明の一実施形態に係る集積システムの縁の断面図を示す。
【図１９】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図２０】本発明の一実施形態に係る集積システムのスクライブラインを示す。
【図２１】本発明の一実施形態に係る集積システムのブロック図である。
【図２２】本発明の一実施形態に係る固定機構を示す。
【図２３】本発明の一実施形態に係る固定機構を示す。
【図２４】本発明の一実施形態に係る集積システムのブロック図である。
【図２５】本発明の一実施形態に係るアクティブ面の平面図を示す。
【図２６（ａ）】本発明の一実施形態に係る貫通シリコンビアを示す。
【図２６（ｂ）】本発明の一実施形態に係る貫通シリコンビアを示す。
【図２６（ｃ）】本発明の一実施形態に係る貫通シリコンビアを示す。
【図２６（ｄ）】本発明の一実施形態に係る貫通シリコンビアを示す。
【図２７】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図２８】本発明の一実施形態に係る集積システムのブロック図である。
【図２９】本発明の一実施形態に係る集積システムのブロック図である。
【図３０（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図３０（ｂ）】本発明の一実施形態に係る冷却層を示す。
【図３１（ａ）】本発明の一実施形態に係る冷却層を示す。
【図３１（ｂ）】本発明の一実施形態に係る熱電発電層を示す。
【図３２】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図３３（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図３３（ｂ）】本発明の一実施形態に係る冷却層を示す。
【図３４（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図３４（ｂ）】本発明の一実施形態に係る冷却層を示す。
【図３５（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図３５（ｂ）】本発明の一実施形態に係る測定層を示す。
【図３６】本発明の一実施形態に係る集積システムと、冷却層と、測定層とのブロック図である。
【図３７】本発明の一実施形態に係る集積システムのブロック図である。
【図３８】本発明の一実施形態に係る集積システムのブロック図である。
【図３９】本発明の一実施形態に係る集積システムのブロック図である。
【図４０（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図４０（ｂ）】本発明の一実施形態に係る集積システムのブロック図である。
【図４１】本発明の一実施形態に係る集積システムのブロック図である。
【図４２】本発明の一実施形態に係る集積システムのブロック図である。
【図４３】本発明の一実施形態に係る集積システムのブロック図である。
【図４４】本発明の一実施形態に係る集積システムのブロック図である。
【図４５】本発明の一実施形態に係る電子デバイスのブロック図である。
【発明を実施するための形態】
【０００９】
図１は、本発明の一実施形態に係る集積システム１００の簡略化したブロック図である。集積システム１００は、アクティブ面１２０と裏面１３０との両面を有する半導体ダイ１１０を含み得る。集積システムは、裏面１３０上に配置されたパッシブ部品１４０．１、１４０．２も含み得て、これらパッシブ部品は、貫通シリコンビア（ＴＳＶ，ｔｈｒｕ ｓｉｌｉｃｏｎ ｖｉａ）１５０等の電気コネクタによってアクティブ面１２０に結合されている。ＴＳＶ１５０は、端子１６０でアクティブ面１２０に結合され得る。
【００１０】
半導体ダイ１１０は、シリコンウェハ又は既知の半導体ダイ物質であり得る。アクティブ面１２０は、半導体ダイの前面に配置され得て、製造プロセス中にその上に製造されるアクティブ回路を含み得る。アクティブ回路は、当該分野において既知の方法を用いてシリコンキャリア上にエッチングされ得る。アクティブ回路は、集積システム１００の機能性を定め得るトランジスタ等の半導体デバイスを含み得る。
【００１１】
裏面１３０は、半導体ダイ１１０のアクティブ面１２０とは反対の半導体面上に位置し得る。パッシブ部品１４０．１、１４０．２は、裏面１３０上に直接取り付け可能である。パッシブ部品１４０．１、１４０．２は、半導体ダイ１１０の製造プロセスとは別途に予め製造可能な個別部品であり得る。パッシブ部品１４０．１、１４０．２は、集積回路技術によって製造するには大き過ぎる部品であり得る。パッシブ部品１４０．１、１４０．２は、動作電源を必要とせずパッシブなレジスタ、キャパシタ、インダクタ等の部品であり得る。パッシブ部品１４０．１、１４０．２は、セラミック、シリコン、又は他の適切な物質製であり得る。図１は、単に例示目的で二つのパッシブ部品１４０．１、１４０．２を示すが、本発明の実施形態は、二つよりも少ない又は多い多様な数のパッシブ部品を含み得る。例えば、本発明に係る集積回路は、一つのパッシブ部品を含み得て、又は四つのパッシブ部品を含み得る。
【００１２】
パッシブ部品１４０．１、１４０．２は、導電性接着剤若しくはペースト、異方性導電フィルム、又は含有される特定の物質に応じた他の適切な方法を用いて、半導体ダイ１１０の裏面１３０に取り付けられるか又は電気的に結合され得る。パッシブ部品１４０．１、１４０．２は、半導体ダイ１１０に対するもの以外の異なる製造プロセスを用いても製造可能である。パッシブ部品製造プロセスは、半導体ダイ製造プロセスと比較して低コストの製造タイププロセスであり得て、より複雑な構造に対して使用され得る微細幾何学的形状製造プロセスに対するものよりも大きな性能特性を備えたパッシブ個別部品が製造可能になる。加工基板、ダイ基板及びパッシブ部品基板は、金ボンディング、ガラスボンディング、陽極ボンディング、又は他の適切なボンディング方法等の複数の異なるプロセスを用いて接合可能である。
【００１３】
ＴＳＶ１５０は、半導体ダイ１１０を貫通してエッチング又はレーザードリル加工されたビアであり得る。ビアがエッチング又はレーザードリル加工された後、ビアは、導体でメッキ又は充填され得て、アクティブ面１２０と裏面１３０との間の電気接続を提供する。バンピングやパターニング等の後続処理ステップが、ＴＳＶ１５０とパッシブ部品１４０．１、１４０．２との間の電気接続を設けるために提供され得る。また、パッシブ部品は、シリコンの裏面の内部又は上に製造され得る（ＴＳＶ製造プロセスの一部として）。例えば、誘導コイル又はレジスタが製造されて、ＴＳＶに接続され得る。また、異なるパッシブ部品は、異なるＴＳＶの形状、開口、深さ、パターン等を必要とし得るので、ＴＳＶの幾何学的形状及び開口が、結合パッシブ部品の最適電気特性を促進するために修正され得る。例えば、誘導スパイラル又はコイルがＴＳＶ内部に製造され得る。また、キャパシタ内に電荷を保持又は貯蔵するために、特定のアスペクト比が必要とされ得る。そこで、例えば、ＴＳＶと同時に製造されるシリコンの裏面内の凹部が、所要の電気特性を増強するように所要され得る。更に、端子１６０が、ＴＳＶ１５０と、アクティブ面１２０上のアクティブ回路との間の電気接続を終端し得る。例えば、端子１６０ははんだバンプであり得て、また、次のパッケージングレベルに対する電気接続も提供し得る。
【００１４】
動作時には、アクティブ面１２０上のアクティブ回路が、裏面上のパッシブ部品を制御し得る。アクティブ回路は、必要に応じて裏面１３０上のパッシブ部品にアクセスし得る。従って、アクティブ回路は、集積システム１００の“ブレイン”として動作し得る。
【００１５】
集積システム１００は、裏面１３０上に垂直にパッシブ部品１４０．１、１４０．２を含み得る。従って、回路板上に予め取り付けられたパッシブ部品が、半導体ダイの裏面上に配置されて、回路板上の貴重なスペースを節約し得る。半導体ダイ内部へのパッシブ部品の取り付けは、垂直集積システムによって占有される垂直高さ（Ｚ高さ）も低減し得る。また、予め製造された（既製の）部品の使用は、異なる複数の技術を組み合わせることも可能にする。例えば、キャパシタ等のパッシブ部品を有効にする薄膜セラミック基板がシリコンベースダイ内に組み込まれ得て、単一の集積ソリューションを提供する。
【００１６】
図２は、本発明の他の実施形態に係る集積システム２００の簡略化したブロック図である。集積システム２００は、アクティブ面２２０及び裏面２３０の両面を備えた半導体ダイ２１０を含み得る。集積システムは、裏面２３０上に配置されたパッシブ部品２４０．１、２４０．２も含み得て、それらパッシブ部品２４０．１、２４０．２は、導電性トレース２５０等の電気コネクタによってアクティブ面２２０に結合される。導電性トレース２５０は、端子２６０でアクティブ面２２０に結合され得る。また、導電性トレース２５０は、半導体ダイ２１０の側端（側縁）に沿って走り得る。集積システム２００は、シリコン半導体ダイ２１０を貫通してドリル加工されるビアを必要としないが、それでも、導電性トレース２５０が半導体ダイの縁に沿って両面を結合し得るので、裏面２３０上に垂直にパッシブ部品２４０．１、２４０．２を含み得る。
【００１７】
集積システム２００の他の部分は、図１の集積システム１００に示される実施形態のものと同様である。従って、その詳細な説明はここでは繰り返さない。更に、簡単のため、上述の実施形態に共通の一部部分については、以下の実施形態では更に図示したり説明したりしない。例えば、アクティブ面に対する端子については、以下の実施形態において存在していることは当業者にとって十分に理解されるものであるので、更に図示したり説明したりしない。
【００１８】
図３は、本発明の他の実施形態に係る集積システム３００の簡略化したブロック図である。集積システム３００は、パッシブ部品３４０．１、３４０．２及びＴＳＶ３５０を結合するワイヤボンド３６０を含み得る。ワイヤボンディングは、パッシブ部品３４０．１、３４０．２と半導体ダイが異なる膨張係数の異なる物質製である場合に望ましいものとなり得て、例えばマルチチップモジュール（チップキャパシタが標準的なワイヤボンディング法を用いて電気的に接続される）に対して使用されるような標準的な組み立てプロセスが提供される。このような場合、半導体ダイ及びパッシブ部品は異なる温度で異なる速度で伸縮し得て、二つの部分の間の接続におけるひびに繋がる。これは、取り付け部品及びワイヤボンドがエポキシ（又は他の適切な物質）で封止されていることによって緩和され得て、エポキシは、関連する接合／界面を保護して、熱膨張係数／物質不整合によって生じる応力を最小化することを可能にして、機械的損傷による電気的断線を防止する。
【００１９】
チップの裏面に取り付けられたパッシブ部品を有することによって、チップ設計におけるより大きなカスタマイズ性も与えられる。垂直集積設計は、多様な応用に適合するように容易に調整及び較正可能なチップを提供し得る。本発明の一実施形態によると、集積システムは、全ての垂直集積層の組み立て後に調整可能であるように提供され得る。図４（ａ）は、レジスタ４１０、キャパシタ４２０、インダクタ４３０、リンク４４０、ＴＳＶ４５０等のパッシブ部品を備えた半導体デバイスの裏面に取り付け可能な部品層４００を示す。部品層４００は、薄いシリコンウェハ、セラミック又はガラス基板等の予め製造された基板であり得る。例えば、部品層は、６、８又は１２インチの物質の薄いシリコンウェハであり得る。部品層４００は、シリコン基板、セラミック基板、又は印刷回路板（ＰＣＢ）型基板であり得て、アクティブシリコンキャリア以外の異なるサイトに予め製造され得る。更に、予め製造された基板は、スパッタリング、メッキ、ベースシリコン上への構造体の堆積によって製造され得る。部品層４００が別途の予め製造された層である場合、部品層４００は、例えば陽極ボンディング、金ボンディング、異方性導電フィルム又は他の適切な方法を用いて、アクティブ層（キャリアシリコン）に接合され得る。
【００２０】
例えば、部品層４００は、キャリアシリコンに使われるものよりも複雑ではないプロセスを用いて、シリコン上に製造され得る。異なるシリコン基板は、一部パッシブ部品性能特徴部の製造を容易にし得る。例えば、部品層４００は、キャリアシリコンダイと比較して薄い幾何学的形状を有し得る。部品層４００上又は内部へのパッシブ部品の組み込みは、所要の性能特性に応じて更に最適化され得る。例えば、キャパシタの製造の場合、二つの平行なプレートの深さ及び表面積は、電荷を蓄積するより良い性能をもたらす。これは、図８（ｂ）及び図８（ｃ）について以下説明されるように、平行なプレートの面積を最大化するのに用いられる異なる形状／組み合わせへと反映され得る。
【００２１】
異なる製造プロセスを互いに組み合わせて、特定のパッシブ部品の所望の性能特性を最大化し得る。部品層４００は、キャリアシリコンに電気的に接続され得て、また、部品層４００は、そこに組み込まれるパッシブ部品へのリンクを含み得る。リンクは、そこに組み込まれたパッシブ部品の性能特性が修正されるように、壊されたり修正されたりできるようにされ得る。従って、集積システムは単体化後に調整可能なものとなり得る。
【００２２】
図４（ａ）に更に示されるように、部品層４００は、パッシブ部品の基本ビルディングブロックアレイを含み得る。部品層４００は、レジスタ４１０、キャパシタ４２０、インダクタ４３０等のパッシブ部品を含み得る。例示目的で、図４（ａ）は、回路の略記号でパッシブ部品を示す。部品層４００内のパッシブ部品のアレイは、下方のキャリアシリコンに電気的に接続された（例えばヒューズリンクを電気的に飛ばすこと又はレーザートリミングによって）パッシブ部品の具体的な数及びタイプが、システム全体が電気的に接続された場合（単体化前に）に設定されるように、修正され得る。従って、垂直集積システム全体が調整され得る。
【００２３】
パッシブ部品は、特定の応用に対して修正可能又は調整可能であり得る。図４（ｂ）〜図４（ｅ）は、パッシブ部品を調整するのに使用可能な異なる方法を示す。図４（ｂ）は、Ｒ３の全抵抗値を有し得るレジスタ部品を略記号で示す。この例では、抵抗は、レジスタの長さに直接依存し得る。従って、レジスタは、より小さな抵抗値を生じさせるようにレーザートリミングされ得る。例えば、レジスタは、図示されるようにより小さな抵抗Ｒ２及びＲ１を生じさせるようにトリミングされ得る。代わりに、パッシブ部品の幅が、長さを一定にしたままで修正され得て、抵抗が、パッシブ部品の幅に直接依存するようにされる。その修正は、レーザートリミング、関連するリンク又は構造の物理的修正、又は他の適切な方法によって行われ得る。
【００２４】
図４（ｃ）は、抵抗値を調整する他の方法を示す。この例では、三つのレジスタＲ１、Ｒ２、Ｒ３が直列に結合され得る。異なるリンクＬ１、Ｌ２、Ｌ３及びＬ４も、レジスタの接続間に提供され得る。どの抵抗値が好ましいかに応じて、リンクは選択的に溶かされるか（ヒューズが飛ぶ）、又は壊され得る。例えば、Ｒ２の抵抗値が好ましい場合、リンクＬ１及びＬ４が壊れ得て、レジスタＲ２の各端部に結合されたリンクＬ２及びＬ３のみが残される。他の例として、Ｒ１＋Ｒ２の抵抗値が好ましい場合、リンクＬ２及びＬ４が壊れ得て、Ｒ１及びＲ２を直列で提供するリンクＬ１及びＬ３のみが残される。更に、レジスタは、リンクと並列に配置され得る。代わりに、異なるリンクＬ１、Ｌ２、Ｌ３及びＬ４が、共通トラック上で互いに接続され得て、その共通トラックは、設計されたように接続部を壊すか又は修正するように後で修正され得る。
【００２５】
図４（ｄ）は、抵抗値を調整する他の方法を示す。この例では、三つのレジスタが、各レジスタがＴＳＶに結合され得るように提供され得る。どの抵抗値が好ましいのかに応じて、レジスタは、ワイヤボンディングによって、ＴＳＶに選択的に結合され得る。他の実施形態では、全てのレジスタがＴＳＶに結合され得て、その後、一つを除いて全てのレジスタに対するボンドが壊れ得る。また、垂直集積システムの層内の電気構造は、ヒューズリンクを介して接続され得て、そのヒューズリンクは、システムを調整するために電気的に飛ばされ得る。
【００２６】
図４（ｅ）は、キャパシタンス値を調整する方法を示す。図４（ｅ）は、パッシブ個別キャパシタの断面図及び平面図を示す。キャパシタは、電荷を蓄積する二つの平行な面Ａ及びＢを有し、それら二つの平行な面は、誘電体によって分離され得る。キャパシタの一方の面は、修正可能なものになり得る電気リンクを含み得る。例えば、リンクは、キャパシタプレートのサイズを減少させてキャパシタンスを減少させるように壊れ得る。
【００２７】
インダクタの場合、その特性は、インダクタコイルの巻き数によって影響され得る。異なる巻き数を有する層間のリンクは、各層に対する巻きを接続するヒューズを飛ばすことによって、修正され得る。複数の巻き及びリンクが各層に対して接続され得て、それらのリンクは、溶かされるか（そして電気的に飛ばされる）、又は物理的に修正され得る。
【００２８】
更に、部品層４００は、パッシブ部品とＴＳＶ４５０との間のリンク４４０も含み得て、下方のアクティブ層に電気的に接続する。よって、リンクも、集積システムを調整又は変更するように壊されるか又は変更され得る。結果として、完全な積層体としての集積システムが電気的に試験されて、裏面上の部品層の部品が、後に調整、修正又は較正され得る。垂直集積システムは、全ての層の組み立て後のウェハサンドイッチ状での調整、修正又は較正を可能にするので、垂直集積システムは異なる応用に対して容易にカスタマイズ可能である。また、完全な積層体を組み立てて、電気的に試験して、調整した後に異なる個々のシステムを単体化することができて、回路板上（又は内部）の次のパッケージングレベルへの組み込みが簡単である。
【００２９】
図５は、本発明の他の実施形態に係る集積システム５００の簡略化したブロック図である。集積システム５００は、アクティブ面５２０及び裏面５３０を備えた半導体ダイを含み得て、その裏面５３０は、パッシブ部品５４０．１、５４０．２を組み込む。ＴＳＶ５５０は、パッシブ部品５４０．１、５４０．２をアクティブ面５２０上のアクティブ回路に結合し得る。集積システムは、裏面５３０上にキャビティ５６０を含み得て、その中に、パッシブ部品５４０．１、５４０．２が取り付けられる。また、集積システム５００は保護層５７０を含み得る。
【００３０】
キャビティ５６０は、裏面にリセスエッチングされ得るか、又は半導体ダイの裏面内に形成され得る。キャビティ内部に取り付けられたパッシブ部品５４０．１、５４０．２を有することによって、垂直集積システムのシステム全体の高さが大幅に減じられて、部品サイズの更なる減少に繋がる。
【００３１】
保護層５７０は、ビアによってアクティブ面５２０等の下方の層に結合され得て、パッシブ部品５４０．１、５４０．２に対する保護カバーを提供し得る。保護層５７０は、電磁場（ＥＭＦ，ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｆｉｅｌｄ）シールディングであり得る。また、保護層５７０は、集積システム５００に対する接地面又は電力面を含み得る。保護層５７０は他の層の上に存在するので、保護層５７０は、下方の層によって生成された熱を散逸し得る。また、保護層５７０もパッシブ部品を含み得る。従って、保護層５７０は、ＥＭＦシールディングを提供するのと同時に、追加の部品層を提供し得る。また、例えば単体化の前に全ての層が互いに組み立てられる場合に、保護層５７０は、集積システム５００を調整又は較正するように修正可能であり得る。保護層５７０は、レーザートリミング、ヒューズを飛ばすこと、又は他の既知の方法によって電気的に修正可能なものであり得る。
【００３２】
図６は、本発明の他の実施形態に係る集積システム６００の簡略化したブロック図であり、図５の集積システム５００と同様のものである。集積システム６００は、キャビティを充填する封止材６１０を含み得る。封止材６１０は、硬化すると、パッシブ部品の周囲に密着して、パッシブ部品を正しい位置に固定する。
【００３３】
本発明の他の実施形態によると、集積システムは、複数のキャビティを含み得る。図７（ａ）の集積システム７００は、二つのキャビティ７６０．１、７６０．２を含み得る集積システム７８０を示し、パッシブ部品７４０．１、７４０．２はそれぞれ各キャビティ内に取り付けられ得る。また、各キャビティは、その中に取り付けられるパッシブ部品を一つよりも多く有し得る。図７（ｂ）は、封止材７９０．１、７９０．２を備えた複数のキャビティを含み得て、封止材はそれぞれキャビティを充填する。封止材７９０．１、７９０．２は硬化すると、パッシブ部品の周りに密着して、パッシブ部品を正しい位置に固定する。
【００３４】
パッシブ部品は、パッシブ部品のサイズ及びパッシブ部品の電気特性に応じて、異なる方法で半導体ダイ内部に取り付けられるか、又は埋め込まれ得る。図８（ａ）は、本発明の一実施形態に係る半導体ダイの裏面上に異なる方法で取り付けられた三つのパッシブ部品デバイスを示す。パッシブ部品８１０．１は、キャビティを有さない裏面上に直接取り付けられ得て、Ｚ１の垂直高さを有する。他方、パッシブ部品８１０．２は、完全にキャビティ内部に取り付けられ得て、キャビティの深さ及び幅に対する充填が、パッシブ部品８１０．２の電気特性を改善し得る。例えば、キャビティの深さの増大は、より抵抗性の物質をキャビティ内に組み込むことを可能にし得て、全体的な抵抗特性を増大させ得る。
【００３５】
パッシブ部品８１０．２はそれ自体のｚ方向高さを足さないので、キャビティ内部に完全にパッシブ部品８１０．２を埋め込むことは、集積システムの垂直高さを減じる。パッシブ部品８１０．３は、キャビティを充填しまたキャビティと重畳するように裏面に取り付けられ得る。キャビティの深さ及び幅に対する充填によって得られる総体積及び追加的な重畳は、パッシブ部品８１０．３の電気特性を改善し得る。例えば、キャビティ周囲への物質の重畳は、抵抗物質の総体積を増大させ得て、全体的な抵抗特性を増大させ得る。更に、Ｚ２（パッシブ部品８１０．３の高さ）は、Ｚ１（裏面上に直接取り付けられるパッシブ部品８１０．１の垂直高さ）よりも低い。従って、システムの垂直高さが、本願で説明される異なる取り付け方法を採用することによって、減じられ得る。
【００３６】
その中にパッシブ部品が取り付けられるキャビティ又は凹部は、所要の性能を最適化するように成形又は修正され得る。例えば、図８（ｂ）は、本発明の一実施形態に係る完全にキャビティ内部において裏面上に取り付けられたパッシブ部品としてのキャパシタ８３０．１を備えた集積システム８２０．１を示す。キャビティ及びＴＳＶは、キャパシタ８３０．１の頂部プレート８４０．１及び底部プレート８５０．１がキャビティに適合するように成形され得る。また、キャビティは、より高い値のキャパシタが使用できるように更に修正され得る。図８（ｃ）は、本発明の一実施形態に係るキャビティ内おいて裏面上に取り付けられたパッシブ部品としてのキャパシタ８３０．２を備えた集積システム８２０．２を示す。本実施形態のキャビティは、キャパシタ８３０．２の平行なプレートである頂部プレート８４０．２及び底部プレート８４０．３の表面積を最大化するようにステップ状にされている。キャパシタンスは平行なプレートの表面積に直接関係するので、キャパシタンス及び蓄積される電荷量が増大する。
【００３７】
図９は、本発明の他の実施形態に係る集積システム９００の簡略化したブロック図である。集積システム９００は、互いの上に積層された複数のパッシブ部品を含み得て、各パッシブ部品は、個々の凹部内に取り付けられている。第一の凹部９１０．１はその中に取り付けられたパッシブ部品９４０．１を有し得て、第二の凹部９１０．２はその中に取り付けられたパッシブ部品９４０．２を有し得て、第三の凹部９１０．３はその中に取り付けられたパッシブ部品９４０．３を有し得る。各パッシブ部品は、図９に示されるように、ＴＳＶによってアクティブ面上のアクティブ回路に電気的に接続され得る。パッシブ部品９４０．１は一対のＴＳＶ９５０．１によってアクティブ回路に接続され得て、パッシブ部品９４０．２は一対のＴＳＶ９５０．２によってアクティブ回路に接続され得て、パッシブ部品９４０．３は一対のＴＳＶ９５０．３によってアクティブ回路に接続され得る。各凹部は、ステップ状に、半導体ダイの裏面内にエッチングされるか、又はその裏面内に形成され得る。半導体ダイの裏面内部の凹部又はキャビティを“ステップ状”にすることは、異なる複数のパッシブ部品を集積システム９００内に組み込むことを可能にし得る一方で、集積システム９００の水平長さ及び垂直高さの両方を最小化する。
【００３８】
パッシブ部品９４０．１、９４０．２、９４０．３は、基板上に共に予め製造されたものであり得るが、半導体ダイからは依然として分離したままである。そして、その予め製造された基板が、組み立てのために、半導体ダイのステップ状凹部内に挿入され得る。
【００３９】
図１０は、本発明の他の実施形態に係る集積システム１０００の簡略化したブロック図であり、図９の集積システム９００と同様のものである。集積システム１０００は、キャビティを充填する封止材１０１０を含み得る。封止材１０１０は硬化すると、各凹部内のパッシブ部品の周囲に密着してそれらのパッシブ部品を正しい位置に固定する。
【００４０】
更に、図１１に示されるような保護層１１１０を、パッシブ部品の上に配置し得る。保護層１１１０は、ビアによってアクティブ面等の下方の層に結合され得て、パッシブ部品に対する保護カバーを提供し得る。保護層１１１０は電磁場（ＥＭＦ）シールディングであり得る。また、保護層１１１０は、集積システム１１００に対する接地面又は電力面を含み得る。保護層は他の層の上に存在しているので、保護層１１１０は、下方の層によって生成される熱を散逸し得る。また、保護層１１１０は、パッシブ部品も含み得る。従って、保護層１１１０は、ＥＭＦシールディングを提供するのと同時に追加の部品層を提供し得る。また、例えば、単体化の前に全ての層が組み立てられる場合に、保護層１１１０は、集積システム１１００を調整又は較正するように修正可能なものとされ得る。保護層１１１０は、レーザートリミング、ヒューズを飛ばすこと、又は他の既知の方法によって電気的に修正可能なものであり得る。
【００４１】
図１２（ａ）は、本発明の他の実施形態に係る集積システム１２００の簡略化したブロック図である。集積システム１２００は、異なる電圧領域のダイからの電気信号を分離及び結合するために裏面に配置されたインダクタコイルを用い得る。集積システム１２００は、分離障壁１２３０によって分離された低電圧ダイ１２１０及び高電圧ダイ１２２０を含み得る。また、集積システムは、パッシブ部品１２４０．１、１２４０．２と、一対のインダクタコイル１２５０．１、１２５０．２も含み得る。
【００４２】
低電圧ダイ１２１０及び高電圧ダイ１２２０は、電気的に分離された異なる電圧領域において動作する。分離障壁１２３０は、二つのダイを電気的に分離し得て、また、非導体製であり得る。パッシブ部品１２４０．１、１２４０．２は、裏面内に組み込まれ得て（又は裏面上に配置され得て）、また、低電圧ダイ１２１０のアクティブ回路に直接結合され得る。また、パッシブ部品１２４０．１、１２４０．２も、インダクタコイル１２５０．１、１２５０．２の一方に結合され得て、他方のコイルは、高電圧ダイ１２２０のアクティブ回路に結合され得る。従って、集積システム１２００は、インダクタコイル１２５０．１、１２５０．２を用いて、パッシブ部品１２４０．１、１２４０．２を含む予め製造された基板を介して、二つのダイ（低電圧ダイ１２１０及び高電圧ダイ１２２０）の間の電気信号を分離及び磁気的に結合させ得る。また、予め製造された基板層は、上述のような保護層も含み得る。
【００４３】
強磁性体もコイル内に含まれ得る。図１２（ｂ）は、本発明の一実施形態に係る集積システム内に組み込まれたインダクタの簡略化したブロック図である。インダクタは、強磁性コア１２６０．１と、その強磁性コア１２６０．１の周囲に巻かれたコイル１２７０．１とを有し得る。インダクタは、予め製造されて、半導体ダイの裏面上に取り付けられ得る。また、インダクタは、ＴＳＶ等の導電経路でアクティブ面に接続され得る。
【００４４】
図１２（ｃ）は、本発明の一実施形態に係る集積システム内のインダクタの簡略化したブロック図である。インダクタは、強磁性コア１２６０．２と、その強磁性コア１２６０．２の周囲に巻かれたコイル１２７０．２とを有し得る。本実施形態では、インダクタは、予め製造されて、半導体ダイの裏面のキャビティ内に挿入され得る。また、インダクタは、ＴＳＶ等の導電経路でアクティブ面に接続され得る。
【００４５】
図１２（ｄ）は、本発明の一実施形態に係る集積システム内のインダクタの簡略化したブロック図である。インダクタは、強磁性コア１２６０．３と、その強磁性コア１２６０．３の周囲に巻かれたコイル１２７０．３とを有し得る。本実施形態では、インダクタは半導体ダイの裏面内に製造され得る。また、インダクタは、ＴＳＶ等の導電経路でアクティブ面に接続され得る。
【００４６】
強磁性体を用いて、集積システムの層内に変圧器を形成し得る。変圧器は、ステップアップ変圧器又はステップダウン変圧器であり得る。例えば、層内に形成された変圧器はＲＦ変圧器として使用され得る。図１２（ｅ）は、本発明の一実施形態に係る変圧器形成方法を示す。予め製造された層Ａ１２８０．１は、強磁性コア１２８１の周りに巻かれたコイル１２８２を含み得る。層Ａ１２８０．１は、加工ＰＣＢ、セラミック、又は他の適切な基板であり得る。また、層Ａ１２８０．１は、他のパッシブ部品、シールディング、電力面、及び接地面を含み得る。また、層Ａ１２８０．１は他の層に対する接続部も含み得る。他の層Ｂ１２９０．１は、単導体ダイの裏面であり得る。層Ｂ１２９０．１は、半導体ダイの裏面のキャビティ内に取り付けられた強磁性コア１２９１の周りに巻かれたコイル１２９２を含み得る。二つの層（層Ａ１２８０．１及び層Ｂ１２９０．１）は接合され得て、各層の強磁性コア１２８１、１２９１は接続されて、変圧器の頂部コイルであるコイル１２８１と、下部コイルであるコイル１２８２とを備えた変圧器を形成し得る。更に、封止材がキャビティを充填し得る。代わりに、変圧器は半導体ダイの裏面上に直接取り付けられ得る。
【００４７】
図１２（ｆ）は、本発明の一実施形態に係る変圧器形成方法を示す。図１２（ｆ）の変圧器は、図示されるように強磁性コアの周囲に巻かれた一対のコイルを含み得る。変圧器は、ダイの裏面上に厚い誘電体が取り付けられた基板上に形成され得る。誘電体は、変形、加熱及び加圧し得て、ダイの裏面上に取り付けられ得るコアの端部は露出され得る。
【００４８】
図１３は、本発明の他の実施形態に係る集積システム１３００の簡略化したブロック図である。集積システム１３００は、裏面上に配置されたインダクタコイルを用いて、図１２（ａ）の集積システム１２００と同様に直接結合させることができない異なる電圧ダイに対して、電気信号を分離及び結合し得る。しかしながら、集積システム１３００においては、パッシブ部品を含む基板は、異なる電圧ダイ間の分離回路としても使用される。集積システム１３００は、低電圧ダイ１３１０と、高電圧ダイ１３２０と、分離障壁１３３０と、パッシブ部品１３４０．１と、一対のインダクタコイル１３５０．１、１３５０．２とを含み得る。本実施形態では、高電圧ダイ１３２０は、低電圧ダイ１３２０の上方に積層され得て、それら二つのダイの間に分離障壁１３３０が備わり、二つのダイを電気的に分離する。分離回路は、パッシブ部品を含む本発明において説明されるような予め製造された基板であり得る。
【００４９】
集積システム１３００の他の側面では、低電圧ダイ１３１０のアクティブ回路は、パッシブ部品１３４０．１及び高電圧ダイ１３２０の回路を含む他の層の動作を制御し得る。低電圧ダイ１３１０は他の層にアクセスし得る。
【００５０】
図１４は、図１３の集積システム１３００と同様の本発明の他の実施形態に係る集積システム１４００の簡略化したブロック図である。集積システム１４００は、高電圧ダイ１４２０上の微小電気機械システム（ＭＥＭＳ，ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）１４６０．１、１４６０．２を更に含み得る。例えば、低電圧ダイ１４１０は、ジャイロスコープ用の初期位置等のＭＥＭＳ１４６０．１、１４６０．２用の機械的位置を記憶するメモリ部分を含み得る。集積システム１４００の動作時には、ＭＥＭＳの感度及び出力が、初期機械的位置に対して正規化され得る。他の応用例として、異なる周波数帯におけるアンテナチューニング用に直列又は並列に配置されたＲＦ ＭＥＭＳスイッチが挙げられ得る。
【００５１】
また、分離障壁１４３０は、コイル間に配置された強磁性体も含み得る。強磁性体は、集積システム内において、要求に応じてステップアップ変圧器又はステップダウン変圧器をもたらし得る。
【００５２】
本発明の他の実施形態によると、光学システムは、異なる分離領域において動作する異なる複数のダイに対して電気信号を分離及び結合し得る。図１５（ａ）は、光学システムを含む集積システム１５００の簡略化したブロック図である。集積システム１５００は、低電圧ダイ１５１０と、高電圧ダイ１５２０と、分離障壁１５３０と、パッシブ部品１５４０．１とを含み得る。また、集積システム１５００は、フォトトランジスタ１５５０と、ＬＥＤ１５６０．１と、導波路１５７０とを備えた光学システムも含み得る。本実施形態では、高電圧ダイ１５２０は、低電圧ダイ１５１０の上方に積層されて、それら二つのダイの間に分離障壁１５３０が備わって、二つのダイを電気的に分離する。分離回路は、パッシブ部品を含む上述のような予め製造された基板であり得る。
【００５３】
本実施形態では、光学システムは、二つの異なる動作電圧ダイ１５１０及び１５２０の間の電気信号を分離及び光学的に結合し得る。フォトトランジスタ１５５０．１は、ダイの一方（例えば高電圧ダイ）の上に配置され得て、対応するＬＥＤ１５６０．１が他方のダイの上に配置され得る。また、光波が伝播できるように、導波路１５７０．１も、フォトトランジスタ１５５０．１とＬＥＤ１５６０．１との間に配置され得る。導波路１５７０は、分離障壁１５３０内に形成され得る。動作時には、低電圧ダイ１５１０上のアクティブ回路が、導波路１５７０．１の一方の端部上のＬＥＤ１５６０．１を通信信号としてオンにし得る。導波路１５７０．１の他方の端部のフォトトランジスタ１５５０．１は、ＬＥＤ１５６０．１が“オン”になると、感知して、高電圧ダイ１５２０の回路上の回路に情報を伝える。従って、低電圧ダイ１５１０のアクティブ回路は、パッシブ部品１５４０．１及び高電圧ダイ１５２０の回路を含む他の層の動作を制御し得る。低電圧ダイ１５１０は、必要に応じて他の層にアクセスし得る。
【００５４】
代わりに、光学システムは、本発明の一実施形態に係る図１５（ｂ）に示されるような層間の双方向通信システムであり得る。双方向通信システムにおいては、各ダイは、フォトトランジスタ１５５０．１、１５５０．２と、ＬＥＤ１５６０．１、１５６０．２を含み得て、両方向の通信を可能にする。
【００５５】
更に、二つのダイが層上に隣り合って配置されている光学システムを用い得る。図１５（ｃ）は、本発明の一実施形態に係る集積システム１５０３の簡略化したブロック図である。低電圧ダイ１５１０．３及び高電圧ダイ１５２０．３は、同じ層上に存在し得て、また、分離障壁１５３０．３によって分離され得る。光学システムが二つのダイ上に取り付けられ得る。光学システムは、フォトトランジスタ１５５０．３と、ＬＥＤ１５６０．３と、導波路１５７０．３とを含み得る。
【００５６】
図１６の集積システム１６００は、アクティブ面上のアクティブ回路が如何にして異なる複数のパッシブ部品にアクセス可能であるかについての本発明の一実施形態を示す。集積システム１６００は、パッシブ部品１６１０．１、１６１０．２と、パッシブ部品及びアクティブ回路に結合された上部基板に配置されたインダクタコイル１６３０〜１６５０とを含み得る。インダクタコイル１６３０〜１６５０は、オン／オフの切り替えを行い、パッシブ部品１６１０．１、１６１０．２を起動（活性化）／停止（不活性化）し得る。例えば、アクティブ回路は、パッシブ部品１６１０、１にアクセスする必要がある際に、電圧をインダクタコイル１６３０．１、１６３０．２に送り得る。また、一対のインダクタコイルは、一つのパッシブ部品ではなくて、複数のパッシブ部品のブロックに対するアクセスを制御し得る。
【００５７】
半導体ダイの裏面上の異なる複数の層／物質の集積は、構造の不安定性に繋がり得る。異なる層間の接着は、（垂直集積システムの動作／寿命中における、及び、個々の垂直集積システムの単体化中における）構造的完全性を保つために極めて重要となり得る。多層システム内の非類似の物質層の間の熱膨張係数（ＣＴＥ，ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）は、縁に集中する応力を発生させる。言い換えると、層間結合のせん断又は剥離に繋がり得る応力は、縁において最も強く、多層システムが多数の異なる物質の薄層を含む場合に深刻化し得る。従って、本発明によると、以下で説明される異なる複数の実施形態が、埋め込む部品の縁における接着を最大化して、垂直集積システムの機械的ロバスト性を改善するために提供される。
【００５８】
図１７（ａ）は、本発明の一実施形態に係る集積システム１７００を示す。集積システム１７００は、半導体ダイ周囲にトラックを含み得る。図１７（ａ）の上部は、二つのトラックを備えたダイの平面図を示し、下部は、二つのトラックの断面図を示す。トラックは、レーザー切断で、エッチング、又は所要の変形を提供することができる他のプロセスによって、半導体の裏面上に形成され得る。トラックは、内部に埋め込まれる封止材用のリッジ（畝）を形成して、複数の層が互いによりしっかりと付着するようにする。
【００５９】
図１７（ｂ）は、本発明の一実施形態に係る集積システム１７１０を示す。集積システム１７１０は、半導体ダイ周囲に正方形を含み得る。図１７（ｂ）の上部は、正方形を備えたダイの平面図を示し、下部は、正方形の断面図を示す。正方形は、レーザー切断で、エッチングによって、又は所要の変形を提供することができる他のプロセスによって、半導体ダイの裏面上に形成され得る。正方形は、内部に埋め込まれる封止材用のリッジを形成して、複数の層が互いによりしっかりと付着するようにする。
【００６０】
図１７（ｃ）は、本発明の一実施形態に係る集積システム１７２０を示す。集積システム１７２０は、半導体ダイ周囲に同心円を含み得る。図１７（ｃ）の上部は、同心円を備えたダイの平面図を示し、下部は同心円の断面図を示す。同心円は、レーザー切断で、エッチングによって、又は所要の変形を提供することができる他のプロセスによって、半導体ダイの裏面上に形成され得る。同心円は、内部に埋め込まれる封止材用のリッジを形成して、複数の層が互いによりしっかりと付着するようにする。
【００６１】
図１７（ｄ）は、本発明の一実施形態に係る集積システム１７３０を示す。集積システム１７３０は、半導体ダイ周囲にスタガードステップ（段差）を含み得る。図１７（ｄ）の上部は、スタガードステップを備えたダイの平面図を示し、下部はスタガードステップの断面図を示す。ステップは、レーザー切断で、エッチングによって、又は所要の変形を提供することができる他のプロセスによって、半導体ダイの裏面上に形成され得る。ステップは、内部に埋め込まれる封止材用のリッジを形成して、複数の層を互いによりしっかりと付着するようにする。
【００６２】
採用されるパターン及び形状は、必要に応じて層間の接着及び固定を改善するように最適化され得る。これは、表面積を増大させることによって、また、接合される物質の一部が機械的に固定されるようにその物質の一部が充填／硬化する凹部／トレンチ／領域（使用されるパターン又は形状に応じた）を提供することによって、達成され得る。使用されるパターン及び形状は、（単体化プロセスにわたる、及び、システムの動作寿命にわたる）完全な垂直集積構造のロバスト性を最大化するように最適化され得る。
【００６３】
本発明に係る集積システムは、ＰＣＢ型構造内に埋め込まれ得る。従って、集積システムは、その集積システムがＰＣＢ型構造又は他の構造内にしっかりと埋め込まれ得ることを保証するための固定特徴部を更に含み得る。図１８は、本発明の一実施形態に係る集積システムの縁を示す。半導体ダイ１８１０及び部品層１８２０はいずれも、図示されるような鋸歯状の縁、又は、接着を改善して最終的な基板内へのよりしっかりとした埋め込みを可能にする他の形状を有し得る。縁の仕上げは、以下で詳述するような単体化プロセス中に形成され得る。
【００６４】
図１９は、本発明の一実施形態に係る集積システム１９００の縁仕上げを平面図及び断面図で更に示す。集積システム１９００は、半導体ダイ１９１０と、アクティブ領域内の金属パッド１９２０と、スクライブストリート１９３０とを含み得る。金属パッド１９２０は、他の層に対する接続用に使用され得る。スクライブストリート１９３０は、鋸歯状の縁等の縁仕上げを含み得て、封止材によって後に充填され得るギャップを形成する。
【００６５】
図２０は、縁仕上げが如何にして形成され得るのかを示す。スクライブストリート２０１０は、開口２０２０を備えて形成され得る。開口２０２０は、レーザー切断又は他の既知の方法によって形成され得て、また、開口２０２０は図示されるような円形、又は他の形状であり得る。集積システムの単体化用の最終的な切断２０３０は、開口２０２０内において行われ得て、図１９に示される鋸歯状の縁仕上げが形成される。最終的な切断２０３０は、レーザー、ダイシング鋸、又は他の既知のデバイスによって行われ得る。
【００６６】
図２１は、本発明の他の実施形態に係る集積システム２１００の簡略化したブロック図である。集積システム２１００は、本発明に従って二つの層の間の接着を改善する固定特徴部を用いた二つの層の相互接続を示す。集積システム２１００は、固定溝２１１０．１、２１１０．２と、固定ステップ２１２０と、封止材２１３０とを含み得る。
【００６７】
固定溝２１１０．１、２１１０．２は、図１７に示される実施形態と同様のダイの縁に配置され得る。固定ステップ２１２０は、パッシブ部品が取り付けられる表面から隆起したステップであり得る。固定溝２１１０．１、２１１０．２は、保護された裏面コーティングをよりしっかりと固定させるので、集積システムの構造のロバスト性を改善し得る。結果として、縁の層の剥離や分離の可能性が大幅に減じられる。裏面層はダイによりしっかりと接着するが、これは、裏面上に組み込まれるパッシブデバイスがよりしっかりと接着されることも意味する。
【００６８】
固定溝２１１０．１、２１１０．２は、ダイの裏面上のエッチングによって形成され得る。封止材が溝内に充填され得て、また、封止材が開口を充填して硬化して、ダイ内で機械的に固定し得る。固定溝２１１０は、平坦な表面と比較してより大きな表面積のコンタクトを与えて、接着を改善する。同じコンセプトが固定ステップ２１２０にも当てはまる。
【００６９】
図２２は、固定溝が如何にして接着を改善するのか示すために、固定溝２２２０の拡大図を示す。本発明の一実施形態では、接着は、図２２に示されるような凹部をエッチングすることによって更に改善され得て、溝の最大部“ｂ”は、表面上の開口“ａ”よりも大きい。ｂ＞ａなので、コンタクトの表面積が増大して、更なる接着の改善に繋がる。
【００７０】
図２３は、接着を改善する本発明の他の実施形態に係る集積システム２３００の簡略図である。集積システム２３００は、固定溝２３２０と、封止材２３３０と、固定層２３４０とを含み得る。組み立てにおいては、固定層２３４０が、第一の組の溝に加えられ得る。そして、封止材２３３０が第二の組の溝に加えられて、また、固定層２３４０内に加えられ得る。層間の界面の物質が熱、圧力等を通じて変形して、溝を充填すると、その物質が硬化して、集積システム全体を機械的に固定して強固にすると共に、表面積の増大も接着を最大化する。開口特徴及び表面パターンは、集積システム全体をよりロバストにするための最適化のために、凹部／開口の形状を変更し、また、異なる層内の位置をスタガード状にするように修正され得る。
【００７１】
本発明の一実施形態によると、接着を改善するような修正が、半導体ダイのアクティブ面に対して為され得る。図２４の集積システム２４００はこのような修正を示す。集積システム２４００は、半導体ダイ２４１０と、誘電体層２４３０と、金属パッド２４４０．１、２４４０．２と、固定カット２４５０とを含み得る。金属パッド２４４０．１、２４４０．２は、ＰＣＢ等の次のパッケージングレベルに対する接続用に使用される露出金属コンタクトであり得る。金属パッド２４４０．１、２４４０．２の間において、誘電体層２４３０は、固定カット２４５０を含み得て、その固定カット２４５０は、コンタクトの表面積を増大させることによって、接着を改善する。固定カット２４５０は、バンピング／ウェハ処理の一部として設けられ得る。
【００７２】
図２５は、本発明の一実施形態に従って、封止材をトラップ又は固定することができる固定カット又は溝を含むアクティブ面の平面図を示す。集積システム２５００は、固定カット２５５０．１、２５５０．２と、金属パッド２５４０とを含み得る。図示されるように、固定カット２５５０．１、２５５０．２は、頂部層の誘電体内にエッチングされた同心円であり得る。金属パッド２５４０は、ＰＣＢ等の次のパッケージングレベルに対する接続用に使用される露出金属コンタクトであり得る。
【００７３】
本発明の他の実施形態では、ＴＳＶの形状が、その中に含まれる導体の接着を改善するために修正され得る。例えば、半導体ダイの裏面のＴＳＶ開口は、パッシブ部品の端子がダイの中によりしっかりと埋め込まれて集積システム全体をよりロバストにするように修正され得る。図２６（ａ）は、円形の開口を有するＴＳＶ２６１０の平面図を示し、図２６（ｂ）は、不規則な形状の開口を有するＴＳＶ２６２０の平面図を示す。ＴＳＶ２６１０及びＴＳＶ２６２０はどちらも同じ半径ｒを有する。メッキプロセスステップにおいて、不規則な形状の開口を有するＴＳＶ２６２０は、円形の開口を有するＴＳＶ２６１０と比較して、導体で充填されるビア内のより小さな体積を有する。ＴＳＶ２６２０の開口は、円形の開口に対してπ×ｒ２であるＴＳＶ２６１０の表面積よりも小さな表面積を有する。従って、ＴＳＶの開口の形状は、ビア内の導体に対して最適化された接着効果を生じさせて集積システムをよりロバストにするように修正され得る。
【００７４】
更に、ビア内の導電層の分離及び剥離は、集積システムに対する致命的な問題を生じさせ得る。しかしながら、本願で説明されるような本発明の実施形態によるビア構造は、導体をよりしっかりと保持することによって、集積システムをよりロバストにし得る。
【００７５】
以下で詳述されるように、本発明の実施形態に係る集積システムは、流体、気体等の分析においても使用可能であり、ビアが、層の間の運動の導管として使用され得る。具体的な応用に応じて、ビアは、開口を介する物質の流れを最適速度に最適化するように構成され得る。図２６（ｃ）は、本発明の一実施形態に係るＴＳＶ２６３０の断面図を示す。ＴＳＶ２６３０は、異なるステップの複数の同心円の開口を含み得て、層を介する物質流が特定の速度に制御され得るようにし得る。例えば、層の頂部から層の底部への物質の流れは、ＴＳＶ２６３０の細くなるプロファイルに起因して、減じられ得る。図２６（ｄ）は、本発明の一実施形態に係るＴＳＶ２６４０の断面図を示す。ＴＳＶ２６４０は、傾斜の異なる複数の同心円の開口を含み得て、層を介する物質流が、特定の所望速度に制御され得るようにする。代わりに、ビアは、レベル間の流体の運動の所望の速度を促進するために、最適化された他の形状の螺旋を形成するように修正され得る。例えば、ビアは、流速プロセスのフィルタリング又は低減の一部として機能して、垂直集積システム内の特定の層又は領域を通る流体が認識可能な測定電気値を示す等のｐＨレベルがモニタリングされ得るように修正され得て、また、層は、流体のｐＨが連続的にモニタリングされ得るように所望の流速を伝えるように物理的に構成され得る。
【００７６】
本発明の一実施形態によると、特定の回路はアクティブ回路の直上にＴＳＶを備えることに問題を有し得るので、ＴＳＶが半導体ダイの非アクティブ領域に配置され得る。例えば、特定のタイプの回路上へのビアの組み込みは、システム性能に影響し得る機械的応力を生じさせ得て、また、パラメトリックシフトの問題を生じさせ得る。図２７は、アクティブ回路２７１０及びＴＳＶアレイ２７２０を備えた集積システム２７００のアクティブ面の平面図及び断面図を示す。ＴＳＶアレイ２７２０は、アクティブ回路２７１０の周囲、つまりは半導体ダイの非アクティブ領域上に配置され得る。領域“ｄ”は、アクティブ回路２７１０と最近接のＴＳＶ２７２０．１との間の最小距離であり、二つの部分間の干渉を最小化する。
【００７７】
更に、他の実施形態では、応用に応じて、ＴＳＶは導体で充填されないものであり得る。例えば、光学システム又は冷却システムは、その中に充填される導体を必要としないＴＳＶを用い得る。従って、非導電性ＴＳＶが、垂直集積システムの異なる複数の層を接続し得る。
【００７８】
加熱の問題が垂直集積システムで生じ得る。アクティブ回路並びにパッシブ部品は、動作時に発熱し得る。過度の熱は、電気部品を損傷させて、集積システムの全体的な性能を劣化させ得る。図２８は、本発明の他の実施形態に係る集積システム２８００の簡略図である。集積システム２８００は、ヒートシンク２８１０と、熱ＴＳＶとを含み得る。ヒートシンク２８１０は、ヒートスラグ、又は高熱伝導体のブロックであり得る。図２８のヒートシンク２８１０は、固定ステップに取り付けられるものとして示されているが、ヒートシンク２８１０は、冷却プレートや他の界面に取り付けられ得る。熱ＴＳＶ２８２０は、ダイのアクティブ面から裏面へと熱を伝え得る。従って、ヒートシンク２８１０及び熱ＴＳＶ２８２０は共に、アクティブ面から生じる熱を散逸し過熱を防止することによって、集積システムの全体的な性能を改善する。代わりに、後述するように、システムによって生じる熱を用いて、集積システムの全体的な効率を改善し得る（つまり、熱電発電層を用いることによって）。更に、熱を伝えるのに用いられる熱ＴＳＶ２８２０を、熱効率を最適化するように修正し得る（例えば拡張する）。
【００７９】
図２９は、本発明の他の実施形態に係る集積システム２９００の簡略図である。集積システム２９００は、ヒートシンク２９１０と、熱ＴＳＶ２９２０とを含み得る。ヒートシンク２９１０は、ヒートスラグ、又は高熱伝導体のブロックであり得る。図２９のヒートシンク２９１０は、固定ステップに取り付けられるものとして示されているが、ヒートシンク２９１０は、冷却プレートや他の界面に取り付けられ得る。熱ＴＳＶ２９２０は、ダイのアクティブ面から裏面に熱を伝え得る。ヒートシンク２９１０は、アクティブ面上のアクティブ回路を全体的に覆い得て、アクティブ回路を部分的に覆うヒートシンクよりも散逸熱に関してより熱効率的になり得る。熱効率はヒートシンクのサイズに直接比例するので、ヒートシンクのサイズが増大すると、ヒートシンクの熱効率が増大する。
【００８０】
本発明の他の実施形態によると、垂直集積システムにおいて発生する熱を散逸させるのに、冷却層も用いられ得る。図３０（ａ）は、本発明の他の実施形態に係る集積システム３０００の簡略図である。集積システム３０００は、半導体ダイ３０１０と、ＴＳＶ３０２０と、冷却層３０３０と、パッシブ部品３０５０．１、３０５０．２を備えた部品層３０４０とを含み得る。部品層３０４０は、ＴＳＶ３０２０によって、半導体ダイ３０１０のアクティブ面上のアクティブ回路に電気的に結合され得る。冷却層３０３０も、部品層３０４０とアクティブ回路との間の電気接続をサポートするビアを含み得る。冷却層３０３０のビアは、冷却層の物質に応じて、貫通シリコンであるか、又は貫通シリコンではないものとなり得る。冷却層３０３０は、冷却プレート、又は熱散逸を最適化するためのマイクロ流体システムであり得る。
【００８１】
図３０（ｂ）は、冷却層３０３０の一実施形態の簡略図である。冷却層３０３０は、マイクロチャネルを含み得て、そこを冷却剤が通過し得る。冷却層３０３０は、冷却剤を循環させて熱を除去するマイクロ流体ポンプシステムにも適合し得る。冷却剤は、一方の端部に挿入されて、他方の端部へとポンピングされ得る。結果として、冷却剤の循環が、集積システム内の温度を低下させ得る。
【００８２】
図３１（ａ）は、冷却層３１００の他の実施形態の簡略図である。冷却層３１００は、ペルチェ型又は熱電型冷却システムを含み得る。冷却層３１００は、ホットサイド３０２０と、コールドサイド３０３０と、チャネル３０４０．１〜３０４０．ｎとを含み得る。また、冷却層３１００は、ビア３０１０によって下方の層に結合され得る。ビア３０１０は熱ビアであり得て、ビア３０１０は、冷却層３０１０を例えばヒートシンクやＰＣＢに結合し得る。チャネル３０４０．１〜３０４０．ｎは、ホットサイド３０２０の特定の領域と、特定の領域内においてホットサイドに結合されたビア３０１０とに熱を散逸させるために選択的に使用され得る。そして、熱は、ビア３０２０を介して散逸して過熱を防止し得る。本実施形態では、特定の領域内へのターゲットの熱散逸が最適化され得る。システムは、ビアを介する熱を熱電層に向けることによって、更に最適化され得る。この層は、垂直集積システム内部の特定の領域を冷却するようにも構成され得る。
【００８３】
熱の散逸に加えて、冷却層は熱電発電層として使用され得て、熱（例えば垂直集積システム内部の他の部品や層から発生する）が電荷に変換される。図３１（ｂ）は、熱電発電層３１００．１の一実施形態の簡略図である。熱電発電層３１００．１は、ホットサイド３０２０と、コールドサイド３０３０と、チャネル３０４０．１〜３０４０．ｎとを含み得る。また、熱電発電層３１００．１は、下方の発熱層３０５０に結合され得て、その発熱層３０５０は、パッシブ部品や他の高出力部品を含み得る。熱電発電層３１００．１は、システム内部から発生した熱を用いて、電流を生成し得て、その電流は、システム内部に貯蔵されるか又は再分配され得る。熱電層は、生成される電荷量を最大化するように組み込まれ得る。例えば、ホットサイド３０２０は、システム内部からホットスポットに熱的に接続されて、また、コールドサイド３０３０は、冷却層又は他の構造に接続されて、ホットサイド３０２０とコールドサイド３０３０との間の温度差が最大化されて、最大の電流が生成されるようにされ得る。従って、集積システムは、熱とし散逸されるエネルギーを収穫（ｈａｒｖｅｓｔ）して、それを再利用して、集積システムに電力供給して、電力を節約し得る。
【００８４】
更に、側部チャネルを、熱散逸の要求に対して用い得る。側部チャネルは、熱電層のホット面とコールド面との間の温度差を最大化して、生成される電荷を最大化し得る。図３２は、本発明の他の実施形態に係る集積システム３２００の簡略図である。図３２は、集積システム３２００のアクティブ面の平面図と、断面図とを示す。集積システム３２００は、アクティブ回路２７１０と、ＴＳＶアレイ３２２０と、側部チャネル３２３０とを含み得る。側部チャネル３２３０は、アクティブ回路３２１０の上方の半導体ダイ内に配置され得て、前後に平行に走り得る。また、側部チャネル３２３０を用いて、マイクロ流体冷却や、光学伝送システム等を組み込み得る。側部チャネルの下方のアクティブ回路によって発生する熱は、側部チャネルによって散逸され得る。
【００８５】
側部チャネルは、冷却層等の垂直集積システムの他の層にも配置され得る。図３３（ａ）は、本発明の他の実施形態に係る集積システム３３００の簡略図である。集積システム３３００は、半導体ダイ３３１０と、ＴＳＶ３３２０と、側部チャネル３３３５を備えた冷却層３３３０と、パッシブ部品３３５０．１、３３５０．２を備えた部品層３３４０とを含み得る。部品層３３４０は、ＴＳＶ３３２０によって半導体ダイ３０１０のアクティブ面上のアクティブ回路に電気的に結合され得る。冷却層３３３０は、導体で充填されたビア３３３７も含み得て、部品層３３４０とアクティブ回路との間の電気接続をサポートする。ビア３３３７は、冷却層の物質に応じて、貫通シリコンであってもなくてもよい。
【００８６】
図３３（ｂ）は、マイクロ流体冷却システムを組み込んだ冷却層３３３０の一実施形態の簡略図である。冷却層３３３０は、側部チャネル３３３５を含み得て、そこを介して冷却剤が通過し得る。また、冷却層３３３０は、冷却剤を循環させて熱を除去するマイクロ流体ポンプシステムにも適合し得る。
【００８７】
更に、側部チャネルは、冷却システム以外の他の目的にも使用され得る。例えば、通信リンクを提供するために、光学伝送線が側部チャネル内に配置され得る。図３４（ａ）は、図３３（ａ）の集積システム３３００と同様の本発明の他の実施形態に係る集積システム３４００の簡略図である。集積システム３４００は、図３４（ｂ）に示されるように光学チャネル３４１５として動作する側部チャネルを備えた冷却層３３４０を含み得る。光学チャネル３４１５は、ライトパイプ、光ファイバー等を含み得る。光分離も、エネルギーハーベスティング（環境発電）応用においては用いられ得る。例えば、エネルギーがバッテリー電源に戻されて再利用され得ると、ブースト電圧レベル（デバイス対する印加電源電圧を超える）が、光学的に分離されたリンクを介して電源に対して混ぜられて、電流又は電圧のサージ（急上昇）でのバッテリーのオーバロードの悪影響を回避し得る。また、光学チャネルを用いて、電圧を実際にブーストして、光源及びフォトダイオードアレイを用いた二次電源を形成して、所望の電圧レベルにブーストし得る。
【００８８】
一部応用（例えばハプティクスやタッチスクリーン技術）に対して、高電圧が、スクリーンに対する機能にアクセスするためのスクリーンのタッチによって発生され得る。異なるオプションが選択されると、電荷が生成されて、“ダンピング”されなければならない。本発明の一実施形態に係る集積システムは、この“ダンピング”された電荷を貯蔵して、その後システムに再循環させることができる構造（例えばキャパシタ）を含む層を提供し得る。従って、本発明に係る集積システムは、システムの異なるファセットによって生成されたエネルギーを収穫して、全体的な電力効率を改善し、“リチウムイベント”等を回避する重要な安全特徴部を提供し得る。
【００８９】
一部集積回路応用は、流体、気体等の物質の分析を必要とし得る。従来、集積回路の外側の別途の部分が、分析する必要のある物質の保持及び測定のためには一般的に必要とされている。本発明の一実施形態によると、測定層が、半導体ダイの裏面上に組み込まれて、所定の応用に対して必要とされる別途の部品の数を減らし得る。
【００９０】
図３５（ａ）は、本発明の一実施形態に係る集積システム３５００の簡略図である。集積システム３５００は、半導体ダイ３５１０と、ＴＳＶ３５２０と、測定層３５３０と、パッシブ部品３５５０．１、３５５０．２を備えた部品層３５４０とを含み得る。測定層３５３０は、図３４（ｂ）に示されるようにそこを通っている流体又は他の物質を操作又は分析することができるチャネルを含み得る。例えば、測定層は、流体のｐＨレベルをモニタリングしたり、液体の流速をモニタリングしたり、ガス濃度をモニタリングしたりし得る。
【００９１】
測定層３５３０は、上方及び下方の層に結合するための電気接続を含み得る。電気接続は、導体で充填されたビアであり得る。また、測定層３５３０は、モニタリング量を表す電気信号を提供してその信号を集積システム３５００の他の層に提供する他の電子回路も含み得る。例えば、測定層３５３０は、分析されている液体のｐＨレベルを表すアナログ信号を生成する電子回路を含み得る。また、測定層は、フィルタリング、分離、及び分析性能を提供する電子回路を更に含み得る。例えば、ＭＥＭＳデバイスが、測定層内に組み込まれ得る。また、測定層は、流体や気体等の操作を最適化する機械特徴部及び構造も含み得る。
【００９２】
図３６は、本発明の一実施形態に係る集積システム３６００の簡略図である。集積システム３６００は、冷却層３６１０と、測定層３６２０とを含み得る。冷却層３６１０は、上述の冷却層と同様のものであり得て、また、測定層３６２０も上述の測定層と同様のものであり得る。冷却層３６１０及び測定層３６２０は共に、物質を測定するように作用する一方で、層間の相互作用に起因して集積システム３６００を冷却し得る。例えば、冷却層３６１０は、アクティブ回路から熱を吸収する加熱素子を含み得る。
【００９３】
加熱素子は、測定層３６２０を通過している物質の処理も促進し得る。従って、集積回路３６００は、システムにとって一般的には有害な一つの層によって生成される熱を利用して、測定層等の他の層をより良く動作させる。例えば、測定層３６２０は、分析される液体用のチャネルを含み得る。冷却層３６２０から運ばれる熱は、測定層のチャネルを介する液体の運動を加速して、より速い動作に繋がり得る。分離、濾過等の他の分析作業も、熱によって加速され得る。更に、冷却層３６１０及び測定層３６２０はどちらも、集積システム３６００の他の層と通信することができる他の電子回路を含み得る。
【００９４】
本発明の他の実施形態によると、垂直集積システムの異なる複数の層を介するビアが、分析用のチャネルとして使用され得る。図３７は、本発明の一実施形態に係る集積システム３７００の簡略図である。ビア３７１０．１、３７１０．２は、集積システム３７００の全て又は一部の層を貫通し得る。ビア３７１０．１、３７１０．２は、ビアを通るガス等の流体や他の物質を操作又は分析し得る。集積システム３７００の一つの層は、分離、濾過等の分析作業を提供する電子回路（例えばＭＥＭＳ）を含み得る。
【００９５】
ビア設計の利点の一つは、ビアが電力を節約することである。重力が、集積システム内部にビア内の物質を輸送し得る。従って、集積システムに必要とされる電力が少なくなる。図３８は、物質が如何にしてビア３８１０．１、３８１０．２を通過し得るのか示す。矢印は、重力が如何にして頂部層から底部層まで集積システムを通じて物質を動かし得るのかを示す。こうしたビアの具体的な設計は、具体的な応用に適合するように必要に応じて修正され得る。
【００９６】
他の電力節約方法を、本発明に係る垂直集積システムにおいて採用し得る。図３９は、本発明の一実施形態に係る集積システム３９００の簡略図である。集積システム３９００は、アクティブ面３９２０及び裏面３９３０を備えた半導体ダイ３９１０と、光起電層３９４０と、ＴＳＶ３９５０とを含み得る。光起電層３９４０は、裏面３９３０上に形成されるか又は取り付けられ得て、また、レーザートリミングで修正可能なものであり得る。光起電層３９４０は、太陽光線を電気エネルギーに変換する有機光起電セルを含み得る。セルは、光を活物質に結合して電気エネルギーを生成する透明導電性電極を含み得る。そして、電気エネルギーは、集積システムに電力供給を行い、自家発電システムを提供し得る。
【００９７】
図４０（ａ）は、本発明の一実施形態に係る集積システム４０００の簡略図である。集積システムは、光起電層４０１０．１と、開口４０３０．１を備えた耐光層４０２０．１と、電気ストレージ部品４０４０．１とを含み得る。耐光層４０２０．１は、光起電層の上に配置され得て、また、戦略的に配置された開口４０３０．１を含み得る。耐光層４０２０．１は複数の目的を果たし得る。耐光性は、露光によって損傷する可能性のある集積システム４０００の他の電気部品を保護し得る。耐光層４０２０．１も、開口４０３０．１を介して、光及び電流の流れを制御するようにパターニングされ得る。開口４０３０．１は、光起電層４０１０．１から下方の他の層への電流の流れを最大化するように最適化され得る。更に、光起電層４０１０．１によって生成された電荷を貯蔵及び操作するために、電気ストレージ部品４０４０．１が、開口４０３０．１の下方の領域に配置され得る。アクティブ回路は、電気ストレージ部品４０４０．１の動作を制御し得る。例えば、アプリケーションが特定の部品の使用を要求した際に、アクティブ回路が、特定の電気ストレージ部品にアクセスし得る。従って、電力使用が、アクティブ回路によって効率的に制御され得る。代わりに、耐光層は、特定の領域に電荷を発生させるように戦略的に配置された光起電セルを含み得る。更に、ライトパイプ及び他の光伝送デバイスを用いて、外部源から集積システム内部の特定の光起電セルに光を発散、チャネリング及び集束することによって、生成される電荷を最大化し得る。
【００９８】
光起電層及び耐光層は、光起電層が耐光層の上部に存在するように転置され得る。図４０（ｂ）は、本発明の一実施形態に係る集積システム４００１の簡略図である。集積システム４００１は、光起電層４０１０．２と、開口４０３０．２を備えた耐光層４０２０．２と、電気ストレージ部品４０４０．２とを含み得る。本実施形態では、光起電層４０１０．２は、耐光層４０２０．２の上に配置され得て、また、最上部の層であり得る。光起電層４０１０．２によって生成される電荷は、露光される面積に比例する。従って、頂部に光起電層４０１０．２を配置することによって、生成される電荷の量を最大化し得る。また、耐光層４０２０．２の選択的パターニングによって、集積回路の一部領域を露光から保護し得る。
【００９９】
垂直集積システムは、その応用に応じた多様な方法で配置され得る。図４１は、本発明の一実施形態に係る集積システム４１００の簡略図である。集積システム４１００は、光起電層４１１０と、開口４１２６を備えた耐光層４１２０と、部品層４１３０と、電気ストレージ部品４１４０とを含み得る。部品層４１３０は、パッシブ部品を含み得る。耐光層４１２０は、部品層４１３０の下方に存在し得て、光起電層４１１０は、耐光層４１２０の下方に存在し得る。光起電層４１１０が複数の層の下方に存在するので、開口４１２５は、光起電層４０１０から下方の他の層への電流の流れを最大化するように戦略的にパターニングされ得る。また、本実施形態では、部品層４１３０も、開口を覆わないように戦略的に配置され得る。更に、電気ストレージ部品４１４０は、光起電層４１１０によって生成された電荷を貯蔵及び操作するために、開口４１２５の下方の領域に配置され得る。アクティブ回路は、電気ストレージ部品４１４０の動作を制御し得る。
【０１００】
他の実施形態では、光起電層が、垂直集積システムの最上部層として配置され得る。図４２は、本発明の一実施形態に係る集積システム４２００の簡略図である。集積システム４２００において、パッシブ部品を備えた部品層４２３０は、光起電層４２１０の下方に存在し得る。光起電層４２３０が最上部層であるので、露光用の表面積が増大して、生成される電気エネルギーの量が増大する。
【０１０１】
他の実施形態では、光起電層は、熱電層と共に動作し得る。図４３は、本発明の一実施形態に係る集積システム４３００の簡略図である。集積システム４３００において、光起電層４３１０は、熱電層４３２０と、パッシブ部品を備えた部品層４３３０との上に配置され得る。熱電発電層４３２０は、ホットサイドと、コールドサイドと、チャネルとを含み得る。熱電発電層４３２０は、システム内部から発生した熱を利用して、電流を生成し（電荷を収穫し）、その電流は、システム内部に貯蔵されるか再分配され得る。更に、熱電発電層４３２０は、光起電層４３１０からも電荷を収穫し得る。集積システム４３００は、収穫された電荷を貯蔵するキャパシタ等の部品を含み得る。更に、電荷を運ぶ層間のリンクが、電流の移動速度を改善するように修正され得る。集積システムのエネルギー効率は、システム内部で生成される熱及び光起電層等の他の源から生成される電荷を収穫することによって大幅に改善され得る。収穫された電荷は、貯蔵されるか、システム全体にわたって再分配されて、例えばバッテリーを充電する。
【０１０２】
本発明に係る集積システムの応用の一つでは、集積システムが、アラームシステム等のモニタリングシステムにおいて採用され得る。図４４は、本発明の一実施形態に係る集積システム４４００の簡略図である。集積システム４４００は、信号伝送層４４１０と部品層４４４０とを含み得る。また、集積システム４４００は、本願の他の実施形態において説明される他の部品も含み得る。信号伝送層４４１０は、インダクタコイル等のコイル４４２０と、集積システム内部の他の層に接続し得るビア４４３０とを含み得る。特定の状態を測定すると、コイル４４２０が結果としての信号を発生させ得る。そして、結果としての信号は、集積システムから他の遠隔地（例えばアラームコマンドセンター）に伝送され得る。例えば、集積システムは、流体のｐＨをモニタリングし得て、モニタリングされたｐＨレベルが所定レベルを超過すると、集積システムが結果としての信号を伝送し得る。
【０１０３】
他の実施形態では、本発明に係る集積システムは、リモート信号を受信することができる一つの層内のインダクタを含み得る。リモート信号の受信は、集積システム又はその一部を起動し得る。インダクタコイルは、集積システムの異なる部分及び機能を起動／停止させるように集積システム全体にわたって戦略的に配置され得る。
【０１０４】
更に、本発明に係る集積システムは、サーモカップルや光ファイバーリンク等の遠隔感知導管を含み得る。遠隔感知導管は、遠隔入力を集積システム内部の層に供給することを可能にし得る。例えば、感知素子を備えたサーモカップルが、高温環境等の苛酷な環境下において配置され得る。サーモカップルは、集積システム内部の層と通信して、こうしなければ入手できないような重要な情報を提供し得る。
【０１０５】
本発明に係る集積システムは、多様な電子デバイス及び応用において使用され得る。図４５は、本発明の一実施形態に係る電子デバイス４５００の簡略化したブロック図である。電子デバイス４５００は、回路板４５１０を含み得て、その回路板４５１０は、回路板４５１０の上又は内部に取り付けられた集積システム４５２０を有し得る。集積システム４５２０は、本願の他の実施形態において説明される部品を含み得る。回路板４５１０は、プロセッサ４５３０、ユーザーインターフェース４５４０、他の適切な電気部品等の電子デバイス４５００の他の部品に結合され得る。
【０１０６】
プロセッサ４５３０は、電子デバイス４５００及びその部品の動作を制御し得る。プロセッサ４５３０は、マイクロプロセッサ、デジタル信号プロセッサ、フィールドプログラマブルロジックアレイ等の従来の処理システムのいずれか又は組み合わせであり得る。
【０１０７】
ユーザーインターフェース４５４０は、ＬＣＤスクリーン、ＣＲＴ、プラズマスクリーン、ＬＥＤスクリーン等のディスプレイを含み得る。ユーザーインターフェース４５４０は、キーボード、マウス、タッチスクリーンセンサ、又は、ユーザーが電子デバイス４５００とインタラクトすることを可能にする他のユーザー入力デバイスであり得る。ユーザーインターフェース４５４０は、ハードキー及び／又はソフトキーを含み得る。ユーザーインターフェース４５４０は、例えばタッチスクリーンディスプレイ形式のディスプレイと集積され得る。電子デバイス４５００は、その電子デバイスの応用に応じた他の部品を含み得る。電子デバイス４５００は、デジタルカメラ、携帯電話、アラームシステム、ゲゲーム機、又は本発明に係る集積システムの組み込みの恩恵を受け得るもの等の携帯電子デバイスであり得る。本発明に係る集積システムの組み込みは、電子デバイスのサイズを減少させる一方で、性能を最大化させ得る。
【０１０８】
本発明の複数の実施形態について具体的に例示して説明してきた。しかしながら、本発明の多様な修正及び変形は、本発明の精神及び意図した範囲から逸脱することなく、上述の教示によってカバーされるものであり、また、添付の特許請求の範囲内にあるものであることを理解されたい。更に、異なる実施形態の異なる部品が、本発明の精神及び意図した範囲から逸脱することなく、組み合わせて使用され得ることは理解されたい。他の具体例においては、周知の動作、部品及び回路については、実施形態を曖昧にしないために、詳細には説明していない。本願で説明される具体的な構造及び機能の詳細は、代表的なものであって、実施形態の範囲を必ずしも限定するものではないことを理解されたい。
【０１０９】
多様な実施形態は、ハードウェア要素、ソフトウェア要素、又は両者の組み合わせを用いて、実施され得る。ハードウェア要素の例として、プロセッサ、マイクロプロセッサ、回路、回路素子（例えば、トランジスタ、レジスタ、キャパシタ、インダクタ等）、集積回路、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、ＰＬＤ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ）、ＤＳＰ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、論理ゲート、レジスタ、半導体デバイス、チップ、マイクロチップ、チップセット等が挙げられる。ソフトウェアの例として、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、マシーンプログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、ファンクション、メソッド、プロシージャ、ソフトウェアインターフェース、ＡＰＩ（ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｇｒａｍ ｉｎｔｅｒｆａｃｅ）、命令セット、計算コード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、値、記号、又はこれらの組み合わせが挙げられる。実施形態がハードウェア要素及び／又はソフトウェア要素を用いて実施されるのかの決定は、多数の因子（所望の計算速度、パワーレベル、耐熱性、処理サイクルバジェット、入力データ転送速度、出力データ転送速度、メモリリソース、データバス速度、他の設計又は性能の制約等）に応じて変わり得る。
【０１１０】
一部実施形態は、例えば、コンピュータ可読媒体又はアーティクルを用いて実施され得て、そのコンピュータ可読媒体又はアーティクルは、機械によって実行されると、その機械が実施形態に従った方法及び／又は動作を実行するようにさせ得る一つの命令又は命令セットを記憶し得る。このような機械として、例えば、適切な処理プラットフォーム、計算プラットフォーム、計算デバイス、処理デバイス、計算システム、処理システム、コンピュータ、プロセッサ等が挙げられて、ハードウェア及び／又はソフトウェアの適切な組み合わせを用いて実施され得る。コンピュータ可読媒体又はアーティクルとして、例えば、適切なタイプのメモリユニット、メモリデバイス、メモリアーティクル、メモリ媒体、ストレージデバイス、ストレージアーティクル、ストレージ媒体、及び／又は、ストレージユニット、例えば、メモリ、リムーバブル又は非リムーバブル媒体、イレーサブル又は非イレーサブル媒体、書き込み可能又は書き換え可能媒体、デジタル又はアナログ媒体、ハードディスク、フロッピディスク（登録商標）、ＣＤ‐ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＣＤ‐Ｒ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅｃｏｒｄａｂｌｅ）、ＣＤ‐ＲＷ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅｗｒｉｔａｂｌｅ）、光学ディスク、磁気媒体、磁気光学媒体、リムーバブルメモリカード又はディスク、多様なタイプのＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、テープ、カセット等が挙げられる。命令としては、適切なタイプのコード、ソースコード、コンパイル済みコード、インタプリタ済みコード、実行可能コード、スタティックコード、ダイナミックコード、暗号化コード等が挙げられて、適切な高レベル、低レベル、オブジェクト指向、ビジュアル、コンパイル済み及び／又はインタプリタ済みプログラミング言語を用いて実行される。
【符号の説明】
【０１１１】
１００ 垂直集積システム
１１０ 半導体ダイ
１２０ アクティブ面
１３０ 裏面
１４０ パッシブ部品
１５０ ＴＳＶ
１６０ 端子
【技術分野】
【０００１】
本発明は集積回路システムに係り、特に、半導体ダイのアクティブ部品から離れた半導体ダイの裏面上に配置された部品を備えた多層垂直集積システムに関する。
【背景技術】
【０００２】
携帯電話、ＰＤＡ，ゲーム機等の携帯型電子デバイスが最近では広く普及している。今日において、これらのデバイスは、贅沢品というよりも必需品になってきている。結果として、電子デバイスのサイズは、より小さくて持ち運び易いデバイスという消費者の要求に合致するように減少している。また、デバイスはより複雑になっていて、消費者に多数の機能を提供している。しかしながら、異なる複数の機能性は、電子デバイス内により多くの部品を必要とし、デバイスサイズが大きくなる（Ｘ軸及びＹ軸のみならずＺ軸において）。その結果、技術者は通常、より多くの機能性対より小さなデバイスサイズの選択のバランスをとらなければならない。従って、技術者は電子デバイスを備える電気部品のサイズを最小化する方法を常に探している。
【０００３】
電子デバイスは通常、回路板上で互いに結合された多様な集積回路を含む。各集積回路は、電子デバイス内の他の集積回路と共に機能を発揮する。物質科学の進展は、集積回路内のトランジスタサイズの減少に繋がり、より小型でより複雑な電子デバイスが市場で出回っている。スペースを最小化するために電子デバイスが集積回路チップ内に全ての回路システムを提供することが理想的である。残念ながら、現状の製造方法はそのような能力を提供しない。従って、電子デバイスは、複数のチップ及び追加的な“個別（ディスクリート）”デバイスを含むことが多い。個別デバイスは、レジスタ、キャパシタ、インダクタ等の半導体ダイから別途製造される部品である。個別部品は、チップ外部に提供されることが多く、チップ内部の或る回路に電気的に接続される。個別部品は、チップに隣接する印刷回路板（ＰＣＢ，ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）上に取り付けられることが多く、これは電子デバイスサイズを大きくする。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従って、個別パッシブ部品がコストのかかる空間を取らずに、電子部品内に個別パッシブ部品を組み込むことが当該分野において必要とされている。
【課題を解決するための手段】
【０００５】
本発明の実施形態は、半導体ダイの前面上に製造された第一のアクティブ層と、半導体ダイの裏面上の第二の予め製造された層とを含む集積回路システムを提供し、その第二の予め製造された層はその中に埋め込まれた電気部品を有し、その電気部品は少なくとも一つの個別パッシブ部品を含む。また、集積システムは、第一のアクティブ層及び第二の予め製造された層を結合する少なくとも一つの電気経路も含む。
【０００６】
本発明の実施形態は、回路板及び垂直集積回路を備えた電子デバイスを提供する。垂直集積回路は、回路板上に配置されて、半導体ダイの前面上に製造された第一のアクティブ層と、半導体ダイの裏面上の第二の予め形成された層とを備え、その第二の予め製造された層はその中に埋め込まれた電気部品を有し、その電気部品は少なくとも一つの個別パッシブ部品を含み、垂直集積回路は、第一のアクティブ層及び第二の予め製造された層を結合する少なくとも一つの電気経路も備える。
【０００７】
本発明の実施形態は、アクティブ回路を有するアクティブ層と、そのアクティブ層の裏面上に配置された部品層であって、複数の個別パッシブ部品及びリンクを有する部品層とを備えた垂直集積回路を提供し、その個別パッシブ部品はアクティブ回路に電気的に接続されている。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係る集積システムのブロック図である。
【図２】本発明の一実施形態に係る集積システムのブロック図である。
【図３】本発明の一実施形態に係る集積システムのブロック図である。
【図４（ａ）】本発明の一実施形態に係る部品層を示す。
【図４（ｂ）】本発明の一実施形態に係るレジスタの調整を示す。
【図４（ｃ）】本発明の一実施形態に係るレジスタの調整を示す。
【図４（ｄ）】本発明の一実施形態に係るレジスタの調整を示す。
【図４（ｅ）】本発明の一実施形態に係るキャパシタの調整を示す。
【図５】本発明の一実施形態に係る集積システムのブロック図である。
【図６】本発明の一実施形態に係る集積システムのブロック図である。
【図７（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図７（ｂ）】本発明の一実施形態に係る集積システムのブロック図である。
【図８（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図８（ｂ）】本発明の一実施形態に係る集積システムのブロック図である。
【図８（ｃ）】本発明の一実施形態に係る集積システムのブロック図である。
【図９】本発明の一実施形態に係る集積システムのブロック図である。
【図１０】本発明の一実施形態に係る集積システムのブロック図である。
【図１１】本発明の一実施形態に係る集積システムのブロック図である。
【図１２（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図１２（ｂ）】本発明の一実施形態に係るインダクタを含む集積システムのブロック図である。
【図１２（ｃ）】本発明の一実施形態に係るインダクタを含む集積システムのブロック図である。
【図１２（ｄ）】本発明の一実施形態に係るインダクタを含む集積システムのブロック図である。
【図１２（ｅ）】本発明の一実施形態に係る変圧器を含む集積システムのブロック図である。
【図１２（ｆ）】本発明の一実施形態に係る変圧器を含む集積システムのブロック図である。
【図１３】本発明の一実施形態に係る集積システムのブロック図である。
【図１４】本発明の一実施形態に係る集積システムのブロック図である。
【図１５（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図１５（ｂ）】本発明の一実施形態に係る集積システムのブロック図である。
【図１５（ｃ）】本発明の一実施形態に係る集積システムのブロック図である。
【図１６】本発明の一実施形態に係る集積システムのブロック図である。
【図１７（ａ）】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図１７（ｂ）】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図１７（ｃ）】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図１７（ｄ）】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図１８】本発明の一実施形態に係る集積システムの縁の断面図を示す。
【図１９】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図２０】本発明の一実施形態に係る集積システムのスクライブラインを示す。
【図２１】本発明の一実施形態に係る集積システムのブロック図である。
【図２２】本発明の一実施形態に係る固定機構を示す。
【図２３】本発明の一実施形態に係る固定機構を示す。
【図２４】本発明の一実施形態に係る集積システムのブロック図である。
【図２５】本発明の一実施形態に係るアクティブ面の平面図を示す。
【図２６（ａ）】本発明の一実施形態に係る貫通シリコンビアを示す。
【図２６（ｂ）】本発明の一実施形態に係る貫通シリコンビアを示す。
【図２６（ｃ）】本発明の一実施形態に係る貫通シリコンビアを示す。
【図２６（ｄ）】本発明の一実施形態に係る貫通シリコンビアを示す。
【図２７】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図２８】本発明の一実施形態に係る集積システムのブロック図である。
【図２９】本発明の一実施形態に係る集積システムのブロック図である。
【図３０（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図３０（ｂ）】本発明の一実施形態に係る冷却層を示す。
【図３１（ａ）】本発明の一実施形態に係る冷却層を示す。
【図３１（ｂ）】本発明の一実施形態に係る熱電発電層を示す。
【図３２】本発明の一実施形態に係る集積システムの平面図及び断面図を示す。
【図３３（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図３３（ｂ）】本発明の一実施形態に係る冷却層を示す。
【図３４（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図３４（ｂ）】本発明の一実施形態に係る冷却層を示す。
【図３５（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図３５（ｂ）】本発明の一実施形態に係る測定層を示す。
【図３６】本発明の一実施形態に係る集積システムと、冷却層と、測定層とのブロック図である。
【図３７】本発明の一実施形態に係る集積システムのブロック図である。
【図３８】本発明の一実施形態に係る集積システムのブロック図である。
【図３９】本発明の一実施形態に係る集積システムのブロック図である。
【図４０（ａ）】本発明の一実施形態に係る集積システムのブロック図である。
【図４０（ｂ）】本発明の一実施形態に係る集積システムのブロック図である。
【図４１】本発明の一実施形態に係る集積システムのブロック図である。
【図４２】本発明の一実施形態に係る集積システムのブロック図である。
【図４３】本発明の一実施形態に係る集積システムのブロック図である。
【図４４】本発明の一実施形態に係る集積システムのブロック図である。
【図４５】本発明の一実施形態に係る電子デバイスのブロック図である。
【発明を実施するための形態】
【０００９】
図１は、本発明の一実施形態に係る集積システム１００の簡略化したブロック図である。集積システム１００は、アクティブ面１２０と裏面１３０との両面を有する半導体ダイ１１０を含み得る。集積システムは、裏面１３０上に配置されたパッシブ部品１４０．１、１４０．２も含み得て、これらパッシブ部品は、貫通シリコンビア（ＴＳＶ，ｔｈｒｕ ｓｉｌｉｃｏｎ ｖｉａ）１５０等の電気コネクタによってアクティブ面１２０に結合されている。ＴＳＶ１５０は、端子１６０でアクティブ面１２０に結合され得る。
【００１０】
半導体ダイ１１０は、シリコンウェハ又は既知の半導体ダイ物質であり得る。アクティブ面１２０は、半導体ダイの前面に配置され得て、製造プロセス中にその上に製造されるアクティブ回路を含み得る。アクティブ回路は、当該分野において既知の方法を用いてシリコンキャリア上にエッチングされ得る。アクティブ回路は、集積システム１００の機能性を定め得るトランジスタ等の半導体デバイスを含み得る。
【００１１】
裏面１３０は、半導体ダイ１１０のアクティブ面１２０とは反対の半導体面上に位置し得る。パッシブ部品１４０．１、１４０．２は、裏面１３０上に直接取り付け可能である。パッシブ部品１４０．１、１４０．２は、半導体ダイ１１０の製造プロセスとは別途に予め製造可能な個別部品であり得る。パッシブ部品１４０．１、１４０．２は、集積回路技術によって製造するには大き過ぎる部品であり得る。パッシブ部品１４０．１、１４０．２は、動作電源を必要とせずパッシブなレジスタ、キャパシタ、インダクタ等の部品であり得る。パッシブ部品１４０．１、１４０．２は、セラミック、シリコン、又は他の適切な物質製であり得る。図１は、単に例示目的で二つのパッシブ部品１４０．１、１４０．２を示すが、本発明の実施形態は、二つよりも少ない又は多い多様な数のパッシブ部品を含み得る。例えば、本発明に係る集積回路は、一つのパッシブ部品を含み得て、又は四つのパッシブ部品を含み得る。
【００１２】
パッシブ部品１４０．１、１４０．２は、導電性接着剤若しくはペースト、異方性導電フィルム、又は含有される特定の物質に応じた他の適切な方法を用いて、半導体ダイ１１０の裏面１３０に取り付けられるか又は電気的に結合され得る。パッシブ部品１４０．１、１４０．２は、半導体ダイ１１０に対するもの以外の異なる製造プロセスを用いても製造可能である。パッシブ部品製造プロセスは、半導体ダイ製造プロセスと比較して低コストの製造タイププロセスであり得て、より複雑な構造に対して使用され得る微細幾何学的形状製造プロセスに対するものよりも大きな性能特性を備えたパッシブ個別部品が製造可能になる。加工基板、ダイ基板及びパッシブ部品基板は、金ボンディング、ガラスボンディング、陽極ボンディング、又は他の適切なボンディング方法等の複数の異なるプロセスを用いて接合可能である。
【００１３】
ＴＳＶ１５０は、半導体ダイ１１０を貫通してエッチング又はレーザードリル加工されたビアであり得る。ビアがエッチング又はレーザードリル加工された後、ビアは、導体でメッキ又は充填され得て、アクティブ面１２０と裏面１３０との間の電気接続を提供する。バンピングやパターニング等の後続処理ステップが、ＴＳＶ１５０とパッシブ部品１４０．１、１４０．２との間の電気接続を設けるために提供され得る。また、パッシブ部品は、シリコンの裏面の内部又は上に製造され得る（ＴＳＶ製造プロセスの一部として）。例えば、誘導コイル又はレジスタが製造されて、ＴＳＶに接続され得る。また、異なるパッシブ部品は、異なるＴＳＶの形状、開口、深さ、パターン等を必要とし得るので、ＴＳＶの幾何学的形状及び開口が、結合パッシブ部品の最適電気特性を促進するために修正され得る。例えば、誘導スパイラル又はコイルがＴＳＶ内部に製造され得る。また、キャパシタ内に電荷を保持又は貯蔵するために、特定のアスペクト比が必要とされ得る。そこで、例えば、ＴＳＶと同時に製造されるシリコンの裏面内の凹部が、所要の電気特性を増強するように所要され得る。更に、端子１６０が、ＴＳＶ１５０と、アクティブ面１２０上のアクティブ回路との間の電気接続を終端し得る。例えば、端子１６０ははんだバンプであり得て、また、次のパッケージングレベルに対する電気接続も提供し得る。
【００１４】
動作時には、アクティブ面１２０上のアクティブ回路が、裏面上のパッシブ部品を制御し得る。アクティブ回路は、必要に応じて裏面１３０上のパッシブ部品にアクセスし得る。従って、アクティブ回路は、集積システム１００の“ブレイン”として動作し得る。
【００１５】
集積システム１００は、裏面１３０上に垂直にパッシブ部品１４０．１、１４０．２を含み得る。従って、回路板上に予め取り付けられたパッシブ部品が、半導体ダイの裏面上に配置されて、回路板上の貴重なスペースを節約し得る。半導体ダイ内部へのパッシブ部品の取り付けは、垂直集積システムによって占有される垂直高さ（Ｚ高さ）も低減し得る。また、予め製造された（既製の）部品の使用は、異なる複数の技術を組み合わせることも可能にする。例えば、キャパシタ等のパッシブ部品を有効にする薄膜セラミック基板がシリコンベースダイ内に組み込まれ得て、単一の集積ソリューションを提供する。
【００１６】
図２は、本発明の他の実施形態に係る集積システム２００の簡略化したブロック図である。集積システム２００は、アクティブ面２２０及び裏面２３０の両面を備えた半導体ダイ２１０を含み得る。集積システムは、裏面２３０上に配置されたパッシブ部品２４０．１、２４０．２も含み得て、それらパッシブ部品２４０．１、２４０．２は、導電性トレース２５０等の電気コネクタによってアクティブ面２２０に結合される。導電性トレース２５０は、端子２６０でアクティブ面２２０に結合され得る。また、導電性トレース２５０は、半導体ダイ２１０の側端（側縁）に沿って走り得る。集積システム２００は、シリコン半導体ダイ２１０を貫通してドリル加工されるビアを必要としないが、それでも、導電性トレース２５０が半導体ダイの縁に沿って両面を結合し得るので、裏面２３０上に垂直にパッシブ部品２４０．１、２４０．２を含み得る。
【００１７】
集積システム２００の他の部分は、図１の集積システム１００に示される実施形態のものと同様である。従って、その詳細な説明はここでは繰り返さない。更に、簡単のため、上述の実施形態に共通の一部部分については、以下の実施形態では更に図示したり説明したりしない。例えば、アクティブ面に対する端子については、以下の実施形態において存在していることは当業者にとって十分に理解されるものであるので、更に図示したり説明したりしない。
【００１８】
図３は、本発明の他の実施形態に係る集積システム３００の簡略化したブロック図である。集積システム３００は、パッシブ部品３４０．１、３４０．２及びＴＳＶ３５０を結合するワイヤボンド３６０を含み得る。ワイヤボンディングは、パッシブ部品３４０．１、３４０．２と半導体ダイが異なる膨張係数の異なる物質製である場合に望ましいものとなり得て、例えばマルチチップモジュール（チップキャパシタが標準的なワイヤボンディング法を用いて電気的に接続される）に対して使用されるような標準的な組み立てプロセスが提供される。このような場合、半導体ダイ及びパッシブ部品は異なる温度で異なる速度で伸縮し得て、二つの部分の間の接続におけるひびに繋がる。これは、取り付け部品及びワイヤボンドがエポキシ（又は他の適切な物質）で封止されていることによって緩和され得て、エポキシは、関連する接合／界面を保護して、熱膨張係数／物質不整合によって生じる応力を最小化することを可能にして、機械的損傷による電気的断線を防止する。
【００１９】
チップの裏面に取り付けられたパッシブ部品を有することによって、チップ設計におけるより大きなカスタマイズ性も与えられる。垂直集積設計は、多様な応用に適合するように容易に調整及び較正可能なチップを提供し得る。本発明の一実施形態によると、集積システムは、全ての垂直集積層の組み立て後に調整可能であるように提供され得る。図４（ａ）は、レジスタ４１０、キャパシタ４２０、インダクタ４３０、リンク４４０、ＴＳＶ４５０等のパッシブ部品を備えた半導体デバイスの裏面に取り付け可能な部品層４００を示す。部品層４００は、薄いシリコンウェハ、セラミック又はガラス基板等の予め製造された基板であり得る。例えば、部品層は、６、８又は１２インチの物質の薄いシリコンウェハであり得る。部品層４００は、シリコン基板、セラミック基板、又は印刷回路板（ＰＣＢ）型基板であり得て、アクティブシリコンキャリア以外の異なるサイトに予め製造され得る。更に、予め製造された基板は、スパッタリング、メッキ、ベースシリコン上への構造体の堆積によって製造され得る。部品層４００が別途の予め製造された層である場合、部品層４００は、例えば陽極ボンディング、金ボンディング、異方性導電フィルム又は他の適切な方法を用いて、アクティブ層（キャリアシリコン）に接合され得る。
【００２０】
例えば、部品層４００は、キャリアシリコンに使われるものよりも複雑ではないプロセスを用いて、シリコン上に製造され得る。異なるシリコン基板は、一部パッシブ部品性能特徴部の製造を容易にし得る。例えば、部品層４００は、キャリアシリコンダイと比較して薄い幾何学的形状を有し得る。部品層４００上又は内部へのパッシブ部品の組み込みは、所要の性能特性に応じて更に最適化され得る。例えば、キャパシタの製造の場合、二つの平行なプレートの深さ及び表面積は、電荷を蓄積するより良い性能をもたらす。これは、図８（ｂ）及び図８（ｃ）について以下説明されるように、平行なプレートの面積を最大化するのに用いられる異なる形状／組み合わせへと反映され得る。
【００２１】
異なる製造プロセスを互いに組み合わせて、特定のパッシブ部品の所望の性能特性を最大化し得る。部品層４００は、キャリアシリコンに電気的に接続され得て、また、部品層４００は、そこに組み込まれるパッシブ部品へのリンクを含み得る。リンクは、そこに組み込まれたパッシブ部品の性能特性が修正されるように、壊されたり修正されたりできるようにされ得る。従って、集積システムは単体化後に調整可能なものとなり得る。
【００２２】
図４（ａ）に更に示されるように、部品層４００は、パッシブ部品の基本ビルディングブロックアレイを含み得る。部品層４００は、レジスタ４１０、キャパシタ４２０、インダクタ４３０等のパッシブ部品を含み得る。例示目的で、図４（ａ）は、回路の略記号でパッシブ部品を示す。部品層４００内のパッシブ部品のアレイは、下方のキャリアシリコンに電気的に接続された（例えばヒューズリンクを電気的に飛ばすこと又はレーザートリミングによって）パッシブ部品の具体的な数及びタイプが、システム全体が電気的に接続された場合（単体化前に）に設定されるように、修正され得る。従って、垂直集積システム全体が調整され得る。
【００２３】
パッシブ部品は、特定の応用に対して修正可能又は調整可能であり得る。図４（ｂ）〜図４（ｅ）は、パッシブ部品を調整するのに使用可能な異なる方法を示す。図４（ｂ）は、Ｒ３の全抵抗値を有し得るレジスタ部品を略記号で示す。この例では、抵抗は、レジスタの長さに直接依存し得る。従って、レジスタは、より小さな抵抗値を生じさせるようにレーザートリミングされ得る。例えば、レジスタは、図示されるようにより小さな抵抗Ｒ２及びＲ１を生じさせるようにトリミングされ得る。代わりに、パッシブ部品の幅が、長さを一定にしたままで修正され得て、抵抗が、パッシブ部品の幅に直接依存するようにされる。その修正は、レーザートリミング、関連するリンク又は構造の物理的修正、又は他の適切な方法によって行われ得る。
【００２４】
図４（ｃ）は、抵抗値を調整する他の方法を示す。この例では、三つのレジスタＲ１、Ｒ２、Ｒ３が直列に結合され得る。異なるリンクＬ１、Ｌ２、Ｌ３及びＬ４も、レジスタの接続間に提供され得る。どの抵抗値が好ましいかに応じて、リンクは選択的に溶かされるか（ヒューズが飛ぶ）、又は壊され得る。例えば、Ｒ２の抵抗値が好ましい場合、リンクＬ１及びＬ４が壊れ得て、レジスタＲ２の各端部に結合されたリンクＬ２及びＬ３のみが残される。他の例として、Ｒ１＋Ｒ２の抵抗値が好ましい場合、リンクＬ２及びＬ４が壊れ得て、Ｒ１及びＲ２を直列で提供するリンクＬ１及びＬ３のみが残される。更に、レジスタは、リンクと並列に配置され得る。代わりに、異なるリンクＬ１、Ｌ２、Ｌ３及びＬ４が、共通トラック上で互いに接続され得て、その共通トラックは、設計されたように接続部を壊すか又は修正するように後で修正され得る。
【００２５】
図４（ｄ）は、抵抗値を調整する他の方法を示す。この例では、三つのレジスタが、各レジスタがＴＳＶに結合され得るように提供され得る。どの抵抗値が好ましいのかに応じて、レジスタは、ワイヤボンディングによって、ＴＳＶに選択的に結合され得る。他の実施形態では、全てのレジスタがＴＳＶに結合され得て、その後、一つを除いて全てのレジスタに対するボンドが壊れ得る。また、垂直集積システムの層内の電気構造は、ヒューズリンクを介して接続され得て、そのヒューズリンクは、システムを調整するために電気的に飛ばされ得る。
【００２６】
図４（ｅ）は、キャパシタンス値を調整する方法を示す。図４（ｅ）は、パッシブ個別キャパシタの断面図及び平面図を示す。キャパシタは、電荷を蓄積する二つの平行な面Ａ及びＢを有し、それら二つの平行な面は、誘電体によって分離され得る。キャパシタの一方の面は、修正可能なものになり得る電気リンクを含み得る。例えば、リンクは、キャパシタプレートのサイズを減少させてキャパシタンスを減少させるように壊れ得る。
【００２７】
インダクタの場合、その特性は、インダクタコイルの巻き数によって影響され得る。異なる巻き数を有する層間のリンクは、各層に対する巻きを接続するヒューズを飛ばすことによって、修正され得る。複数の巻き及びリンクが各層に対して接続され得て、それらのリンクは、溶かされるか（そして電気的に飛ばされる）、又は物理的に修正され得る。
【００２８】
更に、部品層４００は、パッシブ部品とＴＳＶ４５０との間のリンク４４０も含み得て、下方のアクティブ層に電気的に接続する。よって、リンクも、集積システムを調整又は変更するように壊されるか又は変更され得る。結果として、完全な積層体としての集積システムが電気的に試験されて、裏面上の部品層の部品が、後に調整、修正又は較正され得る。垂直集積システムは、全ての層の組み立て後のウェハサンドイッチ状での調整、修正又は較正を可能にするので、垂直集積システムは異なる応用に対して容易にカスタマイズ可能である。また、完全な積層体を組み立てて、電気的に試験して、調整した後に異なる個々のシステムを単体化することができて、回路板上（又は内部）の次のパッケージングレベルへの組み込みが簡単である。
【００２９】
図５は、本発明の他の実施形態に係る集積システム５００の簡略化したブロック図である。集積システム５００は、アクティブ面５２０及び裏面５３０を備えた半導体ダイを含み得て、その裏面５３０は、パッシブ部品５４０．１、５４０．２を組み込む。ＴＳＶ５５０は、パッシブ部品５４０．１、５４０．２をアクティブ面５２０上のアクティブ回路に結合し得る。集積システムは、裏面５３０上にキャビティ５６０を含み得て、その中に、パッシブ部品５４０．１、５４０．２が取り付けられる。また、集積システム５００は保護層５７０を含み得る。
【００３０】
キャビティ５６０は、裏面にリセスエッチングされ得るか、又は半導体ダイの裏面内に形成され得る。キャビティ内部に取り付けられたパッシブ部品５４０．１、５４０．２を有することによって、垂直集積システムのシステム全体の高さが大幅に減じられて、部品サイズの更なる減少に繋がる。
【００３１】
保護層５７０は、ビアによってアクティブ面５２０等の下方の層に結合され得て、パッシブ部品５４０．１、５４０．２に対する保護カバーを提供し得る。保護層５７０は、電磁場（ＥＭＦ，ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｆｉｅｌｄ）シールディングであり得る。また、保護層５７０は、集積システム５００に対する接地面又は電力面を含み得る。保護層５７０は他の層の上に存在するので、保護層５７０は、下方の層によって生成された熱を散逸し得る。また、保護層５７０もパッシブ部品を含み得る。従って、保護層５７０は、ＥＭＦシールディングを提供するのと同時に、追加の部品層を提供し得る。また、例えば単体化の前に全ての層が互いに組み立てられる場合に、保護層５７０は、集積システム５００を調整又は較正するように修正可能であり得る。保護層５７０は、レーザートリミング、ヒューズを飛ばすこと、又は他の既知の方法によって電気的に修正可能なものであり得る。
【００３２】
図６は、本発明の他の実施形態に係る集積システム６００の簡略化したブロック図であり、図５の集積システム５００と同様のものである。集積システム６００は、キャビティを充填する封止材６１０を含み得る。封止材６１０は、硬化すると、パッシブ部品の周囲に密着して、パッシブ部品を正しい位置に固定する。
【００３３】
本発明の他の実施形態によると、集積システムは、複数のキャビティを含み得る。図７（ａ）の集積システム７００は、二つのキャビティ７６０．１、７６０．２を含み得る集積システム７８０を示し、パッシブ部品７４０．１、７４０．２はそれぞれ各キャビティ内に取り付けられ得る。また、各キャビティは、その中に取り付けられるパッシブ部品を一つよりも多く有し得る。図７（ｂ）は、封止材７９０．１、７９０．２を備えた複数のキャビティを含み得て、封止材はそれぞれキャビティを充填する。封止材７９０．１、７９０．２は硬化すると、パッシブ部品の周りに密着して、パッシブ部品を正しい位置に固定する。
【００３４】
パッシブ部品は、パッシブ部品のサイズ及びパッシブ部品の電気特性に応じて、異なる方法で半導体ダイ内部に取り付けられるか、又は埋め込まれ得る。図８（ａ）は、本発明の一実施形態に係る半導体ダイの裏面上に異なる方法で取り付けられた三つのパッシブ部品デバイスを示す。パッシブ部品８１０．１は、キャビティを有さない裏面上に直接取り付けられ得て、Ｚ１の垂直高さを有する。他方、パッシブ部品８１０．２は、完全にキャビティ内部に取り付けられ得て、キャビティの深さ及び幅に対する充填が、パッシブ部品８１０．２の電気特性を改善し得る。例えば、キャビティの深さの増大は、より抵抗性の物質をキャビティ内に組み込むことを可能にし得て、全体的な抵抗特性を増大させ得る。
【００３５】
パッシブ部品８１０．２はそれ自体のｚ方向高さを足さないので、キャビティ内部に完全にパッシブ部品８１０．２を埋め込むことは、集積システムの垂直高さを減じる。パッシブ部品８１０．３は、キャビティを充填しまたキャビティと重畳するように裏面に取り付けられ得る。キャビティの深さ及び幅に対する充填によって得られる総体積及び追加的な重畳は、パッシブ部品８１０．３の電気特性を改善し得る。例えば、キャビティ周囲への物質の重畳は、抵抗物質の総体積を増大させ得て、全体的な抵抗特性を増大させ得る。更に、Ｚ２（パッシブ部品８１０．３の高さ）は、Ｚ１（裏面上に直接取り付けられるパッシブ部品８１０．１の垂直高さ）よりも低い。従って、システムの垂直高さが、本願で説明される異なる取り付け方法を採用することによって、減じられ得る。
【００３６】
その中にパッシブ部品が取り付けられるキャビティ又は凹部は、所要の性能を最適化するように成形又は修正され得る。例えば、図８（ｂ）は、本発明の一実施形態に係る完全にキャビティ内部において裏面上に取り付けられたパッシブ部品としてのキャパシタ８３０．１を備えた集積システム８２０．１を示す。キャビティ及びＴＳＶは、キャパシタ８３０．１の頂部プレート８４０．１及び底部プレート８５０．１がキャビティに適合するように成形され得る。また、キャビティは、より高い値のキャパシタが使用できるように更に修正され得る。図８（ｃ）は、本発明の一実施形態に係るキャビティ内おいて裏面上に取り付けられたパッシブ部品としてのキャパシタ８３０．２を備えた集積システム８２０．２を示す。本実施形態のキャビティは、キャパシタ８３０．２の平行なプレートである頂部プレート８４０．２及び底部プレート８４０．３の表面積を最大化するようにステップ状にされている。キャパシタンスは平行なプレートの表面積に直接関係するので、キャパシタンス及び蓄積される電荷量が増大する。
【００３７】
図９は、本発明の他の実施形態に係る集積システム９００の簡略化したブロック図である。集積システム９００は、互いの上に積層された複数のパッシブ部品を含み得て、各パッシブ部品は、個々の凹部内に取り付けられている。第一の凹部９１０．１はその中に取り付けられたパッシブ部品９４０．１を有し得て、第二の凹部９１０．２はその中に取り付けられたパッシブ部品９４０．２を有し得て、第三の凹部９１０．３はその中に取り付けられたパッシブ部品９４０．３を有し得る。各パッシブ部品は、図９に示されるように、ＴＳＶによってアクティブ面上のアクティブ回路に電気的に接続され得る。パッシブ部品９４０．１は一対のＴＳＶ９５０．１によってアクティブ回路に接続され得て、パッシブ部品９４０．２は一対のＴＳＶ９５０．２によってアクティブ回路に接続され得て、パッシブ部品９４０．３は一対のＴＳＶ９５０．３によってアクティブ回路に接続され得る。各凹部は、ステップ状に、半導体ダイの裏面内にエッチングされるか、又はその裏面内に形成され得る。半導体ダイの裏面内部の凹部又はキャビティを“ステップ状”にすることは、異なる複数のパッシブ部品を集積システム９００内に組み込むことを可能にし得る一方で、集積システム９００の水平長さ及び垂直高さの両方を最小化する。
【００３８】
パッシブ部品９４０．１、９４０．２、９４０．３は、基板上に共に予め製造されたものであり得るが、半導体ダイからは依然として分離したままである。そして、その予め製造された基板が、組み立てのために、半導体ダイのステップ状凹部内に挿入され得る。
【００３９】
図１０は、本発明の他の実施形態に係る集積システム１０００の簡略化したブロック図であり、図９の集積システム９００と同様のものである。集積システム１０００は、キャビティを充填する封止材１０１０を含み得る。封止材１０１０は硬化すると、各凹部内のパッシブ部品の周囲に密着してそれらのパッシブ部品を正しい位置に固定する。
【００４０】
更に、図１１に示されるような保護層１１１０を、パッシブ部品の上に配置し得る。保護層１１１０は、ビアによってアクティブ面等の下方の層に結合され得て、パッシブ部品に対する保護カバーを提供し得る。保護層１１１０は電磁場（ＥＭＦ）シールディングであり得る。また、保護層１１１０は、集積システム１１００に対する接地面又は電力面を含み得る。保護層は他の層の上に存在しているので、保護層１１１０は、下方の層によって生成される熱を散逸し得る。また、保護層１１１０は、パッシブ部品も含み得る。従って、保護層１１１０は、ＥＭＦシールディングを提供するのと同時に追加の部品層を提供し得る。また、例えば、単体化の前に全ての層が組み立てられる場合に、保護層１１１０は、集積システム１１００を調整又は較正するように修正可能なものとされ得る。保護層１１１０は、レーザートリミング、ヒューズを飛ばすこと、又は他の既知の方法によって電気的に修正可能なものであり得る。
【００４１】
図１２（ａ）は、本発明の他の実施形態に係る集積システム１２００の簡略化したブロック図である。集積システム１２００は、異なる電圧領域のダイからの電気信号を分離及び結合するために裏面に配置されたインダクタコイルを用い得る。集積システム１２００は、分離障壁１２３０によって分離された低電圧ダイ１２１０及び高電圧ダイ１２２０を含み得る。また、集積システムは、パッシブ部品１２４０．１、１２４０．２と、一対のインダクタコイル１２５０．１、１２５０．２も含み得る。
【００４２】
低電圧ダイ１２１０及び高電圧ダイ１２２０は、電気的に分離された異なる電圧領域において動作する。分離障壁１２３０は、二つのダイを電気的に分離し得て、また、非導体製であり得る。パッシブ部品１２４０．１、１２４０．２は、裏面内に組み込まれ得て（又は裏面上に配置され得て）、また、低電圧ダイ１２１０のアクティブ回路に直接結合され得る。また、パッシブ部品１２４０．１、１２４０．２も、インダクタコイル１２５０．１、１２５０．２の一方に結合され得て、他方のコイルは、高電圧ダイ１２２０のアクティブ回路に結合され得る。従って、集積システム１２００は、インダクタコイル１２５０．１、１２５０．２を用いて、パッシブ部品１２４０．１、１２４０．２を含む予め製造された基板を介して、二つのダイ（低電圧ダイ１２１０及び高電圧ダイ１２２０）の間の電気信号を分離及び磁気的に結合させ得る。また、予め製造された基板層は、上述のような保護層も含み得る。
【００４３】
強磁性体もコイル内に含まれ得る。図１２（ｂ）は、本発明の一実施形態に係る集積システム内に組み込まれたインダクタの簡略化したブロック図である。インダクタは、強磁性コア１２６０．１と、その強磁性コア１２６０．１の周囲に巻かれたコイル１２７０．１とを有し得る。インダクタは、予め製造されて、半導体ダイの裏面上に取り付けられ得る。また、インダクタは、ＴＳＶ等の導電経路でアクティブ面に接続され得る。
【００４４】
図１２（ｃ）は、本発明の一実施形態に係る集積システム内のインダクタの簡略化したブロック図である。インダクタは、強磁性コア１２６０．２と、その強磁性コア１２６０．２の周囲に巻かれたコイル１２７０．２とを有し得る。本実施形態では、インダクタは、予め製造されて、半導体ダイの裏面のキャビティ内に挿入され得る。また、インダクタは、ＴＳＶ等の導電経路でアクティブ面に接続され得る。
【００４５】
図１２（ｄ）は、本発明の一実施形態に係る集積システム内のインダクタの簡略化したブロック図である。インダクタは、強磁性コア１２６０．３と、その強磁性コア１２６０．３の周囲に巻かれたコイル１２７０．３とを有し得る。本実施形態では、インダクタは半導体ダイの裏面内に製造され得る。また、インダクタは、ＴＳＶ等の導電経路でアクティブ面に接続され得る。
【００４６】
強磁性体を用いて、集積システムの層内に変圧器を形成し得る。変圧器は、ステップアップ変圧器又はステップダウン変圧器であり得る。例えば、層内に形成された変圧器はＲＦ変圧器として使用され得る。図１２（ｅ）は、本発明の一実施形態に係る変圧器形成方法を示す。予め製造された層Ａ１２８０．１は、強磁性コア１２８１の周りに巻かれたコイル１２８２を含み得る。層Ａ１２８０．１は、加工ＰＣＢ、セラミック、又は他の適切な基板であり得る。また、層Ａ１２８０．１は、他のパッシブ部品、シールディング、電力面、及び接地面を含み得る。また、層Ａ１２８０．１は他の層に対する接続部も含み得る。他の層Ｂ１２９０．１は、単導体ダイの裏面であり得る。層Ｂ１２９０．１は、半導体ダイの裏面のキャビティ内に取り付けられた強磁性コア１２９１の周りに巻かれたコイル１２９２を含み得る。二つの層（層Ａ１２８０．１及び層Ｂ１２９０．１）は接合され得て、各層の強磁性コア１２８１、１２９１は接続されて、変圧器の頂部コイルであるコイル１２８１と、下部コイルであるコイル１２８２とを備えた変圧器を形成し得る。更に、封止材がキャビティを充填し得る。代わりに、変圧器は半導体ダイの裏面上に直接取り付けられ得る。
【００４７】
図１２（ｆ）は、本発明の一実施形態に係る変圧器形成方法を示す。図１２（ｆ）の変圧器は、図示されるように強磁性コアの周囲に巻かれた一対のコイルを含み得る。変圧器は、ダイの裏面上に厚い誘電体が取り付けられた基板上に形成され得る。誘電体は、変形、加熱及び加圧し得て、ダイの裏面上に取り付けられ得るコアの端部は露出され得る。
【００４８】
図１３は、本発明の他の実施形態に係る集積システム１３００の簡略化したブロック図である。集積システム１３００は、裏面上に配置されたインダクタコイルを用いて、図１２（ａ）の集積システム１２００と同様に直接結合させることができない異なる電圧ダイに対して、電気信号を分離及び結合し得る。しかしながら、集積システム１３００においては、パッシブ部品を含む基板は、異なる電圧ダイ間の分離回路としても使用される。集積システム１３００は、低電圧ダイ１３１０と、高電圧ダイ１３２０と、分離障壁１３３０と、パッシブ部品１３４０．１と、一対のインダクタコイル１３５０．１、１３５０．２とを含み得る。本実施形態では、高電圧ダイ１３２０は、低電圧ダイ１３２０の上方に積層され得て、それら二つのダイの間に分離障壁１３３０が備わり、二つのダイを電気的に分離する。分離回路は、パッシブ部品を含む本発明において説明されるような予め製造された基板であり得る。
【００４９】
集積システム１３００の他の側面では、低電圧ダイ１３１０のアクティブ回路は、パッシブ部品１３４０．１及び高電圧ダイ１３２０の回路を含む他の層の動作を制御し得る。低電圧ダイ１３１０は他の層にアクセスし得る。
【００５０】
図１４は、図１３の集積システム１３００と同様の本発明の他の実施形態に係る集積システム１４００の簡略化したブロック図である。集積システム１４００は、高電圧ダイ１４２０上の微小電気機械システム（ＭＥＭＳ，ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）１４６０．１、１４６０．２を更に含み得る。例えば、低電圧ダイ１４１０は、ジャイロスコープ用の初期位置等のＭＥＭＳ１４６０．１、１４６０．２用の機械的位置を記憶するメモリ部分を含み得る。集積システム１４００の動作時には、ＭＥＭＳの感度及び出力が、初期機械的位置に対して正規化され得る。他の応用例として、異なる周波数帯におけるアンテナチューニング用に直列又は並列に配置されたＲＦ ＭＥＭＳスイッチが挙げられ得る。
【００５１】
また、分離障壁１４３０は、コイル間に配置された強磁性体も含み得る。強磁性体は、集積システム内において、要求に応じてステップアップ変圧器又はステップダウン変圧器をもたらし得る。
【００５２】
本発明の他の実施形態によると、光学システムは、異なる分離領域において動作する異なる複数のダイに対して電気信号を分離及び結合し得る。図１５（ａ）は、光学システムを含む集積システム１５００の簡略化したブロック図である。集積システム１５００は、低電圧ダイ１５１０と、高電圧ダイ１５２０と、分離障壁１５３０と、パッシブ部品１５４０．１とを含み得る。また、集積システム１５００は、フォトトランジスタ１５５０と、ＬＥＤ１５６０．１と、導波路１５７０とを備えた光学システムも含み得る。本実施形態では、高電圧ダイ１５２０は、低電圧ダイ１５１０の上方に積層されて、それら二つのダイの間に分離障壁１５３０が備わって、二つのダイを電気的に分離する。分離回路は、パッシブ部品を含む上述のような予め製造された基板であり得る。
【００５３】
本実施形態では、光学システムは、二つの異なる動作電圧ダイ１５１０及び１５２０の間の電気信号を分離及び光学的に結合し得る。フォトトランジスタ１５５０．１は、ダイの一方（例えば高電圧ダイ）の上に配置され得て、対応するＬＥＤ１５６０．１が他方のダイの上に配置され得る。また、光波が伝播できるように、導波路１５７０．１も、フォトトランジスタ１５５０．１とＬＥＤ１５６０．１との間に配置され得る。導波路１５７０は、分離障壁１５３０内に形成され得る。動作時には、低電圧ダイ１５１０上のアクティブ回路が、導波路１５７０．１の一方の端部上のＬＥＤ１５６０．１を通信信号としてオンにし得る。導波路１５７０．１の他方の端部のフォトトランジスタ１５５０．１は、ＬＥＤ１５６０．１が“オン”になると、感知して、高電圧ダイ１５２０の回路上の回路に情報を伝える。従って、低電圧ダイ１５１０のアクティブ回路は、パッシブ部品１５４０．１及び高電圧ダイ１５２０の回路を含む他の層の動作を制御し得る。低電圧ダイ１５１０は、必要に応じて他の層にアクセスし得る。
【００５４】
代わりに、光学システムは、本発明の一実施形態に係る図１５（ｂ）に示されるような層間の双方向通信システムであり得る。双方向通信システムにおいては、各ダイは、フォトトランジスタ１５５０．１、１５５０．２と、ＬＥＤ１５６０．１、１５６０．２を含み得て、両方向の通信を可能にする。
【００５５】
更に、二つのダイが層上に隣り合って配置されている光学システムを用い得る。図１５（ｃ）は、本発明の一実施形態に係る集積システム１５０３の簡略化したブロック図である。低電圧ダイ１５１０．３及び高電圧ダイ１５２０．３は、同じ層上に存在し得て、また、分離障壁１５３０．３によって分離され得る。光学システムが二つのダイ上に取り付けられ得る。光学システムは、フォトトランジスタ１５５０．３と、ＬＥＤ１５６０．３と、導波路１５７０．３とを含み得る。
【００５６】
図１６の集積システム１６００は、アクティブ面上のアクティブ回路が如何にして異なる複数のパッシブ部品にアクセス可能であるかについての本発明の一実施形態を示す。集積システム１６００は、パッシブ部品１６１０．１、１６１０．２と、パッシブ部品及びアクティブ回路に結合された上部基板に配置されたインダクタコイル１６３０〜１６５０とを含み得る。インダクタコイル１６３０〜１６５０は、オン／オフの切り替えを行い、パッシブ部品１６１０．１、１６１０．２を起動（活性化）／停止（不活性化）し得る。例えば、アクティブ回路は、パッシブ部品１６１０、１にアクセスする必要がある際に、電圧をインダクタコイル１６３０．１、１６３０．２に送り得る。また、一対のインダクタコイルは、一つのパッシブ部品ではなくて、複数のパッシブ部品のブロックに対するアクセスを制御し得る。
【００５７】
半導体ダイの裏面上の異なる複数の層／物質の集積は、構造の不安定性に繋がり得る。異なる層間の接着は、（垂直集積システムの動作／寿命中における、及び、個々の垂直集積システムの単体化中における）構造的完全性を保つために極めて重要となり得る。多層システム内の非類似の物質層の間の熱膨張係数（ＣＴＥ，ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）は、縁に集中する応力を発生させる。言い換えると、層間結合のせん断又は剥離に繋がり得る応力は、縁において最も強く、多層システムが多数の異なる物質の薄層を含む場合に深刻化し得る。従って、本発明によると、以下で説明される異なる複数の実施形態が、埋め込む部品の縁における接着を最大化して、垂直集積システムの機械的ロバスト性を改善するために提供される。
【００５８】
図１７（ａ）は、本発明の一実施形態に係る集積システム１７００を示す。集積システム１７００は、半導体ダイ周囲にトラックを含み得る。図１７（ａ）の上部は、二つのトラックを備えたダイの平面図を示し、下部は、二つのトラックの断面図を示す。トラックは、レーザー切断で、エッチング、又は所要の変形を提供することができる他のプロセスによって、半導体の裏面上に形成され得る。トラックは、内部に埋め込まれる封止材用のリッジ（畝）を形成して、複数の層が互いによりしっかりと付着するようにする。
【００５９】
図１７（ｂ）は、本発明の一実施形態に係る集積システム１７１０を示す。集積システム１７１０は、半導体ダイ周囲に正方形を含み得る。図１７（ｂ）の上部は、正方形を備えたダイの平面図を示し、下部は、正方形の断面図を示す。正方形は、レーザー切断で、エッチングによって、又は所要の変形を提供することができる他のプロセスによって、半導体ダイの裏面上に形成され得る。正方形は、内部に埋め込まれる封止材用のリッジを形成して、複数の層が互いによりしっかりと付着するようにする。
【００６０】
図１７（ｃ）は、本発明の一実施形態に係る集積システム１７２０を示す。集積システム１７２０は、半導体ダイ周囲に同心円を含み得る。図１７（ｃ）の上部は、同心円を備えたダイの平面図を示し、下部は同心円の断面図を示す。同心円は、レーザー切断で、エッチングによって、又は所要の変形を提供することができる他のプロセスによって、半導体ダイの裏面上に形成され得る。同心円は、内部に埋め込まれる封止材用のリッジを形成して、複数の層が互いによりしっかりと付着するようにする。
【００６１】
図１７（ｄ）は、本発明の一実施形態に係る集積システム１７３０を示す。集積システム１７３０は、半導体ダイ周囲にスタガードステップ（段差）を含み得る。図１７（ｄ）の上部は、スタガードステップを備えたダイの平面図を示し、下部はスタガードステップの断面図を示す。ステップは、レーザー切断で、エッチングによって、又は所要の変形を提供することができる他のプロセスによって、半導体ダイの裏面上に形成され得る。ステップは、内部に埋め込まれる封止材用のリッジを形成して、複数の層を互いによりしっかりと付着するようにする。
【００６２】
採用されるパターン及び形状は、必要に応じて層間の接着及び固定を改善するように最適化され得る。これは、表面積を増大させることによって、また、接合される物質の一部が機械的に固定されるようにその物質の一部が充填／硬化する凹部／トレンチ／領域（使用されるパターン又は形状に応じた）を提供することによって、達成され得る。使用されるパターン及び形状は、（単体化プロセスにわたる、及び、システムの動作寿命にわたる）完全な垂直集積構造のロバスト性を最大化するように最適化され得る。
【００６３】
本発明に係る集積システムは、ＰＣＢ型構造内に埋め込まれ得る。従って、集積システムは、その集積システムがＰＣＢ型構造又は他の構造内にしっかりと埋め込まれ得ることを保証するための固定特徴部を更に含み得る。図１８は、本発明の一実施形態に係る集積システムの縁を示す。半導体ダイ１８１０及び部品層１８２０はいずれも、図示されるような鋸歯状の縁、又は、接着を改善して最終的な基板内へのよりしっかりとした埋め込みを可能にする他の形状を有し得る。縁の仕上げは、以下で詳述するような単体化プロセス中に形成され得る。
【００６４】
図１９は、本発明の一実施形態に係る集積システム１９００の縁仕上げを平面図及び断面図で更に示す。集積システム１９００は、半導体ダイ１９１０と、アクティブ領域内の金属パッド１９２０と、スクライブストリート１９３０とを含み得る。金属パッド１９２０は、他の層に対する接続用に使用され得る。スクライブストリート１９３０は、鋸歯状の縁等の縁仕上げを含み得て、封止材によって後に充填され得るギャップを形成する。
【００６５】
図２０は、縁仕上げが如何にして形成され得るのかを示す。スクライブストリート２０１０は、開口２０２０を備えて形成され得る。開口２０２０は、レーザー切断又は他の既知の方法によって形成され得て、また、開口２０２０は図示されるような円形、又は他の形状であり得る。集積システムの単体化用の最終的な切断２０３０は、開口２０２０内において行われ得て、図１９に示される鋸歯状の縁仕上げが形成される。最終的な切断２０３０は、レーザー、ダイシング鋸、又は他の既知のデバイスによって行われ得る。
【００６６】
図２１は、本発明の他の実施形態に係る集積システム２１００の簡略化したブロック図である。集積システム２１００は、本発明に従って二つの層の間の接着を改善する固定特徴部を用いた二つの層の相互接続を示す。集積システム２１００は、固定溝２１１０．１、２１１０．２と、固定ステップ２１２０と、封止材２１３０とを含み得る。
【００６７】
固定溝２１１０．１、２１１０．２は、図１７に示される実施形態と同様のダイの縁に配置され得る。固定ステップ２１２０は、パッシブ部品が取り付けられる表面から隆起したステップであり得る。固定溝２１１０．１、２１１０．２は、保護された裏面コーティングをよりしっかりと固定させるので、集積システムの構造のロバスト性を改善し得る。結果として、縁の層の剥離や分離の可能性が大幅に減じられる。裏面層はダイによりしっかりと接着するが、これは、裏面上に組み込まれるパッシブデバイスがよりしっかりと接着されることも意味する。
【００６８】
固定溝２１１０．１、２１１０．２は、ダイの裏面上のエッチングによって形成され得る。封止材が溝内に充填され得て、また、封止材が開口を充填して硬化して、ダイ内で機械的に固定し得る。固定溝２１１０は、平坦な表面と比較してより大きな表面積のコンタクトを与えて、接着を改善する。同じコンセプトが固定ステップ２１２０にも当てはまる。
【００６９】
図２２は、固定溝が如何にして接着を改善するのか示すために、固定溝２２２０の拡大図を示す。本発明の一実施形態では、接着は、図２２に示されるような凹部をエッチングすることによって更に改善され得て、溝の最大部“ｂ”は、表面上の開口“ａ”よりも大きい。ｂ＞ａなので、コンタクトの表面積が増大して、更なる接着の改善に繋がる。
【００７０】
図２３は、接着を改善する本発明の他の実施形態に係る集積システム２３００の簡略図である。集積システム２３００は、固定溝２３２０と、封止材２３３０と、固定層２３４０とを含み得る。組み立てにおいては、固定層２３４０が、第一の組の溝に加えられ得る。そして、封止材２３３０が第二の組の溝に加えられて、また、固定層２３４０内に加えられ得る。層間の界面の物質が熱、圧力等を通じて変形して、溝を充填すると、その物質が硬化して、集積システム全体を機械的に固定して強固にすると共に、表面積の増大も接着を最大化する。開口特徴及び表面パターンは、集積システム全体をよりロバストにするための最適化のために、凹部／開口の形状を変更し、また、異なる層内の位置をスタガード状にするように修正され得る。
【００７１】
本発明の一実施形態によると、接着を改善するような修正が、半導体ダイのアクティブ面に対して為され得る。図２４の集積システム２４００はこのような修正を示す。集積システム２４００は、半導体ダイ２４１０と、誘電体層２４３０と、金属パッド２４４０．１、２４４０．２と、固定カット２４５０とを含み得る。金属パッド２４４０．１、２４４０．２は、ＰＣＢ等の次のパッケージングレベルに対する接続用に使用される露出金属コンタクトであり得る。金属パッド２４４０．１、２４４０．２の間において、誘電体層２４３０は、固定カット２４５０を含み得て、その固定カット２４５０は、コンタクトの表面積を増大させることによって、接着を改善する。固定カット２４５０は、バンピング／ウェハ処理の一部として設けられ得る。
【００７２】
図２５は、本発明の一実施形態に従って、封止材をトラップ又は固定することができる固定カット又は溝を含むアクティブ面の平面図を示す。集積システム２５００は、固定カット２５５０．１、２５５０．２と、金属パッド２５４０とを含み得る。図示されるように、固定カット２５５０．１、２５５０．２は、頂部層の誘電体内にエッチングされた同心円であり得る。金属パッド２５４０は、ＰＣＢ等の次のパッケージングレベルに対する接続用に使用される露出金属コンタクトであり得る。
【００７３】
本発明の他の実施形態では、ＴＳＶの形状が、その中に含まれる導体の接着を改善するために修正され得る。例えば、半導体ダイの裏面のＴＳＶ開口は、パッシブ部品の端子がダイの中によりしっかりと埋め込まれて集積システム全体をよりロバストにするように修正され得る。図２６（ａ）は、円形の開口を有するＴＳＶ２６１０の平面図を示し、図２６（ｂ）は、不規則な形状の開口を有するＴＳＶ２６２０の平面図を示す。ＴＳＶ２６１０及びＴＳＶ２６２０はどちらも同じ半径ｒを有する。メッキプロセスステップにおいて、不規則な形状の開口を有するＴＳＶ２６２０は、円形の開口を有するＴＳＶ２６１０と比較して、導体で充填されるビア内のより小さな体積を有する。ＴＳＶ２６２０の開口は、円形の開口に対してπ×ｒ２であるＴＳＶ２６１０の表面積よりも小さな表面積を有する。従って、ＴＳＶの開口の形状は、ビア内の導体に対して最適化された接着効果を生じさせて集積システムをよりロバストにするように修正され得る。
【００７４】
更に、ビア内の導電層の分離及び剥離は、集積システムに対する致命的な問題を生じさせ得る。しかしながら、本願で説明されるような本発明の実施形態によるビア構造は、導体をよりしっかりと保持することによって、集積システムをよりロバストにし得る。
【００７５】
以下で詳述されるように、本発明の実施形態に係る集積システムは、流体、気体等の分析においても使用可能であり、ビアが、層の間の運動の導管として使用され得る。具体的な応用に応じて、ビアは、開口を介する物質の流れを最適速度に最適化するように構成され得る。図２６（ｃ）は、本発明の一実施形態に係るＴＳＶ２６３０の断面図を示す。ＴＳＶ２６３０は、異なるステップの複数の同心円の開口を含み得て、層を介する物質流が特定の速度に制御され得るようにし得る。例えば、層の頂部から層の底部への物質の流れは、ＴＳＶ２６３０の細くなるプロファイルに起因して、減じられ得る。図２６（ｄ）は、本発明の一実施形態に係るＴＳＶ２６４０の断面図を示す。ＴＳＶ２６４０は、傾斜の異なる複数の同心円の開口を含み得て、層を介する物質流が、特定の所望速度に制御され得るようにする。代わりに、ビアは、レベル間の流体の運動の所望の速度を促進するために、最適化された他の形状の螺旋を形成するように修正され得る。例えば、ビアは、流速プロセスのフィルタリング又は低減の一部として機能して、垂直集積システム内の特定の層又は領域を通る流体が認識可能な測定電気値を示す等のｐＨレベルがモニタリングされ得るように修正され得て、また、層は、流体のｐＨが連続的にモニタリングされ得るように所望の流速を伝えるように物理的に構成され得る。
【００７６】
本発明の一実施形態によると、特定の回路はアクティブ回路の直上にＴＳＶを備えることに問題を有し得るので、ＴＳＶが半導体ダイの非アクティブ領域に配置され得る。例えば、特定のタイプの回路上へのビアの組み込みは、システム性能に影響し得る機械的応力を生じさせ得て、また、パラメトリックシフトの問題を生じさせ得る。図２７は、アクティブ回路２７１０及びＴＳＶアレイ２７２０を備えた集積システム２７００のアクティブ面の平面図及び断面図を示す。ＴＳＶアレイ２７２０は、アクティブ回路２７１０の周囲、つまりは半導体ダイの非アクティブ領域上に配置され得る。領域“ｄ”は、アクティブ回路２７１０と最近接のＴＳＶ２７２０．１との間の最小距離であり、二つの部分間の干渉を最小化する。
【００７７】
更に、他の実施形態では、応用に応じて、ＴＳＶは導体で充填されないものであり得る。例えば、光学システム又は冷却システムは、その中に充填される導体を必要としないＴＳＶを用い得る。従って、非導電性ＴＳＶが、垂直集積システムの異なる複数の層を接続し得る。
【００７８】
加熱の問題が垂直集積システムで生じ得る。アクティブ回路並びにパッシブ部品は、動作時に発熱し得る。過度の熱は、電気部品を損傷させて、集積システムの全体的な性能を劣化させ得る。図２８は、本発明の他の実施形態に係る集積システム２８００の簡略図である。集積システム２８００は、ヒートシンク２８１０と、熱ＴＳＶとを含み得る。ヒートシンク２８１０は、ヒートスラグ、又は高熱伝導体のブロックであり得る。図２８のヒートシンク２８１０は、固定ステップに取り付けられるものとして示されているが、ヒートシンク２８１０は、冷却プレートや他の界面に取り付けられ得る。熱ＴＳＶ２８２０は、ダイのアクティブ面から裏面へと熱を伝え得る。従って、ヒートシンク２８１０及び熱ＴＳＶ２８２０は共に、アクティブ面から生じる熱を散逸し過熱を防止することによって、集積システムの全体的な性能を改善する。代わりに、後述するように、システムによって生じる熱を用いて、集積システムの全体的な効率を改善し得る（つまり、熱電発電層を用いることによって）。更に、熱を伝えるのに用いられる熱ＴＳＶ２８２０を、熱効率を最適化するように修正し得る（例えば拡張する）。
【００７９】
図２９は、本発明の他の実施形態に係る集積システム２９００の簡略図である。集積システム２９００は、ヒートシンク２９１０と、熱ＴＳＶ２９２０とを含み得る。ヒートシンク２９１０は、ヒートスラグ、又は高熱伝導体のブロックであり得る。図２９のヒートシンク２９１０は、固定ステップに取り付けられるものとして示されているが、ヒートシンク２９１０は、冷却プレートや他の界面に取り付けられ得る。熱ＴＳＶ２９２０は、ダイのアクティブ面から裏面に熱を伝え得る。ヒートシンク２９１０は、アクティブ面上のアクティブ回路を全体的に覆い得て、アクティブ回路を部分的に覆うヒートシンクよりも散逸熱に関してより熱効率的になり得る。熱効率はヒートシンクのサイズに直接比例するので、ヒートシンクのサイズが増大すると、ヒートシンクの熱効率が増大する。
【００８０】
本発明の他の実施形態によると、垂直集積システムにおいて発生する熱を散逸させるのに、冷却層も用いられ得る。図３０（ａ）は、本発明の他の実施形態に係る集積システム３０００の簡略図である。集積システム３０００は、半導体ダイ３０１０と、ＴＳＶ３０２０と、冷却層３０３０と、パッシブ部品３０５０．１、３０５０．２を備えた部品層３０４０とを含み得る。部品層３０４０は、ＴＳＶ３０２０によって、半導体ダイ３０１０のアクティブ面上のアクティブ回路に電気的に結合され得る。冷却層３０３０も、部品層３０４０とアクティブ回路との間の電気接続をサポートするビアを含み得る。冷却層３０３０のビアは、冷却層の物質に応じて、貫通シリコンであるか、又は貫通シリコンではないものとなり得る。冷却層３０３０は、冷却プレート、又は熱散逸を最適化するためのマイクロ流体システムであり得る。
【００８１】
図３０（ｂ）は、冷却層３０３０の一実施形態の簡略図である。冷却層３０３０は、マイクロチャネルを含み得て、そこを冷却剤が通過し得る。冷却層３０３０は、冷却剤を循環させて熱を除去するマイクロ流体ポンプシステムにも適合し得る。冷却剤は、一方の端部に挿入されて、他方の端部へとポンピングされ得る。結果として、冷却剤の循環が、集積システム内の温度を低下させ得る。
【００８２】
図３１（ａ）は、冷却層３１００の他の実施形態の簡略図である。冷却層３１００は、ペルチェ型又は熱電型冷却システムを含み得る。冷却層３１００は、ホットサイド３０２０と、コールドサイド３０３０と、チャネル３０４０．１〜３０４０．ｎとを含み得る。また、冷却層３１００は、ビア３０１０によって下方の層に結合され得る。ビア３０１０は熱ビアであり得て、ビア３０１０は、冷却層３０１０を例えばヒートシンクやＰＣＢに結合し得る。チャネル３０４０．１〜３０４０．ｎは、ホットサイド３０２０の特定の領域と、特定の領域内においてホットサイドに結合されたビア３０１０とに熱を散逸させるために選択的に使用され得る。そして、熱は、ビア３０２０を介して散逸して過熱を防止し得る。本実施形態では、特定の領域内へのターゲットの熱散逸が最適化され得る。システムは、ビアを介する熱を熱電層に向けることによって、更に最適化され得る。この層は、垂直集積システム内部の特定の領域を冷却するようにも構成され得る。
【００８３】
熱の散逸に加えて、冷却層は熱電発電層として使用され得て、熱（例えば垂直集積システム内部の他の部品や層から発生する）が電荷に変換される。図３１（ｂ）は、熱電発電層３１００．１の一実施形態の簡略図である。熱電発電層３１００．１は、ホットサイド３０２０と、コールドサイド３０３０と、チャネル３０４０．１〜３０４０．ｎとを含み得る。また、熱電発電層３１００．１は、下方の発熱層３０５０に結合され得て、その発熱層３０５０は、パッシブ部品や他の高出力部品を含み得る。熱電発電層３１００．１は、システム内部から発生した熱を用いて、電流を生成し得て、その電流は、システム内部に貯蔵されるか又は再分配され得る。熱電層は、生成される電荷量を最大化するように組み込まれ得る。例えば、ホットサイド３０２０は、システム内部からホットスポットに熱的に接続されて、また、コールドサイド３０３０は、冷却層又は他の構造に接続されて、ホットサイド３０２０とコールドサイド３０３０との間の温度差が最大化されて、最大の電流が生成されるようにされ得る。従って、集積システムは、熱とし散逸されるエネルギーを収穫（ｈａｒｖｅｓｔ）して、それを再利用して、集積システムに電力供給して、電力を節約し得る。
【００８４】
更に、側部チャネルを、熱散逸の要求に対して用い得る。側部チャネルは、熱電層のホット面とコールド面との間の温度差を最大化して、生成される電荷を最大化し得る。図３２は、本発明の他の実施形態に係る集積システム３２００の簡略図である。図３２は、集積システム３２００のアクティブ面の平面図と、断面図とを示す。集積システム３２００は、アクティブ回路２７１０と、ＴＳＶアレイ３２２０と、側部チャネル３２３０とを含み得る。側部チャネル３２３０は、アクティブ回路３２１０の上方の半導体ダイ内に配置され得て、前後に平行に走り得る。また、側部チャネル３２３０を用いて、マイクロ流体冷却や、光学伝送システム等を組み込み得る。側部チャネルの下方のアクティブ回路によって発生する熱は、側部チャネルによって散逸され得る。
【００８５】
側部チャネルは、冷却層等の垂直集積システムの他の層にも配置され得る。図３３（ａ）は、本発明の他の実施形態に係る集積システム３３００の簡略図である。集積システム３３００は、半導体ダイ３３１０と、ＴＳＶ３３２０と、側部チャネル３３３５を備えた冷却層３３３０と、パッシブ部品３３５０．１、３３５０．２を備えた部品層３３４０とを含み得る。部品層３３４０は、ＴＳＶ３３２０によって半導体ダイ３０１０のアクティブ面上のアクティブ回路に電気的に結合され得る。冷却層３３３０は、導体で充填されたビア３３３７も含み得て、部品層３３４０とアクティブ回路との間の電気接続をサポートする。ビア３３３７は、冷却層の物質に応じて、貫通シリコンであってもなくてもよい。
【００８６】
図３３（ｂ）は、マイクロ流体冷却システムを組み込んだ冷却層３３３０の一実施形態の簡略図である。冷却層３３３０は、側部チャネル３３３５を含み得て、そこを介して冷却剤が通過し得る。また、冷却層３３３０は、冷却剤を循環させて熱を除去するマイクロ流体ポンプシステムにも適合し得る。
【００８７】
更に、側部チャネルは、冷却システム以外の他の目的にも使用され得る。例えば、通信リンクを提供するために、光学伝送線が側部チャネル内に配置され得る。図３４（ａ）は、図３３（ａ）の集積システム３３００と同様の本発明の他の実施形態に係る集積システム３４００の簡略図である。集積システム３４００は、図３４（ｂ）に示されるように光学チャネル３４１５として動作する側部チャネルを備えた冷却層３３４０を含み得る。光学チャネル３４１５は、ライトパイプ、光ファイバー等を含み得る。光分離も、エネルギーハーベスティング（環境発電）応用においては用いられ得る。例えば、エネルギーがバッテリー電源に戻されて再利用され得ると、ブースト電圧レベル（デバイス対する印加電源電圧を超える）が、光学的に分離されたリンクを介して電源に対して混ぜられて、電流又は電圧のサージ（急上昇）でのバッテリーのオーバロードの悪影響を回避し得る。また、光学チャネルを用いて、電圧を実際にブーストして、光源及びフォトダイオードアレイを用いた二次電源を形成して、所望の電圧レベルにブーストし得る。
【００８８】
一部応用（例えばハプティクスやタッチスクリーン技術）に対して、高電圧が、スクリーンに対する機能にアクセスするためのスクリーンのタッチによって発生され得る。異なるオプションが選択されると、電荷が生成されて、“ダンピング”されなければならない。本発明の一実施形態に係る集積システムは、この“ダンピング”された電荷を貯蔵して、その後システムに再循環させることができる構造（例えばキャパシタ）を含む層を提供し得る。従って、本発明に係る集積システムは、システムの異なるファセットによって生成されたエネルギーを収穫して、全体的な電力効率を改善し、“リチウムイベント”等を回避する重要な安全特徴部を提供し得る。
【００８９】
一部集積回路応用は、流体、気体等の物質の分析を必要とし得る。従来、集積回路の外側の別途の部分が、分析する必要のある物質の保持及び測定のためには一般的に必要とされている。本発明の一実施形態によると、測定層が、半導体ダイの裏面上に組み込まれて、所定の応用に対して必要とされる別途の部品の数を減らし得る。
【００９０】
図３５（ａ）は、本発明の一実施形態に係る集積システム３５００の簡略図である。集積システム３５００は、半導体ダイ３５１０と、ＴＳＶ３５２０と、測定層３５３０と、パッシブ部品３５５０．１、３５５０．２を備えた部品層３５４０とを含み得る。測定層３５３０は、図３４（ｂ）に示されるようにそこを通っている流体又は他の物質を操作又は分析することができるチャネルを含み得る。例えば、測定層は、流体のｐＨレベルをモニタリングしたり、液体の流速をモニタリングしたり、ガス濃度をモニタリングしたりし得る。
【００９１】
測定層３５３０は、上方及び下方の層に結合するための電気接続を含み得る。電気接続は、導体で充填されたビアであり得る。また、測定層３５３０は、モニタリング量を表す電気信号を提供してその信号を集積システム３５００の他の層に提供する他の電子回路も含み得る。例えば、測定層３５３０は、分析されている液体のｐＨレベルを表すアナログ信号を生成する電子回路を含み得る。また、測定層は、フィルタリング、分離、及び分析性能を提供する電子回路を更に含み得る。例えば、ＭＥＭＳデバイスが、測定層内に組み込まれ得る。また、測定層は、流体や気体等の操作を最適化する機械特徴部及び構造も含み得る。
【００９２】
図３６は、本発明の一実施形態に係る集積システム３６００の簡略図である。集積システム３６００は、冷却層３６１０と、測定層３６２０とを含み得る。冷却層３６１０は、上述の冷却層と同様のものであり得て、また、測定層３６２０も上述の測定層と同様のものであり得る。冷却層３６１０及び測定層３６２０は共に、物質を測定するように作用する一方で、層間の相互作用に起因して集積システム３６００を冷却し得る。例えば、冷却層３６１０は、アクティブ回路から熱を吸収する加熱素子を含み得る。
【００９３】
加熱素子は、測定層３６２０を通過している物質の処理も促進し得る。従って、集積回路３６００は、システムにとって一般的には有害な一つの層によって生成される熱を利用して、測定層等の他の層をより良く動作させる。例えば、測定層３６２０は、分析される液体用のチャネルを含み得る。冷却層３６２０から運ばれる熱は、測定層のチャネルを介する液体の運動を加速して、より速い動作に繋がり得る。分離、濾過等の他の分析作業も、熱によって加速され得る。更に、冷却層３６１０及び測定層３６２０はどちらも、集積システム３６００の他の層と通信することができる他の電子回路を含み得る。
【００９４】
本発明の他の実施形態によると、垂直集積システムの異なる複数の層を介するビアが、分析用のチャネルとして使用され得る。図３７は、本発明の一実施形態に係る集積システム３７００の簡略図である。ビア３７１０．１、３７１０．２は、集積システム３７００の全て又は一部の層を貫通し得る。ビア３７１０．１、３７１０．２は、ビアを通るガス等の流体や他の物質を操作又は分析し得る。集積システム３７００の一つの層は、分離、濾過等の分析作業を提供する電子回路（例えばＭＥＭＳ）を含み得る。
【００９５】
ビア設計の利点の一つは、ビアが電力を節約することである。重力が、集積システム内部にビア内の物質を輸送し得る。従って、集積システムに必要とされる電力が少なくなる。図３８は、物質が如何にしてビア３８１０．１、３８１０．２を通過し得るのか示す。矢印は、重力が如何にして頂部層から底部層まで集積システムを通じて物質を動かし得るのかを示す。こうしたビアの具体的な設計は、具体的な応用に適合するように必要に応じて修正され得る。
【００９６】
他の電力節約方法を、本発明に係る垂直集積システムにおいて採用し得る。図３９は、本発明の一実施形態に係る集積システム３９００の簡略図である。集積システム３９００は、アクティブ面３９２０及び裏面３９３０を備えた半導体ダイ３９１０と、光起電層３９４０と、ＴＳＶ３９５０とを含み得る。光起電層３９４０は、裏面３９３０上に形成されるか又は取り付けられ得て、また、レーザートリミングで修正可能なものであり得る。光起電層３９４０は、太陽光線を電気エネルギーに変換する有機光起電セルを含み得る。セルは、光を活物質に結合して電気エネルギーを生成する透明導電性電極を含み得る。そして、電気エネルギーは、集積システムに電力供給を行い、自家発電システムを提供し得る。
【００９７】
図４０（ａ）は、本発明の一実施形態に係る集積システム４０００の簡略図である。集積システムは、光起電層４０１０．１と、開口４０３０．１を備えた耐光層４０２０．１と、電気ストレージ部品４０４０．１とを含み得る。耐光層４０２０．１は、光起電層の上に配置され得て、また、戦略的に配置された開口４０３０．１を含み得る。耐光層４０２０．１は複数の目的を果たし得る。耐光性は、露光によって損傷する可能性のある集積システム４０００の他の電気部品を保護し得る。耐光層４０２０．１も、開口４０３０．１を介して、光及び電流の流れを制御するようにパターニングされ得る。開口４０３０．１は、光起電層４０１０．１から下方の他の層への電流の流れを最大化するように最適化され得る。更に、光起電層４０１０．１によって生成された電荷を貯蔵及び操作するために、電気ストレージ部品４０４０．１が、開口４０３０．１の下方の領域に配置され得る。アクティブ回路は、電気ストレージ部品４０４０．１の動作を制御し得る。例えば、アプリケーションが特定の部品の使用を要求した際に、アクティブ回路が、特定の電気ストレージ部品にアクセスし得る。従って、電力使用が、アクティブ回路によって効率的に制御され得る。代わりに、耐光層は、特定の領域に電荷を発生させるように戦略的に配置された光起電セルを含み得る。更に、ライトパイプ及び他の光伝送デバイスを用いて、外部源から集積システム内部の特定の光起電セルに光を発散、チャネリング及び集束することによって、生成される電荷を最大化し得る。
【００９８】
光起電層及び耐光層は、光起電層が耐光層の上部に存在するように転置され得る。図４０（ｂ）は、本発明の一実施形態に係る集積システム４００１の簡略図である。集積システム４００１は、光起電層４０１０．２と、開口４０３０．２を備えた耐光層４０２０．２と、電気ストレージ部品４０４０．２とを含み得る。本実施形態では、光起電層４０１０．２は、耐光層４０２０．２の上に配置され得て、また、最上部の層であり得る。光起電層４０１０．２によって生成される電荷は、露光される面積に比例する。従って、頂部に光起電層４０１０．２を配置することによって、生成される電荷の量を最大化し得る。また、耐光層４０２０．２の選択的パターニングによって、集積回路の一部領域を露光から保護し得る。
【００９９】
垂直集積システムは、その応用に応じた多様な方法で配置され得る。図４１は、本発明の一実施形態に係る集積システム４１００の簡略図である。集積システム４１００は、光起電層４１１０と、開口４１２６を備えた耐光層４１２０と、部品層４１３０と、電気ストレージ部品４１４０とを含み得る。部品層４１３０は、パッシブ部品を含み得る。耐光層４１２０は、部品層４１３０の下方に存在し得て、光起電層４１１０は、耐光層４１２０の下方に存在し得る。光起電層４１１０が複数の層の下方に存在するので、開口４１２５は、光起電層４０１０から下方の他の層への電流の流れを最大化するように戦略的にパターニングされ得る。また、本実施形態では、部品層４１３０も、開口を覆わないように戦略的に配置され得る。更に、電気ストレージ部品４１４０は、光起電層４１１０によって生成された電荷を貯蔵及び操作するために、開口４１２５の下方の領域に配置され得る。アクティブ回路は、電気ストレージ部品４１４０の動作を制御し得る。
【０１００】
他の実施形態では、光起電層が、垂直集積システムの最上部層として配置され得る。図４２は、本発明の一実施形態に係る集積システム４２００の簡略図である。集積システム４２００において、パッシブ部品を備えた部品層４２３０は、光起電層４２１０の下方に存在し得る。光起電層４２３０が最上部層であるので、露光用の表面積が増大して、生成される電気エネルギーの量が増大する。
【０１０１】
他の実施形態では、光起電層は、熱電層と共に動作し得る。図４３は、本発明の一実施形態に係る集積システム４３００の簡略図である。集積システム４３００において、光起電層４３１０は、熱電層４３２０と、パッシブ部品を備えた部品層４３３０との上に配置され得る。熱電発電層４３２０は、ホットサイドと、コールドサイドと、チャネルとを含み得る。熱電発電層４３２０は、システム内部から発生した熱を利用して、電流を生成し（電荷を収穫し）、その電流は、システム内部に貯蔵されるか再分配され得る。更に、熱電発電層４３２０は、光起電層４３１０からも電荷を収穫し得る。集積システム４３００は、収穫された電荷を貯蔵するキャパシタ等の部品を含み得る。更に、電荷を運ぶ層間のリンクが、電流の移動速度を改善するように修正され得る。集積システムのエネルギー効率は、システム内部で生成される熱及び光起電層等の他の源から生成される電荷を収穫することによって大幅に改善され得る。収穫された電荷は、貯蔵されるか、システム全体にわたって再分配されて、例えばバッテリーを充電する。
【０１０２】
本発明に係る集積システムの応用の一つでは、集積システムが、アラームシステム等のモニタリングシステムにおいて採用され得る。図４４は、本発明の一実施形態に係る集積システム４４００の簡略図である。集積システム４４００は、信号伝送層４４１０と部品層４４４０とを含み得る。また、集積システム４４００は、本願の他の実施形態において説明される他の部品も含み得る。信号伝送層４４１０は、インダクタコイル等のコイル４４２０と、集積システム内部の他の層に接続し得るビア４４３０とを含み得る。特定の状態を測定すると、コイル４４２０が結果としての信号を発生させ得る。そして、結果としての信号は、集積システムから他の遠隔地（例えばアラームコマンドセンター）に伝送され得る。例えば、集積システムは、流体のｐＨをモニタリングし得て、モニタリングされたｐＨレベルが所定レベルを超過すると、集積システムが結果としての信号を伝送し得る。
【０１０３】
他の実施形態では、本発明に係る集積システムは、リモート信号を受信することができる一つの層内のインダクタを含み得る。リモート信号の受信は、集積システム又はその一部を起動し得る。インダクタコイルは、集積システムの異なる部分及び機能を起動／停止させるように集積システム全体にわたって戦略的に配置され得る。
【０１０４】
更に、本発明に係る集積システムは、サーモカップルや光ファイバーリンク等の遠隔感知導管を含み得る。遠隔感知導管は、遠隔入力を集積システム内部の層に供給することを可能にし得る。例えば、感知素子を備えたサーモカップルが、高温環境等の苛酷な環境下において配置され得る。サーモカップルは、集積システム内部の層と通信して、こうしなければ入手できないような重要な情報を提供し得る。
【０１０５】
本発明に係る集積システムは、多様な電子デバイス及び応用において使用され得る。図４５は、本発明の一実施形態に係る電子デバイス４５００の簡略化したブロック図である。電子デバイス４５００は、回路板４５１０を含み得て、その回路板４５１０は、回路板４５１０の上又は内部に取り付けられた集積システム４５２０を有し得る。集積システム４５２０は、本願の他の実施形態において説明される部品を含み得る。回路板４５１０は、プロセッサ４５３０、ユーザーインターフェース４５４０、他の適切な電気部品等の電子デバイス４５００の他の部品に結合され得る。
【０１０６】
プロセッサ４５３０は、電子デバイス４５００及びその部品の動作を制御し得る。プロセッサ４５３０は、マイクロプロセッサ、デジタル信号プロセッサ、フィールドプログラマブルロジックアレイ等の従来の処理システムのいずれか又は組み合わせであり得る。
【０１０７】
ユーザーインターフェース４５４０は、ＬＣＤスクリーン、ＣＲＴ、プラズマスクリーン、ＬＥＤスクリーン等のディスプレイを含み得る。ユーザーインターフェース４５４０は、キーボード、マウス、タッチスクリーンセンサ、又は、ユーザーが電子デバイス４５００とインタラクトすることを可能にする他のユーザー入力デバイスであり得る。ユーザーインターフェース４５４０は、ハードキー及び／又はソフトキーを含み得る。ユーザーインターフェース４５４０は、例えばタッチスクリーンディスプレイ形式のディスプレイと集積され得る。電子デバイス４５００は、その電子デバイスの応用に応じた他の部品を含み得る。電子デバイス４５００は、デジタルカメラ、携帯電話、アラームシステム、ゲゲーム機、又は本発明に係る集積システムの組み込みの恩恵を受け得るもの等の携帯電子デバイスであり得る。本発明に係る集積システムの組み込みは、電子デバイスのサイズを減少させる一方で、性能を最大化させ得る。
【０１０８】
本発明の複数の実施形態について具体的に例示して説明してきた。しかしながら、本発明の多様な修正及び変形は、本発明の精神及び意図した範囲から逸脱することなく、上述の教示によってカバーされるものであり、また、添付の特許請求の範囲内にあるものであることを理解されたい。更に、異なる実施形態の異なる部品が、本発明の精神及び意図した範囲から逸脱することなく、組み合わせて使用され得ることは理解されたい。他の具体例においては、周知の動作、部品及び回路については、実施形態を曖昧にしないために、詳細には説明していない。本願で説明される具体的な構造及び機能の詳細は、代表的なものであって、実施形態の範囲を必ずしも限定するものではないことを理解されたい。
【０１０９】
多様な実施形態は、ハードウェア要素、ソフトウェア要素、又は両者の組み合わせを用いて、実施され得る。ハードウェア要素の例として、プロセッサ、マイクロプロセッサ、回路、回路素子（例えば、トランジスタ、レジスタ、キャパシタ、インダクタ等）、集積回路、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、ＰＬＤ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ）、ＤＳＰ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、論理ゲート、レジスタ、半導体デバイス、チップ、マイクロチップ、チップセット等が挙げられる。ソフトウェアの例として、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、マシーンプログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、ファンクション、メソッド、プロシージャ、ソフトウェアインターフェース、ＡＰＩ（ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｇｒａｍ ｉｎｔｅｒｆａｃｅ）、命令セット、計算コード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、値、記号、又はこれらの組み合わせが挙げられる。実施形態がハードウェア要素及び／又はソフトウェア要素を用いて実施されるのかの決定は、多数の因子（所望の計算速度、パワーレベル、耐熱性、処理サイクルバジェット、入力データ転送速度、出力データ転送速度、メモリリソース、データバス速度、他の設計又は性能の制約等）に応じて変わり得る。
【０１１０】
一部実施形態は、例えば、コンピュータ可読媒体又はアーティクルを用いて実施され得て、そのコンピュータ可読媒体又はアーティクルは、機械によって実行されると、その機械が実施形態に従った方法及び／又は動作を実行するようにさせ得る一つの命令又は命令セットを記憶し得る。このような機械として、例えば、適切な処理プラットフォーム、計算プラットフォーム、計算デバイス、処理デバイス、計算システム、処理システム、コンピュータ、プロセッサ等が挙げられて、ハードウェア及び／又はソフトウェアの適切な組み合わせを用いて実施され得る。コンピュータ可読媒体又はアーティクルとして、例えば、適切なタイプのメモリユニット、メモリデバイス、メモリアーティクル、メモリ媒体、ストレージデバイス、ストレージアーティクル、ストレージ媒体、及び／又は、ストレージユニット、例えば、メモリ、リムーバブル又は非リムーバブル媒体、イレーサブル又は非イレーサブル媒体、書き込み可能又は書き換え可能媒体、デジタル又はアナログ媒体、ハードディスク、フロッピディスク（登録商標）、ＣＤ‐ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＣＤ‐Ｒ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅｃｏｒｄａｂｌｅ）、ＣＤ‐ＲＷ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅｗｒｉｔａｂｌｅ）、光学ディスク、磁気媒体、磁気光学媒体、リムーバブルメモリカード又はディスク、多様なタイプのＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、テープ、カセット等が挙げられる。命令としては、適切なタイプのコード、ソースコード、コンパイル済みコード、インタプリタ済みコード、実行可能コード、スタティックコード、ダイナミックコード、暗号化コード等が挙げられて、適切な高レベル、低レベル、オブジェクト指向、ビジュアル、コンパイル済み及び／又はインタプリタ済みプログラミング言語を用いて実行される。
【符号の説明】
【０１１１】
１００ 垂直集積システム
１１０ 半導体ダイ
１２０ アクティブ面
１３０ 裏面
１４０ パッシブ部品
１５０ ＴＳＶ
１６０ 端子
【特許請求の範囲】
【請求項１】
半導体ダイの前面上に製造された第一のアクティブ層と、
前記半導体の裏面上の第二の予め製造された層であって、該第二の予め製造された層の中に電気部品を有し、前記電子部品が少なくとも一つの個別パッシブ部品を含む、第二の予め製造された層と、
前記第一のアクティブ層及び前記第二の予め製造された層を結合する少なくとも一つの電気経路とを備えた集積回路システム。
【請求項２】
前記少なくとも一つの電気経路が、貫通シリコンビア（ＴＳＶ）、又は前記半導体ダイの側端上の導電性トレースである、請求項１に記載の集積回路システム。
【請求項３】
前記集積回路システムが、前記第一のアクティブ層及び前記第二の予め製造された層の組み立て後におけるウェハサンドイッチ状の調整可能なものであり、完全なシステムとしてアクセス及び電力供給されるように動作可能なものであり、且つ、後で修正されるように動作可能なものである、請求項１に記載の集積回路システム。
【請求項４】
前記第二の予め製造された層が前記半導体ダイのキャビティ内に配置されていて、前記第二の予め製造された層が前記少なくとも一つの個別パッシブ部品の電気特性に基づいて構成されている、請求項１に記載の集積回路システム。
【請求項５】
前記半導体ダイの裏面上に配置されていて且つ前記少なくとも一つの個別パッシブ部品を覆っている保護層を更に備えた請求項４に記載の集積回路システム。
【請求項６】
前記半導体ダイと異なる電圧で動作する第二の半導体ダイであって、前記半導体ダイと同じ基板上に配置されている第二の半導体ダイと、
前記半導体ダイ及び前記第二の半導体ダイに結合された分離回路と、
前記半導体ダイと前記第二の半導体ダイの間の電気回路を磁気的に結合する一対のインダクタコイルとを更に備えた請求項１に記載の集積回路システム。
【請求項７】
前記半導体ダイと異なる電圧で動作する第二の半導体ダイであって、前記半導体ダイと同じ基板上に配置されている第二の半導体ダイと、
前記半導体ダイ及び前記第二の半導体ダイに結合された分離回路と、
前記半導体ダイと前記第二の半導体ダイの間の電気回路を光学的に結合する光学システムとを更に備えた請求項１に記載の集積回路システム。
【請求項８】
パッシブ個別素子に結合された誘導コイルを更に備え、前記誘導コイルが前記パッシブ個別素子を起動及び停止させる、請求項１に記載の集積回路システム。
【請求項９】
前記裏面が、前記半導体ダイの縁又は周囲に配置された接着特徴部を含む、請求項１に記載の集積回路システム。
【請求項１０】
前記裏面が固定ステップを含み、前記固定ステップが、前記少なくとも一つの個別パッシブ部品よりも高い垂直高さを有する、請求項１に記載の集積回路システム。
【請求項１１】
π×ｒ２未満の面積で半径ｒを有するＴＳＶ開口を更に備えた請求項１に記載の集積回路システム。
【請求項１２】
前記第一のアクティブ層に電気的に結合されたヒートシンクを更に備えた請求項１に記載の集積回路システム。
【請求項１３】
前記裏面上に配置された冷却層と、少なくとも一つのシステム層内に組み込まれた側部チャネルとを更に備えた請求項１に記載の集積回路システム。
【請求項１４】
前記前面及び前記裏面を結合するＴＳＶのアレイを更に備え、前記ＴＳＶのアレイが、前記前面上のアクティブ部分から離れた所定の距離に配置されている、請求項１に記載の集積回路システム。
【請求項１５】
前記裏面上に配置された熱電発電層を更に備え、前記熱電発電層が、前記集積回路システム内に生じた熱を電荷に変換する、請求項１に記載の集積回路システム。
【請求項１６】
前記裏面上に配置された測定層を更に備え、前記測定層が、垂直集積システムの少なくとも一部を通る流体を分析するように動作可能であり、前記第一のアクティブ層に電気的に結合されている、請求項１に記載の集積回路システム。
【請求項１７】
前記裏面上に配置された光起電層を更に備えた請求項１に記載の集積回路システム。
【請求項１８】
外部源からの信号を受信するレシーバを更に備え、前記信号が前記集積回路システムの少なくとも一部を起動させる、請求項１に記載の集積回路システム。
【請求項１９】
信号を外部源に伝送するトランスミッタを更に備え、前記信号が、前記集積回路システムで実施される測定値に基づいて伝送される、請求項１に記載の集積回路システム。
【請求項２０】
回路板と、
前記回路板上に配置された垂直集積回路とを備えた電子デバイスであって、
前記垂直集積回路が、
半導体ダイの前面上に製造された第一のアクティブ層と、
前記半導体ダイの裏面上の第二の予め製造された層であって、該第二の予め製造された層内に埋め込まれた電気部品を有し、前記電気部品が少なくとも一つの個別パッシブ部品を含む、第二の予め製造された層と、
前記第一のアクティブ層及び前記第二の予め製造された層を結合する少なくとも一つの電気経路とを備える、電子デバイス。
【請求項２１】
前記回路板に結合されたプロセッサ及びインターフェースを更に備えた請求項２０に記載の電子デバイス。
【請求項１】
半導体ダイの前面上に製造された第一のアクティブ層と、
前記半導体の裏面上の第二の予め製造された層であって、該第二の予め製造された層の中に電気部品を有し、前記電子部品が少なくとも一つの個別パッシブ部品を含む、第二の予め製造された層と、
前記第一のアクティブ層及び前記第二の予め製造された層を結合する少なくとも一つの電気経路とを備えた集積回路システム。
【請求項２】
前記少なくとも一つの電気経路が、貫通シリコンビア（ＴＳＶ）、又は前記半導体ダイの側端上の導電性トレースである、請求項１に記載の集積回路システム。
【請求項３】
前記集積回路システムが、前記第一のアクティブ層及び前記第二の予め製造された層の組み立て後におけるウェハサンドイッチ状の調整可能なものであり、完全なシステムとしてアクセス及び電力供給されるように動作可能なものであり、且つ、後で修正されるように動作可能なものである、請求項１に記載の集積回路システム。
【請求項４】
前記第二の予め製造された層が前記半導体ダイのキャビティ内に配置されていて、前記第二の予め製造された層が前記少なくとも一つの個別パッシブ部品の電気特性に基づいて構成されている、請求項１に記載の集積回路システム。
【請求項５】
前記半導体ダイの裏面上に配置されていて且つ前記少なくとも一つの個別パッシブ部品を覆っている保護層を更に備えた請求項４に記載の集積回路システム。
【請求項６】
前記半導体ダイと異なる電圧で動作する第二の半導体ダイであって、前記半導体ダイと同じ基板上に配置されている第二の半導体ダイと、
前記半導体ダイ及び前記第二の半導体ダイに結合された分離回路と、
前記半導体ダイと前記第二の半導体ダイの間の電気回路を磁気的に結合する一対のインダクタコイルとを更に備えた請求項１に記載の集積回路システム。
【請求項７】
前記半導体ダイと異なる電圧で動作する第二の半導体ダイであって、前記半導体ダイと同じ基板上に配置されている第二の半導体ダイと、
前記半導体ダイ及び前記第二の半導体ダイに結合された分離回路と、
前記半導体ダイと前記第二の半導体ダイの間の電気回路を光学的に結合する光学システムとを更に備えた請求項１に記載の集積回路システム。
【請求項８】
パッシブ個別素子に結合された誘導コイルを更に備え、前記誘導コイルが前記パッシブ個別素子を起動及び停止させる、請求項１に記載の集積回路システム。
【請求項９】
前記裏面が、前記半導体ダイの縁又は周囲に配置された接着特徴部を含む、請求項１に記載の集積回路システム。
【請求項１０】
前記裏面が固定ステップを含み、前記固定ステップが、前記少なくとも一つの個別パッシブ部品よりも高い垂直高さを有する、請求項１に記載の集積回路システム。
【請求項１１】
π×ｒ２未満の面積で半径ｒを有するＴＳＶ開口を更に備えた請求項１に記載の集積回路システム。
【請求項１２】
前記第一のアクティブ層に電気的に結合されたヒートシンクを更に備えた請求項１に記載の集積回路システム。
【請求項１３】
前記裏面上に配置された冷却層と、少なくとも一つのシステム層内に組み込まれた側部チャネルとを更に備えた請求項１に記載の集積回路システム。
【請求項１４】
前記前面及び前記裏面を結合するＴＳＶのアレイを更に備え、前記ＴＳＶのアレイが、前記前面上のアクティブ部分から離れた所定の距離に配置されている、請求項１に記載の集積回路システム。
【請求項１５】
前記裏面上に配置された熱電発電層を更に備え、前記熱電発電層が、前記集積回路システム内に生じた熱を電荷に変換する、請求項１に記載の集積回路システム。
【請求項１６】
前記裏面上に配置された測定層を更に備え、前記測定層が、垂直集積システムの少なくとも一部を通る流体を分析するように動作可能であり、前記第一のアクティブ層に電気的に結合されている、請求項１に記載の集積回路システム。
【請求項１７】
前記裏面上に配置された光起電層を更に備えた請求項１に記載の集積回路システム。
【請求項１８】
外部源からの信号を受信するレシーバを更に備え、前記信号が前記集積回路システムの少なくとも一部を起動させる、請求項１に記載の集積回路システム。
【請求項１９】
信号を外部源に伝送するトランスミッタを更に備え、前記信号が、前記集積回路システムで実施される測定値に基づいて伝送される、請求項１に記載の集積回路システム。
【請求項２０】
回路板と、
前記回路板上に配置された垂直集積回路とを備えた電子デバイスであって、
前記垂直集積回路が、
半導体ダイの前面上に製造された第一のアクティブ層と、
前記半導体ダイの裏面上の第二の予め製造された層であって、該第二の予め製造された層内に埋め込まれた電気部品を有し、前記電気部品が少なくとも一つの個別パッシブ部品を含む、第二の予め製造された層と、
前記第一のアクティブ層及び前記第二の予め製造された層を結合する少なくとも一つの電気経路とを備える、電子デバイス。
【請求項２１】
前記回路板に結合されたプロセッサ及びインターフェースを更に備えた請求項２０に記載の電子デバイス。
【図１】
【図２】
【図３】
【図４（ａ）】
【図４（ｂ）】
【図４（ｃ）】
【図４（ｄ）】
【図４（ｅ）】
【図５】
【図６】
【図７（ａ）】
【図７（ｂ）】
【図８（ａ）】
【図８（ｂ）】
【図８（ｃ）】
【図９】
【図１０】
【図１１】
【図１２（ａ）】
【図１２（ｂ）】
【図１２（ｃ）】
【図１２（ｄ）】
【図１２（ｅ）】
【図１２（ｆ）】
【図１３】
【図１４】
【図１５（ａ）】
【図１５（ｂ）】
【図１５（ｃ）】
【図１６】
【図１７（ａ）】
【図１７（ｂ）】
【図１７（ｃ）】
【図１７（ｄ）】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６（ａ）】
【図２６（ｂ）】
【図２６（ｃ）】
【図２６（ｄ）】
【図２７】
【図２８】
【図２９】
【図３０（ａ）】
【図３０（ｂ）】
【図３１（ａ）】
【図３１（ｂ）】
【図３２】
【図３３（ａ）】
【図３３（ｂ）】
【図３４（ａ）】
【図３４（ｂ）】
【図３５（ａ）】
【図３５（ｂ）】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０（ａ）】
【図４０（ｂ）】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図２】
【図３】
【図４（ａ）】
【図４（ｂ）】
【図４（ｃ）】
【図４（ｄ）】
【図４（ｅ）】
【図５】
【図６】
【図７（ａ）】
【図７（ｂ）】
【図８（ａ）】
【図８（ｂ）】
【図８（ｃ）】
【図９】
【図１０】
【図１１】
【図１２（ａ）】
【図１２（ｂ）】
【図１２（ｃ）】
【図１２（ｄ）】
【図１２（ｅ）】
【図１２（ｆ）】
【図１３】
【図１４】
【図１５（ａ）】
【図１５（ｂ）】
【図１５（ｃ）】
【図１６】
【図１７（ａ）】
【図１７（ｂ）】
【図１７（ｃ）】
【図１７（ｄ）】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６（ａ）】
【図２６（ｂ）】
【図２６（ｃ）】
【図２６（ｄ）】
【図２７】
【図２８】
【図２９】
【図３０（ａ）】
【図３０（ｂ）】
【図３１（ａ）】
【図３１（ｂ）】
【図３２】
【図３３（ａ）】
【図３３（ｂ）】
【図３４（ａ）】
【図３４（ｂ）】
【図３５（ａ）】
【図３５（ｂ）】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０（ａ）】
【図４０（ｂ）】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【公開番号】特開２０１２−１６４９７０（Ｐ２０１２−１６４９７０Ａ）
【公開日】平成２４年８月３０日（２０１２．８．３０）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１１−２７９４９２（Ｐ２０１１−２７９４９２）
【出願日】平成２３年１２月２１日（２０１１．１２．２１）
【出願人】（５０３０６２２５３）アナログ ディヴァイスィズ インク (23)
【Ｆターム（参考）】
【公開日】平成２４年８月３０日（２０１２．８．３０）
【国際特許分類】
【出願番号】特願２０１１−２７９４９２（Ｐ２０１１−２７９４９２）
【出願日】平成２３年１２月２１日（２０１１．１２．２１）
【出願人】（５０３０６２２５３）アナログ ディヴァイスィズ インク (23)
【Ｆターム（参考）】
[ Back to top ]